KR20050094135A - 전자빔 증착기를 이용한 실리콘 옥사이드 절연막의 직접 앵글증착에 의한 미세한 감마 게이트 제작방법 - Google Patents
전자빔 증착기를 이용한 실리콘 옥사이드 절연막의 직접 앵글증착에 의한 미세한 감마 게이트 제작방법 Download PDFInfo
- Publication number
- KR20050094135A KR20050094135A KR1020040019268A KR20040019268A KR20050094135A KR 20050094135 A KR20050094135 A KR 20050094135A KR 1020040019268 A KR1020040019268 A KR 1020040019268A KR 20040019268 A KR20040019268 A KR 20040019268A KR 20050094135 A KR20050094135 A KR 20050094135A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- insulating film
- forming
- angle
- beam evaporator
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 230000008020 evaporation Effects 0.000 title 1
- 238000001704 evaporation Methods 0.000 title 1
- 239000012212 insulator Substances 0.000 title 1
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 16
- 230000008021 deposition Effects 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000000206 photolithography Methods 0.000 claims abstract description 8
- 238000010894 electron beam technology Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract 3
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000001312 dry etching Methods 0.000 abstract description 7
- 238000000059 patterning Methods 0.000 abstract description 3
- 150000001875 compounds Chemical class 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000005669 field effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0275—Photolithographic processes using lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 화합물 반도체를 이용한 전계효과 트랜지스터(Field Effect Transistor: FET)의 게이트 형성 방법에 관한 것으로, 더욱 상세하게는 음성 포토레지스트를 이용하여 게이트 형성부분을 패터닝한 후 SiO2와 같은 절연막을 전자빔 증착기를 이용하여 직접 앵글증착을 하여 패터닝한 곳에 부분적으로 절연막이 증착되게 하고 게이트 금속을 증착하여 미세한 감마 게이트를 형성하는 방법이다.
이를 위하여 본 발명은 광 리소그래피(optical lithography)를 이용하여 트랜지스터의 소스와 드레인 사이에 게이트가 위치하게 될 부분을 음성 포토레지스트(AZ 5214 PR)를 이용하여 형성하는 단계, 전자빔 증착기를 이용하여 SiO2 절연막을 앵글증착하여 패터닝한 곳에 부분적으로 절연막이 증착되게 하는 단계, 게이트 금속을 증착하고 리프트 오프(lift-off)를 통해 게이트를 형성하는 단계로 이루어져 있으며 게이트 길이는 음성 포토레지스트의 두께와 절연막의 앵글증착각도에 의해 제어될 수 있어 얼마든지 작게 만들 수 있고 기존의 방법에서 절연막의 건식 식각 공정으로 인해 야기되었던 채널의 손상과 같은 문제점들이 완벽하게 해결될 수 있는 특징이 있다.
Description
본 발명은 트랜지스터의 감마(Γ)형 게이트 형성방법에 관한 것으로, 더욱 상세하게는 음성 포토레지스트를 이용하여 게이트 형성부분을 패터닝한 후 SiO2와 같은 절연막을 전자빔 증착기를 이용하여 직접 앵글증착을 하여 패터닝한 곳에 부분적으로 절연막이 증착되게 하고 게이트 금속을 증착하여 미세한 감마 게이트를 형성하는 방법이다.
화합물 반도체 트랜지스터의 경우 고속소자를 위해서는 게이트길이가 매우 짧아야만 하는 필요가 있다. 일반적으로 광 리소그래피에 의한 게이트 형성은 0.5 미크론 이상으로 제한되어져 있어서 이보다 짧은 게이트 형성은 전자빔 리소그래피 장비에 의존하고 있다. 전자빔 리소그래피로 0.25 미크론 이하의 게이트를 형성할 수 있지만 장비가 고가이고 작업속도가 느려서 양산단계에서는 부적합한 실정이다. 따라서 전자빔장비를 사용하지 않고도 광 리소그래피에 의해 미세한 게이트형성을 하기 위해 여러 가지 방법들이 제시되고 있다. 특히 앵글증착을 이용하여 미세게이트를 만드는 것은 가장 간단한 방법이다. 이러한 앵글증착과 산화막을 이용하여 게이트 길이가 미세해짐에 따라 게이트 저항의 증가를 막기 위한 감마게이트 형성방법을 본 출원인에 의해 기 출원된바 있다. 도 1의 (가)에서처럼 반도체기판(3)위에 SiO2 절연막(2)을 성장한 후 음성포토레지스터(1)를 도포한 후 게이트가 형성될 부분에 광 리소그래피를 이용하여 패터닝을 하고 알루미늄(6)을 앵글증착한다. 이러한 알루미늄을 마스킹물질로 하여 SiO2 절연막(2)을 건식식각하게 되면 도 1의 (나)와 같이 된다. 알루미늄을 제거하고 게이트 금속을 증착하면 도 1의 (다)와 같이 되고 리프트오프(lift-off)를 하게 되면 도 1의 (라)에 나타낸 거와 같이 감마형 게이트가 반도체 기판(3)위에 형성되게 된다.
그러나 이와 같은 공정에서 가장 심각한 문제는 절연막의 건식식각에 있다. 즉 건식식각과정에서 채널에 손상을 줄 수 있다. 이러한 채널 손상을 막기 위해서 건식식각 공정에 대한 매우 엄밀한 조절이 필요하게 된다.
본 발명은 상기와 같은 SiO2 절연막의 건식식각으로부터 발생하는 문제점을 해소하기 위해 SiO2 절연막을 전자빔 증착기를 이용하여 직접 앵글 증착함으로서 건식식각공정을 사용하지 않고 감마형태의 미세한 게이트를 형성하는 방법이다. 또한 트랜지스터의 게이트와 드레인간의 항복전압을 높이기 위해 필드 플레이트(field plate)형태가 이용되고 있는데 이러한 필드 플레이트 형성도 자연스럽게 만들어 지게 되므로 고 출력 트랜지스터 제작에도 크게 이점을 가지게 된다. 게이트 길이는 포토레지스트의 두께와 SiO2 절연막의 증착앵글에 의해 조절할 수 있다.
이를 위하여 본 발명은, 광 리소그래피를 이용하여 게이트가 될 부분을 형성하는 단계, SiO2 절연막의 앵글증착을 통해서 최종적인 게이트길이가 될 부분을 제외한 나머지 부분에 증착하는 단계, 게이트금속을 증착하고 리프트오프를 통해 게이트를 형성하는 단계로 이루어진 것에 특징이 있다.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
도 2는 게이트가 패터닝된곳에 SiO2 절연막을 앵글증착한 형태이고 도 3은 이 위에 게이트금속을 증착한 평면도이고, 도 4는 본 발명에 의해 형성된 감마형 게이트를 나타내는 평면도이다. 도 5는 본 발명으로 만들어진 게이트길이를 이론적으로 계산하기위한 평면도이다.
본 발명이 효과적으로 진행되기 위해서는 먼저 도 2에서 전자빔 증착기를 이용하여 SiO2 절연막의 앵글증착이 이루어진다. 증착각도와 SiO2 절연막의 두께는 최종적인 트랜지스터의 전기적인 특성에 의해 결정된다.
상기공정이 이루어지면 도 4에서 감마형 게이트가 형성되어 진다. 게이트 길이는 포토레지스트의 두께와 SiO2 절연막의 증착앵글에 의해 조절할 수 있으며, 게이트 금속과 SiO2 절연막의 겹침부분(field plate)은 게이트 패터닝으로부터 조절할 수 있다. 이 부분의 길이는 게이트와 드레인간의 항복전압으로부터 최적화 될 수 있다.
이때 게이트는 길이는 도 5에서 나타낸 거와 같이 아래의 [수학식 1]으로 나타낼 수 있다.
여기서 게이트 길이(lg)는 포토레지스트의 두께(t)에 비례하고 금속과 반도체 기판과의 증착각(θ)에 반비례관계가 있으므로 동일한 게이트 길이를 얻기 위해서는 포토레지스트의 두께를 줄이면 각도를 증가할 수 있는 이점이 있다.
이상에서 상술한 바와 같이 본 발명은 광 리소그래피를 이용하여 감마형 게이트를 형성함에 있어서 SiO2 절연막을 직접 앵글증착하여 앞서의 기술로부터 발생하는 건식식각공정으로부터 생기는 채널손상문제를 제거함에 따라 쉽고 간편하게 공정을 진행할 수 있으며 필드 플레이트 형성도 함께 이룰 수 있는 이점을 가지는 방법이다.
도 1은 기존의 감마게이트 형성방법(출원번호:1020030072425)에 의한 미세한 감마게이트 형성과정을 나타내는 단면도
도 2내지 4는 본 발명에서 사용한 미세한 감마형 게이트 형성과정을 나타내는 단면도
도 5는 본 발명으로부터 만들어 질수 있는 게이트 길이를 이론적으로 계산하기 위한 단면도
<도면의 주요부분에 대한 부호의 설명>
1: 음성 포토레지스트 2: SiO2 절연막
3: 반도체 기판 6: 알루미늄 7: 게이트 금속
Claims (1)
- 트랜지스터의 게이트형성을 위해 광 리소그래피를 이용하여 0.5 미크론 이하의 게이트길이를 형성함에 있어서,상기 반도체 기판위에 포토레지스트를 도포하여 광 리소그래피를 이용하여 게이트영역을 형성하는 단계,상기단계 후 SiO2 절연막을 앵글증착하여 게이트 영역을 형성하는 단계,상기단계 후 게이트금속을 증착시키고 리프트오프하여 감마형 게이트를 형성하는 단계로 이루어진 것을 특징으로 하는 전자빔 증착기를 이용한 실리콘 옥사이드 절연막의 직접 앵글증착에 의한 미세한 감마 게이트 제작방법
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040019268A KR20050094135A (ko) | 2004-03-22 | 2004-03-22 | 전자빔 증착기를 이용한 실리콘 옥사이드 절연막의 직접 앵글증착에 의한 미세한 감마 게이트 제작방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040019268A KR20050094135A (ko) | 2004-03-22 | 2004-03-22 | 전자빔 증착기를 이용한 실리콘 옥사이드 절연막의 직접 앵글증착에 의한 미세한 감마 게이트 제작방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050094135A true KR20050094135A (ko) | 2005-09-27 |
Family
ID=37275017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040019268A KR20050094135A (ko) | 2004-03-22 | 2004-03-22 | 전자빔 증착기를 이용한 실리콘 옥사이드 절연막의 직접 앵글증착에 의한 미세한 감마 게이트 제작방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050094135A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9171864B2 (en) | 2013-12-04 | 2015-10-27 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing the same |
| CN117594445A (zh) * | 2024-01-19 | 2024-02-23 | 中国电子科技集团公司第五十八研究所 | 一种GaN基HEMT器件栅场板结构的制备方法 |
-
2004
- 2004-03-22 KR KR1020040019268A patent/KR20050094135A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9171864B2 (en) | 2013-12-04 | 2015-10-27 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing the same |
| CN117594445A (zh) * | 2024-01-19 | 2024-02-23 | 中国电子科技集团公司第五十八研究所 | 一种GaN基HEMT器件栅场板结构的制备方法 |
| CN117594445B (zh) * | 2024-01-19 | 2024-03-26 | 中国电子科技集团公司第五十八研究所 | 一种GaN基HEMT器件栅场板结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100204322B1 (ko) | 반도체장치 및 그의 제조방법 | |
| KR940001443A (ko) | T형 단면구조의게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법 | |
| JPS6070768A (ja) | 電界効果トランジスタの製造方法 | |
| US5338703A (en) | Method for producing a recessed gate field effect transistor | |
| KR20050094135A (ko) | 전자빔 증착기를 이용한 실리콘 옥사이드 절연막의 직접 앵글증착에 의한 미세한 감마 게이트 제작방법 | |
| US8497556B2 (en) | Semiconductor devices with active semiconductor height variation | |
| WO2018040287A1 (zh) | 薄膜晶体管及其制作方法 | |
| JP2606592B2 (ja) | 電界効果型トランジスタのゲート電極及びその製造方法 | |
| KR0141780B1 (ko) | 반도체소자 제조방법 | |
| KR20050037027A (ko) | 광 리소그래피에 의한 0.5 미크론 이하의 길이를 가지는 감마형 게이트 제작방법 | |
| JPH02231731A (ja) | 半導体装置の製造方法 | |
| KR20050113805A (ko) | 니켈 금속의 앵글 증착과 산화를 이용한 니켈 산화물 필드 플레이트를 가지는 감마형 게이트 제작 방법 | |
| JPH0360029A (ja) | 超微細ゲートの作製方法 | |
| JP2807122B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03145738A (ja) | ゲート電極形成方法 | |
| JP2833929B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2591454B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR100259822B1 (ko) | 반도체 소자 제조방법 | |
| KR100249150B1 (ko) | 필드산화막 형성방법 | |
| KR100321760B1 (ko) | 게이트전극형성방법 | |
| JPS60234375A (ja) | シヨツトキゲ−ト型ｆｅｔの製造方法 | |
| JPH04258139A (ja) | 半導体装置の製造方法 | |
| JPH11233527A (ja) | 半導体装置及びその製造方法 | |
| JPH065629A (ja) | 半導体装置の製造方法 | |
| JPH06163579A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |