KR20050079561A - 반도체 소자 및 그 제조 방법 - Google Patents
반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20050079561A KR20050079561A KR1020040008051A KR20040008051A KR20050079561A KR 20050079561 A KR20050079561 A KR 20050079561A KR 1020040008051 A KR1020040008051 A KR 1020040008051A KR 20040008051 A KR20040008051 A KR 20040008051A KR 20050079561 A KR20050079561 A KR 20050079561A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate
- insulating film
- region
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000011229 interlayer Substances 0.000 claims abstract description 38
- 230000002787 reinforcement Effects 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 34
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 230000006870 function Effects 0.000 claims abstract description 11
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 11
- 238000003860 storage Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 13
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (21)
- 논리 트랜지스터가 형성되는 제1영역 및 비휘발성 메모리 셀이 형성되는 제2영역을 포함하는 기판을 준비하고;논리 트랜지스터 및 비휘발성 메모리 셀을 대응하는 상기 제1영역 및 제2영역에 형성하고;상기 제2영역을 덮으며 상기 비휘발성 메모리 셀의 전하보존능력을 보강하는 보강절연막을 형성하고;상기 제1영역에 선택적으로 실리사이드막을 형성하는 것을 포함하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 보강절연막은 산화막을 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 보강절연막은 실리콘산화질화막을 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 보강절연막은 산화막 및 질화막을 포함하는 다층절연막을 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항 내지 제 4 항에 있어서,상기 보강절연막은 순차적으로 적층된 산화막-실리콘산화질화막-실리콘질화막, 산화막-실리콘산화질화막-산화막, 산화막-실리콘질화막-실리콘산화질화막-실리콘질화막, 또는 산화막-실리콘질화막-산화막 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 5 항에 있어서,상기 논리 트랜지스터 및 비휘발성 메모리 셀을 대응하는 상기 제1영역 및 상기 제2영역에 형성하는 것은:상기 각 영역 상에 제1게이트 절연막 및 제2게이트 절연막을 형성하고;상기 제2게이트 절연막 상에 제1게이트 패턴 및 게이트층간절연막 패턴을 형성하고;상기 제1게이트 절연막 및 상기 게이트층간절연막 상에 제2게이트 패턴을 각각 형성하는 것을 포함하여 이루어지고,상기 실리사이드막은 상기 제1영역의 상기 제1게이트 패턴 양측의 기판 및 상기 제1영역의 상기 제1게이트 패턴 상에 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 6 항에 있어서,상기 보강절연막은 상기 제2영역의 게이트 패턴 및 기판을 덮어 상기 제2영역에서 실리사이드막이 형성되는 것을 방지하는 동시에 상기 제2영역의 상기 비휘발성 메모리 셀의 상기 게이트층간절연막의 기능을 보강하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 기판은 입출력 트랜지스터가 형성되는 제3영역을 더 포함하고,상기 논리 트랜지스터 및 비휘발성 메모리 셀을 대응하는 상기 제1영역 및 제2영역에 형성하는 것을 입출력 트랜지스터를 상기 제3영역에 형성하는 것을 더 포함하고,상기 강화절연막은 상기 제3영역도 덮는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 8 항에 있어서,상기 논리 트랜지스터, 입출력 트랜지스터 및 비휘발성 메모리 셀을 대응하는 상기 제1영역, 제2영역 및 제3영역에 형성하는 것은:상기 각 영역 상에 제1게이트 절연막, 제2게이트 절연막 및 제3게이트 절연막을 형성하고;상기 제3게이트 절연막 상에 제1게이트 패턴 및 게이트층간절연막 패턴을 형성하고;상기 제1게이트 절연막, 상기 제2게이트 절연막 및 상기 게이트층간절연막 상에 제2게이트 패턴을 각각 형성하는 것을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 8 항 또는 제 9 항에 있어서,상기 보강절연막은 산화막을 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 8 항 또는 제 9 항에 있어서,상기 보강절연막은 실리콘산화질화막을 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 8 항 또는 제 9 항에 있어서,상기 보강절연막은 산화막 및 질화막을 포함하는 다층절연막을 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 8항 또는 제 9 항에 있어서,상기 보강절연막은 순차적으로 적층된 산화막-실리콘산화질화막-실리콘질화막, 산화막-실리콘산화질화막-산화막, 산화막-실리콘질화막-실리콘산화질화막-실리콘질화막, 또는 산화막-실리콘질화막-산화막 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 8 항 또는 제 9 항에 있어서,상기 보강절연막은 상기 제2영역 및 상기 제3영역의 기판 및 게이트 패턴을 덮어 그곳에서 실리사이드막이 형성되는 것을 방지하는 동시에 제3영역의 상기 비휘발성 메모리 셀의 상기 게이트층간절연막의 기능을 보강하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 논리 트랜지스터가 형성되는 제1영역, 메모리 셀이 형성되는 제2영역 및 입출력 트랜지스터가 형성되는 제3영역을 포함하는 기판을 준비하고;상기 각 영역 상에 제1게이트 절연막, 제2게이트 절연막 및 제3게이트 절연막을 형성하고;상기 제2게이트 절연막 상에 제1게이트 패턴 및 게이트층간절연막 패턴을 형성하고;상기 제1게이트 절연막, 상기 게이트층간절연막 및 상기 제3게이트 절연막 상에 제2게이트 패턴을 각각 형성하고;상기 제2영역 및 상기 제3영역을 덮으며 상기 비휘발성 메모리 셀의 상기 게이트층간절연막의 기능을 보강하기 위한 보강절연막을 형성하고;상기 제1영역의 상기 제1게이트 패턴 및 상기 제1영역의 상기 제1게이트 패턴 양측의 기판에 선택적으로 실리사이드막을 형성하는 것을 포함하는 반도체 소자 제조 방법.
- 제 15 항에 있어서,상기 보강절연막은 순차적으로 적층된 산화막-실리콘산화질화막-실리콘질화막, 산화막-실리콘산화질화막-산화막, 산화막-실리콘질화막-실리콘산화질화막-실리콘질화막, 또는 산화막-실리콘질화막-산화막 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 15 항에 있어서,상기 제2게이트 패턴을 형성한 후, 상기 보강절연막을 형성하기 전에 상기 제2게이트 패턴들 및 상기 제1게이트 패턴 측벽에 절연막 스페이서를 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 17 항에 있어서,상기 스페이서는 질화막 또는 산화막으로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 게이트 절연막을 개재하여 기판 상에 형성된 제1게이트 패턴;상기 제1게이트 패턴 상에 형성된 게이트층간절연막;상기 게이트층간절연막 상에 형성된 제2게이트 패턴;적어도 상기 제2게이트 패턴에 의해 노출된 게이트층간절연막 상에 형성된 상기 게이트층간절연막의 기능을 보강하기 위한 보강절연막을 포함하는 반도체 소자.
- 제 19 항에 있어서,상기 보강절연막은 순차적으로 적층된 산화막-실리콘산화질화막-실리콘질화막, 산화막-실리콘산화질화막-산화막, 산화막-실리콘질화막-실리콘산화질화막-실리콘질화막, 또는 산화막-실리콘질화막-산화막 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자.
- 제 19 항에 있어서,상기 제2게이트 패턴은 상기 제1게이트 패턴보다 더 작으며, 이들이 중첩하는 영역은 상기 기판의 활성영역 밖에 위치하는 것을 특징으로 하는 반도체 소자.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040008051A KR100634167B1 (ko) | 2004-02-06 | 2004-02-06 | 반도체 소자 및 그 제조 방법 |
US11/048,845 US7271059B2 (en) | 2004-02-06 | 2005-02-03 | Semiconductor device and method of fabricating the same |
CNA2005100082178A CN1652324A (zh) | 2004-02-06 | 2005-02-06 | 半导体器件及其制造方法 |
US11/834,129 US7671406B2 (en) | 2004-02-06 | 2007-08-06 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040008051A KR100634167B1 (ko) | 2004-02-06 | 2004-02-06 | 반도체 소자 및 그 제조 방법 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060060991A Division KR100634460B1 (ko) | 2006-06-30 | 2006-06-30 | 반도체 소자 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050079561A true KR20050079561A (ko) | 2005-08-10 |
KR100634167B1 KR100634167B1 (ko) | 2006-10-16 |
Family
ID=34825107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040008051A KR100634167B1 (ko) | 2004-02-06 | 2004-02-06 | 반도체 소자 및 그 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7271059B2 (ko) |
KR (1) | KR100634167B1 (ko) |
CN (1) | CN1652324A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100713315B1 (ko) * | 2005-12-28 | 2007-05-04 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 공정 시 논-살리사이드 형성 방법 |
US11943926B2 (en) | 2020-10-08 | 2024-03-26 | Samsung Electronics Co., Ltd. | Semiconductor device and data storage system including the same |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000311992A (ja) * | 1999-04-26 | 2000-11-07 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
TW200826300A (en) * | 2004-04-14 | 2008-06-16 | Renesas Tech Corp | Semiconductor device and manufacturing method thereof |
US20070170489A1 (en) * | 2006-01-26 | 2007-07-26 | Fang Gang-Feng | Method to increase charge retention of non-volatile memory manufactured in a single-gate logic process |
KR100739653B1 (ko) * | 2006-05-13 | 2007-07-13 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터 및 그 제조 방법 |
TWI538024B (zh) * | 2014-01-09 | 2016-06-11 | 旺宏電子股份有限公司 | 半導體元件及其製造方法 |
CN105514026A (zh) * | 2014-10-15 | 2016-04-20 | 旺宏电子股份有限公司 | 半导体元件及其制造方法 |
CN109687864A (zh) * | 2017-10-19 | 2019-04-26 | 成都海存艾匹科技有限公司 | 含有可编程计算单元的可编程门阵列 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5153144A (en) | 1988-05-10 | 1992-10-06 | Hitachi, Ltd. | Method of making tunnel EEPROM |
US6097059A (en) | 1996-12-27 | 2000-08-01 | Sanyo Electric Co., Ltd. | Transistor, transistor array, method for manufacturing transistor array, and nonvolatile semiconductor memory |
CN1227001A (zh) | 1997-05-09 | 1999-08-25 | 爱特梅尔股份有限公司 | 具有防止电荷泄漏的浮栅存储单元 |
US5998252A (en) * | 1997-12-29 | 1999-12-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of salicide and sac (self-aligned contact) integration |
US6037222A (en) * | 1998-05-22 | 2000-03-14 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a dual-gate dielectric module for memory embedded logic using salicide technology and polycide technology |
US6074915A (en) | 1998-08-17 | 2000-06-13 | Taiwan Semiconductor Manufacturing Company | Method of making embedded flash memory with salicide and sac structure |
DE69841040D1 (de) * | 1998-12-22 | 2009-09-17 | St Microelectronics Srl | Herstellungsverfahren von EEPROM mit Peripherie |
JP3594550B2 (ja) * | 2000-11-27 | 2004-12-02 | シャープ株式会社 | 半導体装置の製造方法 |
KR20030063943A (ko) | 2002-01-24 | 2003-07-31 | 주식회사 하이닉스반도체 | 플랫 셀 구조의 복합 메모리 장치의 제조방법 |
TW536790B (en) * | 2002-06-12 | 2003-06-11 | Powerchip Semiconductor Corp | A manufacturing method of flash memory |
US7015089B2 (en) * | 2002-11-07 | 2006-03-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to improve etching of resist protective oxide (RPO) to prevent photo-resist peeling |
US7019351B2 (en) * | 2003-03-12 | 2006-03-28 | Micron Technology, Inc. | Transistor devices, and methods of forming transistor devices and circuit devices |
KR100518577B1 (ko) * | 2003-05-26 | 2005-10-04 | 삼성전자주식회사 | 원 타임 프로그래머블 메모리 소자 및 이를 포함하는반도체 집적회로와 그 제조방법 |
KR20050065143A (ko) * | 2003-12-24 | 2005-06-29 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 제조 방법 |
-
2004
- 2004-02-06 KR KR1020040008051A patent/KR100634167B1/ko active IP Right Grant
-
2005
- 2005-02-03 US US11/048,845 patent/US7271059B2/en active Active
- 2005-02-06 CN CNA2005100082178A patent/CN1652324A/zh active Pending
-
2007
- 2007-08-06 US US11/834,129 patent/US7671406B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100713315B1 (ko) * | 2005-12-28 | 2007-05-04 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 공정 시 논-살리사이드 형성 방법 |
US11943926B2 (en) | 2020-10-08 | 2024-03-26 | Samsung Electronics Co., Ltd. | Semiconductor device and data storage system including the same |
Also Published As
Publication number | Publication date |
---|---|
KR100634167B1 (ko) | 2006-10-16 |
US20050173753A1 (en) | 2005-08-11 |
US20080035986A1 (en) | 2008-02-14 |
CN1652324A (zh) | 2005-08-10 |
US7671406B2 (en) | 2010-03-02 |
US7271059B2 (en) | 2007-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7371639B2 (en) | Nonvolatile memory device and method for fabricating the same | |
US7592665B2 (en) | Non-volatile memory devices having floating gates | |
US20050201155A1 (en) | Memory device and fabrication method thereof | |
US8325516B2 (en) | Semiconductor device with split gate memory cell and fabrication method thereof | |
US7671406B2 (en) | Semiconductor device and method of fabricating the same | |
US7897512B2 (en) | Methods of forming integrated circuit devices including a multi-layer structure with a contact extending therethrough | |
KR100694973B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
JP4851693B2 (ja) | 高電圧トランジスタおよびその製造方法 | |
JP2004080037A (ja) | Eeprom及びマスクromを具備する半導体装置及びその製造方法 | |
US20050105332A1 (en) | Memory device and fabrication method thereof | |
US7041555B2 (en) | Method for manufacturing flash memory device | |
US7948022B2 (en) | Flash memory device and method for manufacturing the same | |
KR100634460B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US6791136B1 (en) | Memory device structure and method of fabricating the same | |
US7566930B2 (en) | Nonvolatile memory device and method for fabricating the same | |
US6458659B1 (en) | Method of fabricating non-volatile memory devices integrated in a semiconductor substrate and organized into memory matrices | |
US7060561B2 (en) | Method for fabricating memory device | |
US8723245B2 (en) | Nonvolatile memory device | |
KR100262002B1 (ko) | 플래쉬 메모리 제조방법 | |
KR100568856B1 (ko) | 비휘발성 반도체 메모리소자 제조방법 | |
KR100593154B1 (ko) | 비휘발성 메모리 소자의 셀 및 그 제조 방법 | |
KR20070104072A (ko) | 금속 게이트 전극을 포함하는 반도체 장치의 형성 방법 및이에 의해 형성된 비휘발성 메모리 장치 | |
KR20040008335A (ko) | 이이피롬 장치와 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
A107 | Divisional application of patent | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160930 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180927 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190930 Year of fee payment: 14 |