KR20050079292A - 반도체 소자 형성방법 - Google Patents
반도체 소자 형성방법 Download PDFInfo
- Publication number
- KR20050079292A KR20050079292A KR1020040007460A KR20040007460A KR20050079292A KR 20050079292 A KR20050079292 A KR 20050079292A KR 1020040007460 A KR1020040007460 A KR 1020040007460A KR 20040007460 A KR20040007460 A KR 20040007460A KR 20050079292 A KR20050079292 A KR 20050079292A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor substrate
- spacers
- semiconductor layer
- ion implantation
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 157
- 238000000034 method Methods 0.000 title claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000012535 impurity Substances 0.000 claims abstract description 60
- 125000006850 spacer group Chemical group 0.000 claims abstract description 45
- 238000000137 annealing Methods 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 125000005843 halogen group Chemical group 0.000 claims description 19
- 125000004429 atom Chemical group 0.000 claims description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 15
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 claims description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 10
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000007517 polishing process Methods 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 4
- -1 BF2 ions Chemical class 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 5
- 238000001459 lithography Methods 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Claims (21)
- 반도체 기판의 소정의 영역 상에 메사(MESA)형의 반도체층을 형성하는 단계;상기 반도체층의 양측에 제1스페이서들을 형성하는 단계;상기 제1스페이서들의 측벽에 게이트 전극들을 형성하는 단계;상기 게이트 전극들, 제1스페이서들 및 반도체층을 이용하여 반도체 기판에 저농도 불순물 도핑하여 저농도 소오스 영역을 형성하는 단계;상기 게이트 전극들, 제1 스페이서들 및 반도체층을 이용하여 상기 저농도 소오스 영역의 측벽 및 게이트 전극들의 하부에 할로(halo) 불순물을 도핑하여 할로 불순물 영역들을 형성하는 단계;상기 게이트 전극들의 측벽에 제2스페이서들을 형성하는 단계;상기 제2스페이서들, 게이트 전극들 및 제1 스페이서들를 이용하여 반도체 기판에 고농도 불순물을 도핑하여 고농도 소오스 영역을 형성하고, 반도체층에 고농도 드레인 영역을 형성하는 단계; 및상기 결과물들이 형성된 반도체 기판을 어닐링 공정을 수행하여 고농도 드레인 영역에 도핑된 고농도 불순물이 반도체 기판에 확산되어 상기 고농도 드레인 영역 하부의 반도체 기판에 저농도 드레인 영역을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자 형성방법.
- 제1항에 있어서, 상기 반도체층은 단결정 실리콘 패턴 또는 다결정 실리콘 패턴인 것을 특징으로 하는 반도체 소자 형성방법.
- 제2항에 있어서, 상기 단결정 실리콘 패턴을 형성하는 단계는,상기 반도체 기판 전면에 절연막을 형성하는 단계;상기 절연막을 패터닝하여 상기 반도체 기판의 일부를 노출시키는 개구부를 형성하는 단계;상기 개구부 내와 상기 개구부 주변의 패터닝된 절연막 표면에 선택적 에피텍시 성장 공정을 이용하여 단결정 실리콘막을 형성하는 단계; 및상기 단결정 실리콘막을 화학적 기계적 폴리싱 공정을 이용하여 평탄화하는 단계;상기 패터닝된 절연막을 불산(HF) 용액을 이용하여 제거하여 메사(MESA)형의 단결정 실리콘 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자 형성방법.
- 제3항에 있어서, 상기 단결정 실리콘막은 100Å 내지 10000Å의 두께인 것을 특징으로 하는 반도체 소자 형성방법.
- 제3항에 있어서, 상기 선택적 에피텍시 성장 공정은 LPCVD(low pressure chemical vapor deposition), RTCVD(rapid thermal chemical vapor deposition) 또는 ALCVD(atomic layer chemical vapor deposition)을 사용하는 것을 특징으로 하는 반도체 소자 형성방법.
- 제3항에 있어서, 상기 선택적 에피텍시 성장 공정은 700℃ 내지 900℃의 온도 및 5 torr 내지 10 torr의 압력에서 수행하는 것을 특징으로 하는 반도체 소자 형성방법.
- 제1항에 있어서, 상기 다결정 실리콘 패턴을 형성하는 단계는,상기 반도체 기판 전면에 절연막을 형성하는 단계;상기 절연막을 패터닝하여 상기 반도체 기판의 일부를 노출시키는 개구부를 형성하는 단계;상기 개구부 내와 패터닝된 절연막 표면에 다결정 실리콘막을 형성하는 단계;상기 다결정 실리콘막을 상기 패터닝된 절연막의 표면이 노출될 때까지 화학적 기계적 폴리싱 공정을 이용하여 평탄화하는 단계; 및상기 패터닝된 절연막을 불산 용액을 이용하여 제거하여 메사(MESA)형의 다결정 실리콘 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자 형성방법.
- 제7항에 있어서, 상기 다결정 실리콘막은 100Å 내지 10000Å의 두께인 것을 특징으로 하는 반도체 소자 형성방법.
- 제7항에 있어서, 상기 다결정 실리콘막을 형성하는 공정은 LPCVD, RTCVD 또는 ALCVD을 사용하는 것을 특징으로 하는 반도체 소자 형성방법.
- 제7항에 있어서, 상기 다결정 실리콘막을 형성하는 공정은 700 내지 900℃의 온도 및 5 내지 10 torr의 압력에서 수행하는 것을 특징으로 하는 반도체 소자 형성방법.
- 제1항에 있어서, 상기 반도체층의 양측에 제1스페이서들을 형성할 시에 반도체층의 일단부를 둘러싸는 제1스페이서 패드를 동시에 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자 형성방법.
- 제1항에 있어서, 상기 제1 스페이서들의 측벽에 게이트 전극들을 형성할 시에 상기 반도체층과 접촉되지 않고, 상기 제1 스페이서 패드의 일부를 둘러싸는 게이트 전극 패드를 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자 형성방법.
- 제1항에 있어서, 상기 어닐링 공정은 RTA(rapid thermal annealing) 방식으로 850 내지 1050℃의 온도에서 5 내지 200초 동안 이루어지는 것을 특징으로 하는 반도체 소자 형성방법.
- 제1항에 있어서, 상기 반도체 기판은 P형 반도체 기판이고, 상기 저농도 불순물은 As로 이루어지고, 할로 불순물은 B로, 고농도 불순물은 As로 이루어지는 것을 특징으로 하는 반도체 소자 형성방법.
- 제14항에 있어서, 상기 저농도 불순물의 이온주입 에너지는 30KeV 이하로 설정하고, As 이온을 1.0E13∼1.0E15 atoms/㎠ 도즈(does)로 진행하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제14항에 있어서, 상기 할로 불순물의 이온주입 조건은 이온주입 에너지를 1 내지 30KeV로 설정하고, B 이온을 1.0E13∼1.0E15 atoms/㎠ 도즈(does)로 진행하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제14항에 있어서, 상기 고농도 불순물의 이온주입 조건은 이온주입 에너지를 1 내지 30KeV로 설정하고, As 이온을 1.0E13∼1.0E15 atoms/㎠ 도즈(does)로 진행하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제1항에 있어서, 상기 반도체 기판은 n 웰이 형성된 P형 반도체 기판이고, 상기 저농도 불순물은 As로 이루어지고, 할로 불순물은 B로, 고농도 불순물은 As로 이루어지는 것을 특징으로 하는 반도체 소자 형성방법.
- 제18항에 있어서, 상기 저농도 불순물의 이온주입 조건은 이온주입 에너지를 30KeV 이하로 설정하고, BF2 이온을 1.0E14∼1.0E16 atoms/㎠ 도즈(does)로 진행하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제18항에 있어서, 상기 할로 불순물의 이온주입 조건은 이온주입 에너지를 100KeV 이하로 설정하고, As 이온을 1.0E13∼1.0E15 atoms/㎠ 도즈(does)로 진행하는 것을 특징으로 하는 반도체 소자의 형성방법.
- 제18항에 있어서, 상기 고농도 불순물의 이온주입 조건은 이온주입 에너지를 1 내지 30KeV로 설정하고, B 이온을 1.0E14∼1.0E16 atoms/㎠ 도즈(does)로 진행하는 것을 특징으로 하는 반도체 소자의 형성방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0007460A KR100525960B1 (ko) | 2004-02-05 | 2004-02-05 | 반도체 소자 형성방법 |
US11/049,533 US7045429B2 (en) | 2004-02-05 | 2005-02-02 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0007460A KR100525960B1 (ko) | 2004-02-05 | 2004-02-05 | 반도체 소자 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050079292A true KR20050079292A (ko) | 2005-08-10 |
KR100525960B1 KR100525960B1 (ko) | 2005-11-02 |
Family
ID=34825067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2004-0007460A KR100525960B1 (ko) | 2004-02-05 | 2004-02-05 | 반도체 소자 형성방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7045429B2 (ko) |
KR (1) | KR100525960B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7939436B2 (en) | 2008-01-14 | 2011-05-10 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100881201B1 (ko) * | 2003-01-09 | 2009-02-05 | 삼성전자주식회사 | 사이드 게이트를 구비하는 소노스 메모리 소자 및 그제조방법 |
KR100674970B1 (ko) * | 2005-04-21 | 2007-01-26 | 삼성전자주식회사 | 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법 |
US8999786B1 (en) * | 2007-03-20 | 2015-04-07 | Marvell International Ltd. | Reducing source contact to gate spacing to decrease transistor pitch |
CN103426756B (zh) * | 2012-05-15 | 2016-02-10 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN103779222A (zh) * | 2012-10-23 | 2014-05-07 | 中国科学院微电子研究所 | Mosfet的制造方法 |
CN104362177B (zh) * | 2014-10-10 | 2018-09-04 | 京东方科技集团股份有限公司 | 一种nmos器件及其制作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09252121A (ja) | 1996-03-15 | 1997-09-22 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
KR100221627B1 (ko) | 1996-07-29 | 1999-09-15 | 구본준 | 반도체장치 및 그의 제조방법 |
US6180502B1 (en) * | 1998-11-30 | 2001-01-30 | Intel Corporation | Self-aligned process for making asymmetric MOSFET using spacer gate technique |
-
2004
- 2004-02-05 KR KR10-2004-0007460A patent/KR100525960B1/ko active IP Right Grant
-
2005
- 2005-02-02 US US11/049,533 patent/US7045429B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7939436B2 (en) | 2008-01-14 | 2011-05-10 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US7045429B2 (en) | 2006-05-16 |
US20050176207A1 (en) | 2005-08-11 |
KR100525960B1 (ko) | 2005-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4439486B2 (ja) | 半導体装置 | |
KR101792916B1 (ko) | 핀펫 소자의 구조 및 형성 방법 | |
US11114551B2 (en) | Fin field-effect transistor having counter-doped regions between lightly doped regions and doped source/drain regions | |
JP4148717B2 (ja) | 半導体素子の製造方法 | |
JP3821707B2 (ja) | 半導体装置の製造方法 | |
JP4489467B2 (ja) | 半導体装置の形成方法 | |
US7052965B2 (en) | Methods of fabricating MOS field effect transistors with pocket regions using implant blocking patterns | |
KR100840661B1 (ko) | 반도체 소자 및 그의 제조방법 | |
US7045429B2 (en) | Method of manufacturing a semiconductor device | |
US7394120B2 (en) | Semiconductor device having a shaped gate electrode and method of manufacturing the same | |
WO2014063380A1 (zh) | Mosfet的制造方法 | |
US6432781B2 (en) | Inverted MOSFET process | |
CN109273360B (zh) | 半导体装置的制作方法 | |
KR100370128B1 (ko) | 반도체 소자의 제조방법 | |
US11075268B2 (en) | Transistors with separately-formed source and drain | |
JP2004311999A (ja) | 浅いソース/ドレーン領域を有する半導体素子の製造方法 | |
CN109427584B (zh) | 一种半导体器件的制造方法及半导体器件 | |
JP3049496B2 (ja) | Mosfetの製造方法 | |
JP2008066548A (ja) | 半導体装置および半導体装置の製造方法 | |
US11444195B2 (en) | Method for fabricating semiconductor device with asymmetric strained source/drain structure | |
TWI790476B (zh) | 積體電路晶粒及其製造方法 | |
KR101033411B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
KR20040060487A (ko) | 반도체 장치의 트렌지스터 형성 방법 | |
KR100353466B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
KR100497221B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160930 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180927 Year of fee payment: 14 |