CN104362177B - 一种nmos器件及其制作方法 - Google Patents
一种nmos器件及其制作方法 Download PDFInfo
- Publication number
- CN104362177B CN104362177B CN201410532290.4A CN201410532290A CN104362177B CN 104362177 B CN104362177 B CN 104362177B CN 201410532290 A CN201410532290 A CN 201410532290A CN 104362177 B CN104362177 B CN 104362177B
- Authority
- CN
- China
- Prior art keywords
- grid structure
- lightly doped
- doped district
- nmos device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 229910052698 phosphorus Inorganic materials 0.000 claims description 19
- 239000011574 phosphorus Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种NMOS器件及其制作方法，包括：第一栅极结构和第二栅极结构；位于所述第一栅极结构和第二栅极结构之间且靠近所述第一栅极结构处的第一轻掺杂区，位于靠近所述第二栅极结构处且在所述第二栅极结构远离所述第一栅极结构的一侧的第二轻掺杂区，所述第一轻掺杂区和所述第二轻掺杂区为N型轻掺杂区；位于所述第一轻掺杂区和所述第二栅极结构之间的N型重掺杂区；位于所述第一栅极结构远离所述第二栅极结构的一侧的源区，位于所述第二轻掺杂区远离所述第二栅极结构的一侧的漏区。本发明能够使得源漏串联电阻降低40％左右，线性区和饱和区的跨导分别增加50％和20％左右，获得较小的漏电流和较低功耗。
Description
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种NMOS器件及其制作方法。
背景技术
N型金属-氧化物-半导体(N-Mental-Oxide-Semiconductor，NMOS)结构是低温多晶硅液晶显示器(Low Temperature Poly-siliconLiquid Crystal Display，LTPS-LCD)技术中采用的一种基本半导体器件结构。对于NMOS结构形成的半导体器件来说，需要关心的重要物理参数包括：跨导、迁移率、开启电压、导通电流和漏电流等。
MOS器件的微细化会导致显著的热载流子效应，使器件性能退化，可靠性降低，轻掺杂(Lightly Doped Drain，LDD)是一种能够有效抑制热载流子效应的手段。近年来，人们致力于提高NMOS器件的开启速度、降低漏电流，因而将双栅和双边轻掺杂(Lightly DopedDrain，LDD)技术应用在NMOS器件当中。但是，这种设计在降低漏电流的同时也增加了能耗。随后，非对称单边漏端LDD技术作为替代方案被提出。它只在漏端设有轻掺杂区，具体实现步骤为二次光刻和一次离子注入，过程如下：在多晶硅栅形成后用一块附加掩膜版光刻，使光刻胶掩蔽多晶硅栅的一半；注入磷形成轻掺杂n-区；再用另一块附加掩膜版光刻，使光刻胶掩蔽多晶硅栅的另一半；注入磷形成n+源区；然后淀积二氧化硅，用各向异性反应离子刻蚀形成氧化硅侧壁；接着全面进行磷注入形成n+源漏区。此方案的制作过程中其他工艺步骤与常规NMOS制作工艺相同。
由于单边漏端LDD掺杂在原有NMOS器件制作过程中额外增加了2步掩膜(MASK)工艺，这对工艺难度的要求增加。另外由于掺杂(Doping)过程中所注入离子的剂量大，能量高，以致掺杂后对光刻胶有损伤，容易出现光刻胶残留，造成其剥离的困难，影响器件性能。
发明内容
本发明提供一种NMOS器件及其制作方法，以解决现有技术中器件性能不高的技术问题。
为解决上述技术问题，本发明提供一种NMOS器件，包括：
第一栅极结构和第二栅极结构；
位于所述第一栅极结构和第二栅极结构之间且靠近所述第一栅极结构处的第一轻掺杂区，位于靠近所述第二栅极结构处且在所述第二栅极结构远离所述第一栅极结构的一侧的第二轻掺杂区，所述第一轻掺杂区和所述第二轻掺杂区为N型轻掺杂区；
位于所述第一轻掺杂区和所述第二栅极结构之间的N型重掺杂区；
位于所述第一栅极结构远离所述第二栅极结构的一侧的源区，位于所述第二轻掺杂区远离所述第二栅极结构的一侧的漏区。
进一步地，
所述第一轻掺杂区和/或所述第二轻掺杂区为磷掺杂N型轻掺杂区。
进一步地，
所述N型重掺杂区为磷掺杂N型重掺杂区。
进一步地，
所述源区和/或漏区为磷掺杂N型重掺杂区。
另一方面，本发明还提供一种NMOS器件制作方法，包括：
提供半导体衬底；
在所述半导体衬底表面形成栅氧化层，并形成包括第一栅极结构和第二栅极结构的多晶硅栅层；
在所述第一栅极结构和第二栅极结构之间且靠近所述第一栅极结构处形成第一轻掺杂区，在靠近所述第二栅极结构且位于所述第二栅极结构远离所述第一栅极结构的一侧形成第二轻掺杂区，所述第一轻掺杂区和所述第二轻掺杂区为N型轻掺杂区；
在所述第一轻掺杂区和所述第二栅极结构之间形成N型重掺杂区；
在所述第一栅极结构和第二栅极结构的两侧形成侧墙；
在所述第一栅极结构远离所述第二栅极结构的一侧形成源区，在所述第二轻掺杂区远离所述第二栅极结构的一侧形成漏区。
进一步地，所述在所述第一栅极结构和第二栅极结构之间且靠近所述第一栅极结构处形成第一轻掺杂区，在靠近所述第二栅极结构且位于所述第二栅极结构远离所述第一栅极结构的一侧形成第二轻掺杂区包括：
采用特定形状的掩膜板通过光刻刻蚀后进行离子注入，以形成第一轻掺杂区和第二轻掺杂区。
进一步地，
所述掩膜板为金属掩膜板。
进一步地，
所述掩膜板为石英板镀钼掩膜板。
进一步地，
所述第一轻掺杂区和/或所述第二轻掺杂区为磷掺杂N型轻掺杂区。
进一步地，
所述N型重掺杂区、源区和/或漏区为磷掺杂N型重掺杂区。
在本发明所提供的NMOS器件及其制作方法中，利用非对称轻掺杂NMOS器件结构，达到了与传统轻掺杂NMOS器件结构相同的抑制热载流子效应的能力，另外，还能够使得源漏串联电阻降低40％左右，线性区和饱和区的跨导分别增加50％和20％左右，获得较小的漏电流和较低功耗。利用本发明实施例中的NMOS器件制作的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)电路的速度和性能优于传统的轻掺杂金属-氧化层半导体场效晶体管。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例NMOS器件的结构示意图；
图2为本发明实施例NMOS器件制作方法的步骤示意图；
图3为采用本发明实施例NMOS器件制作方法的一种NMOS双栅结构示意图；
图4为本发明实施例NMOS器件制作方法中的掩膜板结构示意图；
图5为本发明实施例NMOS器件制作方法中的掩膜板结构示意图；
图6为本发明实施例NMOS器件制作方法中离子注入示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例首先提供了一种NMOS器件，参见图1，包括：
第一栅极结构1和第二栅极结构2；
位于所述第一栅极结构1和第二栅极结构2之间且靠近所述第一栅极1结构处的第一轻掺杂区3，位于靠近所述第二栅极结构2处且在所述第二栅极结构2远离所述第一栅极结构1的一侧的第二轻掺杂区4，所述第一轻掺杂区3和所述第二轻掺杂区4为N型轻掺杂区；
位于所述第一轻掺杂区3和所述第二栅极结构2之间的N型重掺杂区5；
位于所述第一栅极结构1远离所述第二栅极结构2的一侧的源区6，位于所述第二轻掺杂区4远离所述第二栅极结构2的一侧的漏区7。
可选地，第一轻掺杂区3和/或第二轻掺杂区4可以为磷掺杂N型轻掺杂区。
可选地，N型重掺杂区5可以为磷掺杂N型重掺杂区，而源区6和/或漏区7也可以为磷掺杂N型重掺杂区。
本发明实施例还提供一种NMOS器件制作方法，参见图2，包括：
步骤201：提供半导体衬底。
步骤202：在所述半导体衬底表面形成栅氧化层，并形成包括第一栅极结构和第二栅极结构的多晶硅栅层。
步骤203：在所述第一栅极结构和第二栅极结构之间且靠近所述第一栅极结构处形成第一轻掺杂区，在靠近所述第二栅极结构且位于所述第二栅极结构远离所述第一栅极结构的一侧形成第二轻掺杂区，所述第一轻掺杂区和所述第二轻掺杂区为N型轻掺杂区。
其中，在本发明实施例的一个具体应用场景中，NMOS双栅结构如图3所示，其中8为光阻层(light shield)。在图3的NMOS双栅结构中，利用本发明实施例的方法形成第一轻掺杂区和第二轻掺杂区可以包括：采用特定形状的掩膜板通过光刻刻蚀后进行离子注入，以形成第一轻掺杂区和第二轻掺杂区。具体地，可以利用如图4所示的掩膜板对NMOS双栅结构进行光刻刻蚀。图4中的掩膜板虚线部分例示了对应于图3中NMOS双栅结构的形状，深色部分表示曝光区。如果同时对多个NMOS双栅结构同时进行曝光，掩膜板图样可参见图5。在制作过程中，首先利用掩膜板曝光NMOS双栅结构与图示中的深色部分对应的区域，然后将高能带电离子(如磷)对曝光区域进行离子注入，见图6，从而在NMOS双栅结构上形成第一轻掺杂区和第二轻掺杂区。
其中，可选地，掩膜板可以为金属掩膜板。另外，为了避免高能带电离子对掩膜板的损伤，掩膜板可以为石英板镀钼掩膜板。
可选地，当向NMOS双栅结构的曝光区域注入磷离子时，第一轻掺杂区和/或所述第二轻掺杂区则为磷掺杂N型轻掺杂区。
步骤204：在所述第一轻掺杂区和所述第二栅极结构之间形成N型重掺杂区。
步骤205：在所述第一栅极结构和第二栅极结构的两侧形成侧墙。
步骤206：在所述第一栅极结构远离所述第二栅极结构的一侧形成源区，在所述第二轻掺杂区远离所述第二栅极结构的一侧形成漏区。
其中，N型重掺杂区、源区和/或漏区均可以为磷掺杂N型重掺杂区。
可以理解，执行本发明实施例所披露的制造方法的操作步骤的顺序不限于这里阐述的，除非具体地另外提及。因此，执行本发明实施例所披露的制造方法的操作步骤的顺序可以在本发明实施例的范围内变化，且对于本发明实施例相关领域的普通技术人员显而易见的结果也将被认为在本发明实施例的范围内。
在本发明实施例所提供的NMOS器件及其制作方法中，利用非对称轻掺杂NMOS器件结构，达到了与传统轻掺杂NMOS器件结构相同的抑制热载流子效应的能力，另外，还能够使得源漏串联电阻降低40％左右，线性区和饱和区的跨导分别增加50％和20％左右，获得较小的漏电流和较低功耗。利用本发明实施例中的NMOS器件制作的CMOS电路的速度和性能优于传统的轻掺杂金属-氧化层半导体场效晶体管。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种NMOS器件，其特征在于，用于制作互补金属氧化物半导体CMOS电路，包括：
第一栅极结构和第二栅极结构；
位于所述第一栅极结构和第二栅极结构之间且靠近所述第一栅极结构处的第一轻掺杂区，位于靠近所述第二栅极结构处且在所述第二栅极结构远离所述第一栅极结构的一侧的第二轻掺杂区，所述第一轻掺杂区和所述第二轻掺杂区为N型轻掺杂区；
位于所述第一轻掺杂区和所述第二栅极结构之间的N型重掺杂区；
位于所述第一栅极结构远离所述第二栅极结构的一侧的源区，位于所述第二轻掺杂区远离所述第二栅极结构的一侧的漏区。
2.根据权利要求1所述的NMOS器件，其特征在于：
所述第一轻掺杂区和/或所述第二轻掺杂区为磷掺杂N型轻掺杂区。
3.根据权利要求1所述的NMOS器件，其特征在于：
所述N型重掺杂区为磷掺杂N型重掺杂区。
4.根据权利要求1至3中任一项所述的NMOS器件，其特征在于：
所述源区和/或漏区为磷掺杂N型重掺杂区。
5.一种NMOS器件制作方法，其特征在于，所述NMOS器件用于制作互补金属氧化物半导体CMOS电路，包括：
提供半导体衬底；
在所述半导体衬底表面形成栅氧化层，并形成包括第一栅极结构和第二栅极结构的多晶硅栅层；
在所述第一栅极结构和第二栅极结构之间且靠近所述第一栅极结构处形成第一轻掺杂区，在靠近所述第二栅极结构且位于所述第二栅极结构远离所述第一栅极结构的一侧形成第二轻掺杂区，所述第一轻掺杂区和所述第二轻掺杂区为N型轻掺杂区；
在所述第一轻掺杂区和所述第二栅极结构之间形成N型重掺杂区；
在所述第一栅极结构和第二栅极结构的两侧形成侧墙；
在所述第一栅极结构远离所述第二栅极结构的一侧形成源区，在所述第二轻掺杂区远离所述第二栅极结构的一侧形成漏区。
6.根据权利要求5所述的NMOS器件制作方法，其特征在于，所述在所述第一栅极结构和第二栅极结构之间且靠近所述第一栅极结构处形成第一轻掺杂区，在靠近所述第二栅极结构且位于所述第二栅极结构远离所述第一栅极结构的一侧形成第二轻掺杂区包括：
采用特定形状的掩膜板通过光刻刻蚀后进行离子注入，以形成第一轻掺杂区和第二轻掺杂区。
7.根据权利要求6所述的NMOS器件制作方法，其特征在于：
所述掩膜板为金属掩膜板。
8.根据权利要求6所述的NMOS器件制作方法，其特征在于：
所述掩膜板为石英板镀钼掩膜板。
9.根据权利要求5至8中任一项所述的NMOS器件制作方法，其特征在于：
所述第一轻掺杂区和/或所述第二轻掺杂区为磷掺杂N型轻掺杂区。
10.根据权利要求5至8中任一项所述的NMOS器件制作方法，其特征在于：
所述N型重掺杂区、源区和/或漏区为磷掺杂N型重掺杂区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410532290.4A CN104362177B (zh) | 2014-10-10 | 2014-10-10 | 一种nmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410532290.4A CN104362177B (zh) | 2014-10-10 | 2014-10-10 | 一种nmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104362177A CN104362177A (zh) | 2015-02-18 |
| CN104362177B true CN104362177B (zh) | 2018-09-04 |
Family
ID=52529421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410532290.4A Active CN104362177B (zh) | 2014-10-10 | 2014-10-10 | 一种nmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104362177B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1189688A (zh) * | 1997-01-23 | 1998-08-05 | 日本电气株式会社 | 硅化物层和绝缘层之间不发生分离的半导体器件加工工艺 |
| JP3394204B2 (ja) * | 1999-01-26 | 2003-04-07 | シャープ株式会社 | 半導体装置の製造方法及び該方法により形成された半導体装置 |
| CN102870218A (zh) * | 2010-03-31 | 2013-01-09 | 沃特拉半导体公司 | 具有减小电容的双栅ldmos装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525960B1 (ko) * | 2004-02-05 | 2005-11-02 | 삼성전자주식회사 | 반도체 소자 형성방법 |
| US20090090980A1 (en) * | 2007-10-08 | 2009-04-09 | Mingchu King | Asymmetric-ldd mos device |
-
2014
- 2014-10-10 CN CN201410532290.4A patent/CN104362177B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1189688A (zh) * | 1997-01-23 | 1998-08-05 | 日本电气株式会社 | 硅化物层和绝缘层之间不发生分离的半导体器件加工工艺 |
| JP3394204B2 (ja) * | 1999-01-26 | 2003-04-07 | シャープ株式会社 | 半導体装置の製造方法及び該方法により形成された半導体装置 |
| CN102870218A (zh) * | 2010-03-31 | 2013-01-09 | 沃特拉半导体公司 | 具有减小电容的双栅ldmos装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104362177A (zh) | 2015-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI393247B (zh) | 具有深溝結構之半導體裝置 | |
| TW200950086A (en) | Semiconductor device having transistor and method of manufacturing the same | |
| KR101699585B1 (ko) | 고전압 반도체 소자 및 그 제조 방법 | |
| CN104347474B (zh) | 用于改进的epi分布的利用多层外延硬掩膜的cmos制造方法 | |
| JP2010135800A (ja) | 半導体素子及びその製造方法 | |
| CN106328504B (zh) | 半导体结构及其形成方法 | |
| WO2018040973A1 (zh) | 集成有耗尽型结型场效应晶体管的器件及其制造方法 | |
| CN103000533A (zh) | 自对准超结功率晶体管的制作方法 | |
| TWI476924B (zh) | 雙擴散金屬氧化物半導體元件 | |
| CN102681370B (zh) | 光刻套刻方法和提高ldmos器件击穿稳定性的方法 | |
| CN104638011B (zh) | 一种沟槽mosfet器件及其制作方法 | |
| CN104362177B (zh) | 一种nmos器件及其制作方法 | |
| CN103515205B (zh) | 一种FinFET沟道掺杂方法 | |
| KR20110078861A (ko) | 수평형 디모스 트랜지스터 | |
| CN208835069U (zh) | 场效应管器件 | |
| CN104810288A (zh) | 一种dmos器件的制造方法 | |
| CN103325834B (zh) | 晶体管及其沟道长度的形成方法 | |
| CN209045564U (zh) | 晶体管及半导体器件 | |
| TWI484634B (zh) | 隔離元件及其製造方法 | |
| CN107919280B (zh) | 不同电压器件的集成制造方法 | |
| TWI503892B (zh) | 高壓元件及其製造方法 | |
| CN102386102B (zh) | 改善mos晶体管击穿电压的方法以及mos晶体管制造方法 | |
| TWI434331B (zh) | 空乏型金屬氧化物半導體元件之製造方法 | |
| KR20130073776A (ko) | 횡형 디모스 트랜지스터 및 이의 제조방법 | |
| CN107871667B (zh) | 宽沟道高电压mos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |