KR20050073522A - 광소자 및 그 제조 방법 - Google Patents

광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20050073522A
KR20050073522A KR1020040102737A KR20040102737A KR20050073522A KR 20050073522 A KR20050073522 A KR 20050073522A KR 1020040102737 A KR1020040102737 A KR 1020040102737A KR 20040102737 A KR20040102737 A KR 20040102737A KR 20050073522 A KR20050073522 A KR 20050073522A
Authority
KR
South Korea
Prior art keywords
layer
electrode
mirror
composition
contact layer
Prior art date
Application number
KR1020040102737A
Other languages
English (en)
Other versions
KR100660585B1 (ko
Inventor
가네코츠요시
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20050073522A publication Critical patent/KR20050073522A/ko
Application granted granted Critical
Publication of KR100660585B1 publication Critical patent/KR100660585B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18377—Structure of the reflectors, e.g. hybrid mirrors comprising layers of different kind of materials, e.g. combinations of semiconducting with dielectric or metallic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0262—Photo-diodes, e.g. transceiver devices, bidirectional devices
    • H01S5/0264—Photo-diodes, e.g. transceiver devices, bidirectional devices for monitoring the laser-output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 높은 정밀도로 가공하는 것이 가능한, 면발광형 반도체 레이저와 광검출 소자를 포함하는 광소자 및 그 제조 방법을 제공하는 것을 과제로 한다.
본 발명에 따른 광소자는, 기판(101)의 위쪽에 기판(101) 측으로부터 배치된 제 1 미러(102)와 활성층(103)과 제 2 미러(104)를 포함하는 면발광형 반도체 레이저(140)와, 면발광형 반도체 레이저(140)의 위쪽에 면발광형 반도체 레이저(140) 측으로부터 배치된 제 1 컨택트층(111)과 광흡수층(112)과 제 2 컨택트층(113)을 포함하는 광검출 소자(120)를 포함하고, 제 2 미러(104)와 제 1 컨택트층(111) 사이에 분리층(20)을 갖는다.

Description

광소자 및 그 제조 방법{OPTICAL ELEMENT, AND ITS MANUFACTURING METHOD}
본 발명은 광소자 및 그 제조 방법에 관한 것이다.
면발광형 반도체 레이저는 환경 온도에 따라 광출력이 변동한다는 특성을 갖는다. 이 때문에, 면발광형 반도체 레이저를 사용한 광모듈에서는, 면발광형 반도체 레이저로부터 출사되는 레이저광의 일부를 검출하여 광출력 값을 모니터하기 위한 광검출 기능이 구비되어 있는 경우가 있다. 예를 들면, 면발광형 반도체 레이저 위에 포토다이오드 등의 광검출 소자를 설치함으로써, 면발광형 반도체 레이저로부터 출사되는 레이저광의 일부를 동일 소자 내에서 모니터할 수 있다(예를 들어, 일본국 특개평10-135568호 공보 참조).
본 발명의 목적은 높은 정밀도로 가공하는 것이 가능한, 면발광형 반도체 레이저와 광검출 소자를 포함하는 광소자 및 그 제조 방법을 제공함에 있다.
본 발명에 따른 광소자는, 기판의 위쪽에 상기 기판 측으로부터 배치된 제 1 미러와 활성층과 제 2 미러를 포함하는 면발광형 반도체 레이저와, 상기 면발광형 반도체 레이저의 위쪽에 상기 면발광형 반도체 레이저 측으로부터 배치된 제 1 컨택트층과 광흡수층과 제 2 컨택트층을 포함하는 광검출 소자를 포함하고, 상기 제 2 미러와 상기 제 1 컨택트층 사이에 분리층을 갖는다.
본 발명에 따른 광소자에 있어서, 특정의 것(이하,「A」라고 함) 위쪽에 다른 특정의 것(이하, 「B」라고 함)이 형성되는 것은, A 위에 직접 B가 형성되는 경우와 A 위의 다른 것을 통하여 B가 형성되는 경우를 포함한다. 이것은 본 발명에 따른 광소자의 제조 방법에서도 동일하다.
본 발명에 따른 광소자에 있어서, 상기 분리층, 상기 제 2 미러의 최상층, 및 상기 제 1 컨택트층은 각각 AlGaAs층으로 이루어지며, 상기 분리층의 Al 조성은 상기 제 2 미러의 최상층의 Al 조성보다 크고, 상기 제 1 컨택트층의 Al 조성보다도 클 수 있다.
본 발명에 따른 광소자 및 그 제조 방법에 있어서, AlGaAs층의 Al 조성은 갈륨(Ga)에 대한 알루미늄(Al)의 조성이다. 본 발명에 따른 광소자 및 그 제조 방법에 있어서, AlGaAs층의 Al 조성은 0 내지 1이다. 즉, AlGaAs층은 GaAs층(Al 조성이 0인 경우) 및 AlAs층(Al 조성이 1인 경우)을 포함한다.
본 발명에 따른 광소자에 있어서, 상기 분리층의 Al 조성은 0.3 이상일 수 있다.
본 발명에 따른 광소자에 있어서, 상기 광흡수층 및 상기 제 2 컨택트층은 각각 AlGaAs층으로 이루어지며, 상기 분리층의 Al 조성은 상기 광흡수층의 Al 조성보다 크고, 상기 제 2 컨택트층의 Al 조성보다도 클 수 있다.
본 발명에 따른 광소자에 있어서, 상기 제 2 미러는 AlGaAs층을 측면으로부터 산화함으로써 얻어지는 전류 협착층을 갖고, 상기 분리층의 Al 조성은 상기 전류 협착층을 위한 AlGaAs층의 Al 조성보다 작을 수 있다.
본 발명에 따른 광소자에 있어서, 상기 분리층의 Al 조성은 0.95 미만일 수 있다.
본 발명에 따른 광소자에 있어서, 상기 분리층의 광학적 막 두께는 상기 면발광형 반도체 레이저의 설계 파장이 λ일 경우, λ/4의 홀수 배일 수 있다.
본 발명에 따른 광소자 및 그 제조 방법에 있어서, 설계 파장은 상기 면발광형 반도체 레이저에서 발생하는 광 중 강도가 최대인 광의 파장을 의미한다.
또한, 본 발명에 따른 광소자 및 그 제조 방법에 있어서, 광학적 막 두께는 층의 실제 막 두께에 상기 층을 구성하는 물질의 굴절률을 곱하여 얻어지는 값을 의미한다.
본 발명에 따른 광소자에 있어서, 상기 광검출 소자 전체의 광학적 막 두께는 상기 면발광형 반도체 레이저의 설계 파장이 λ일 경우, λ/4의 홀수 배일 수 있다.
본 발명에 따른 광소자에 있어서, 상기 기판 또는 상기 제 1 미러와 전기적으로 접속된 제 1 전극과, 상기 제 2 미러와 전기적으로 접속된 제 2 전극과, 상기 제 1 컨택트층과 전기적으로 접속된 제 3 전극과, 상기 제 2 컨택트층과 전기적으로 접속된 제 4 전극을 포함하고, 상기 제 2 전극과 상기 제 3 전극은 전기적으로 접속되어 있을 수 있다.
본 발명에 따른 광소자에 있어서, 상기 제 2 미러는 p형 반도체층으로 이루어지고, 상기 제 2 전극은 백금을 포함할 수 있다.
본 발명에 따른 광소자에 있어서, 상기 제 1 컨택트층은 p형 반도체층으로 이루어지고, 상기 제 3 전극은 백금을 포함할 수 있다.
본 발명에 따른 광소자의 제조 방법은, 면발광형 반도체 레이저 및 광검출 소자를 포함하는 광소자의 제조 방법에 있어서, 상기 기판의 위쪽에 적어도 제 1 미러, 활성층, 제 2 미러, 분리층, 제 1 컨택트층, 광흡수층, 및 제 2 컨택트층을 구성하기 위한 반도체층을 적층하는 공정과, 상기 반도체층을 에칭함으로써 제 2 컨택트층 및 광흡수층을 형성하는 공정과, 상기 반도체층을 제 1 에칭제를 사용하여 에칭함으로써 제 1 컨택트층을 형성하는 공정과, 상기 반도체층을 제 2 에칭제를 사용하여 에칭함으로써 상기 분리층을 형성하는 공정과, 상기 반도체층을 에칭함으로써 적어도 상기 제 2 미러의 일부를 포함하는 기둥형상부를 형성하는 공정을 포함하며, 상기 제 1 에칭제에 대한 상기 분리층의 에칭 레이트는 상기 제 1 에칭제에 대한 상기 제 1 컨택트층의 에칭 레이트보다 작고, 상기 제 2 에칭제에 대한 상기 분리층의 에칭 레이트는 상기 제 2 에칭제에 대한 상기 제 2 미러의 최상층의 에칭 레이트보다 크다.
이 광소자의 제조 방법에 의하면, 상기 제 1 컨택트층을 에칭하는 공정에서 상기 제 1 컨택트층 아래에 상기 분리층이 존재함으로써, 이 상기 분리층이 에칭 스톱퍼로서 기능하기 때문에, 상기 제 1 컨택트층의 에칭을 높은 정밀도로 정확하고 용이하게 행할 수 있다.
이 광소자의 제조 방법에 의하면, 상기 분리층을 에칭하는 공정에서 상기 분리층 아래에 상기 제 2 미러의 상기 최상층이 존재함으로써, 이 상기 제 2 미러의 상기 최상층이 에칭 스톱퍼층으로서 기능하기 때문에, 상기 제 2 미러의 상기 최상층 상면을 높은 정밀도로 정확하고 용이하게 노출시킬 수 있다.
본 발명에 따른 광소자의 제조 방법에 있어서, 상기 분리층, 상기 제 2 미러의 최상층, 및 상기 제 1 컨택트층은 각각 AlGaAs층으로 이루어지며, 상기 분리층의 Al 조성은 상기 제 2 미러의 최상층의 Al 조성보다 크고, 상기 제 1 컨택트층의 Al 조성보다도 클 수 있다.
본 발명에 따른 광소자의 제조 방법에 있어서, 상기 분리층의 Al 조성은 0.3 이상일 수 있다.
본 발명에 따른 광소자의 제조 방법에 있어서, 상기 광흡수층 및 상기 제 2 컨택트층은 각각 AlGaAs층으로 이루어지며, 상기 분리층의 Al 조성은 상기 광흡수층의 Al 조성보다 크고, 상기 제 2 컨택트층의 Al 조성보다도 클 수 있다.
본 발명에 따른 광소자의 제조 방법에 있어서, 상기 제 2 미러 내의 AlGaAs층을 측면으로부터 산화하여 전류 협착층을 형성하는 공정을 포함하고, 상기 분리층의 Al 조성은 상기 전류 협착층을 위한 AlGaAs층의 Al 조성보다 작을 수 있다.
본 발명에 따른 광소자의 제조 방법에 있어서, 상기 분리층의 Al 조성은 0.95 미만일 수 있다.
본 발명에 따른 광소자의 제조 방법에 있어서, 상기 분리층의 광학적 막 두께는 상기 면발광형 반도체 레이저의 설계 파장이 λ일 경우, λ/4의 홀수 배로 되도록 형성할 수 있다.
본 발명에 따른 광소자의 제조 방법에 있어서, 상기 광검출 소자 전체의 광학적 막 두께는 상기 면발광형 반도체 레이저의 설계 파장이 λ일 경우, λ/4의 홀수 배로 되도록 형성할 수 있다.
본 발명에 따른 광소자의 제조 방법에 있어서, 상기 기판 또는 상기 제 1 미러와 전기적으로 접속하도록 제 1 전극을 형성하는 공정과, 상기 제 2 미러와 전기적으로 접속하도록 제 2 전극을 형성하는 공정과, 상기 제 1 컨택트층과 전기적으로 접속하도록 제 3 전극을 형성하는 공정과, 상기 제 2 컨택트층과 전기적으로 접속하도록 제 4 전극을 형성하는 공정을 포함하고, 상기 제 2 전극과 상기 제 3 전극을, 전기적으로 접속되도록 형성할 수 있다.
본 발명에 따른 광소자의 제조 방법에 있어서, 상기 제 1 전극을 형성하는 공정과 상기 제 3 전극을 형성하는 공정은 동일한 프로세스에 의해 행하여지고, 상기 제 2 전극을 형성하는 공정과 상기 제 4 전극을 형성하는 공정은 동일한 프로세스에 의해 행하여질 수 있다.
본 발명에 따른 광소자의 제조 방법에 있어서, 상기 제 2 미러는 p형 반도체층으로 이루어지고, 상기 제 2 전극은 백금을 포함할 수 있다.
본 발명에 따른 광소자의 제조 방법에 있어서, 상기 제 1 컨택트층은 p형 반도체층으로 이루어지고, 상기 제 3 전극은 백금을 포함할 수 있다.
이하, 본 발명의 적합한 실시예에 대해서 도면을 참조하면서 설명한다.
1. 광소자의 구조
도 1 및 도 2는 본 발명을 적용한 실시예에 따른 광소자(100)를 모식적으로 나타내는 단면도이다. 또한, 도 3은 도 1 및 도 2에 나타낸 광소자(100)를 모식적으로 나타내는 평면도이다. 또한, 도 1은 도 3의 A-A선에서의 단면을 나타내는 도면이고, 도 2는 도 3의 B-B선에서의 단면을 나타내는 도면이다.
본 실시예에 따른 광소자(100)는, 도 1에 나타낸 바와 같이, 면발광형 반도체 레이저(140)와, 분리층(20)과, 광검출 소자(120)를 포함한다.
이하, 면발광형 반도체 레이저(140), 분리층(20), 광검출 소자(120), 및 전체적인 구성에 대해서 설명한다.
1-1. 면발광형 반도체 레이저
면발광형 반도체 레이저(140)는 반도체 기판(본 실시예에서는 n형 GaAs 기판)(101) 위에 설치되어 있다. 이 면발광형 반도체 레이저(140)는 수직 공진기를 갖는다. 또한, 이 면발광형 반도체 레이저(140)는 기둥 형상의 반도체 퇴적체(이하, 「기둥형상부」라고 함)(130)를 포함할 수 있다.
면발광형 반도체 레이저(140)는, 예를 들어, n형 Al0.9Ga0.1As층과 n형 Al0.15Ga0.85As층을 번갈아 적층한 40쌍의 분포 반사형 다층막 미러(이하, 「제 1 미러」라고 함)(102)와, GaAs 웰층과 Al0.3Ga0.7As 배리어층으로 이루어지고, 웰층이 3층으로 구성되는 양자(量子) 우물 구조를 포함하는 활성층(103)과, p형 Al0.9Ga0.1As층과 p형 Al0.15Ga0.85As층을 번갈아 적층한 25쌍의 분포 반사형 다층막 미러(이하, 「제 2 미러」라고 함)(104)가 차례로 적층되어 구성되어 있다. 또한, 제 2 미러(104)의 최상층(14)은 Al 조성이 작은 쪽, 즉, p형 Al0.15Ga0.85As층으로 되도록 구성되어 있다. 제 1 미러(102), 활성층(103), 및 제 2 미러(104)를 구성하는 각층의 조성 및 층수는 이것에 한정되지 않는다. 또한, 제 2 미러(104)의 최상층(14)의 Al 조성은 0.3 미만인 것이 바람직하다. 그 이유에 대해서는 후술한다.
제 2 미러(104)는, 예를 들어, 탄소(C)가 도핑됨으로써 p형으로 되고, 제 1 미러(102)는, 예를 들어, 규소(Si)가 도핑됨으로써 n형으로 된다. 따라서, p형의 제 2 미러(104), 불순물이 도핑되지 않은 활성층(103), 및 n형의 제 1 미러(102)에 의해 pin 다이오드가 형성된다.
또한, 면발광형 반도체 레이저(140) 중 제 2 미러(104)로부터 제 1 미러(102)의 도중에 걸친 부분이 제 2 미러(104)의 상면(104a)으로부터 보아 원형 형상으로 에칭되어 기둥형상부(130)가 형성되어 있다. 또한, 본 실시예에서는 기둥형상부(130)의 평면 형상을 원형으로 했지만, 이 형상은 임의의 형상을 채용할 수 있다.
또한, 주로 기둥형상부(130)를 둘러싸도록 제 1 절연층(30)이 형성되어 있다. 제 1 절연층(30)은 제 1 미러(102) 위에 형성되어 있다. 또한, 제 1 절연층(30)은 후술하는 제 2 전극(109)의 인출부(109b) 및 패드부(109c) 아래에 형성되어 있다. 또한, 제 1 절연층(30)은 후술하는 제 2 절연층(40) 아래에 형성되어 있다.
또한, 제 2 미러(104)를 구성하는 층 중 활성층(103)에 가까운 영역에 AlGaAs층을 측면으로부터 산화함으로써 얻어지는 전류 협착층(105)이 형성되어 있다. 이 전류 협착층(105)은 링 형상으로 형성되어 있다. 즉, 이 전류 협착층(105)은, 도 1 및 도 2에 나타낸 반도체 기판(101)의 표면(101a)과 평행한 면으로 절단한 경우에서의 단면 형상이 기둥형상부(130)의 평면 형상 원형과 동심(同心)의 원의 링 형상이다.
또한, 면발광형 반도체 레이저(140)에는 제 1 전극(107) 및 제 2 전극(109)이 설치되어 있다. 이 제 1 전극(107) 및 제 2 전극(109)은 면발광형 반도체 레이저(140)를 구동하기 위해 사용된다.
구체적으로는, 도 1에 나타낸 바와 같이, 제 1 전극(107)은 제 1 미러(102)의 상면(102a) 위에 설치되어 있다. 제 1 전극(107)은, 도 3에 나타낸 바와 같이, 링 형상의 평면 형상을 갖는다. 즉, 제 1 전극(107)은 주로 기둥형상부(130)를 둘러싸도록 설치되어 있다. 환언하면, 기둥형상부(130)는 제 1 전극(107)의 내측에 설치되어 있다.
제 2 전극(109)은 면발광형 반도체 레이저(140)의 상면(104a) 위에 설치되어 있다. 제 2 전극(109)은, 도 3에 나타낸 바와 같이, 링 형상의 평면 형상을 갖는 접속부(109a)와, 직선 형상의 평면 형상을 갖는 인출부(109b)와, 원 형상의 평면 형상을 갖는 패드부(109c)를 갖는다. 제 2 전극(109)은 접속부(109a)에서 제 2 미러(104)와 전기적으로 접속되어 있다. 제 2 전극(109)의 인출부(109b)는 접속부(109a)와 패드부(109c)를 접속하고 있다. 제 2 전극의 패드부(109c)는 전극 패드로서 사용할 수 있다. 제 2 전극(109)의 접속부(109a)는 주로 후술하는 분리층(20)을 둘러싸도록 설치되어 있다. 환언하면, 분리층(20)은 제 2 전극(109)의 내측에 설치되어 있다.
또한, 본 실시예에서는 제 1 전극(107)이 제 1 미러(102) 위에 설치되어 있는 경우에 대해서 나타냈지만, 제 1 전극(107)을 반도체 기판(101)의 이면(裏面)(101b)에 설치할 수도 있다.
제 1 전극(107)은, 예를 들어, 금(Au)과 게르마늄(Ge)의 합금과 금(Au)의 적층막으로 이루어진다. 또한, 제 2 전극(109)은, 예를 들어, 백금(Pt), 티타늄(Ti) 및 금(Au)의 적층막으로 이루어진다. 제 1 전극(107)과 제 2 전극(109)에 의해 활성층(103)에 전류가 주입된다. 또한, 제 1 전극(107) 및 제 2 전극(109)을 형성하기 위한 재료는 상술한 것에 한정되지 않아, 예를 들어, 금(Au)과 아연(Zn)의 합금 등을 이용할 수 있다.
1-2. 분리층
본 실시예의 광소자(100)에서는, 면발광형 반도체 레이저(140) 위에 분리층(20)이 형성되어 있다. 즉, 분리층(20)은 면발광형 반도체 레이저(140)와 후술하는 광검출 소자(120) 사이에 설치되어 있다. 구체적으로는, 도 1 및 도 2에 나타낸 바와 같이, 분리층(20)은 제 2 미러(104) 위에 형성되어 있다. 즉, 분리층(20)은 제 2 미러(104)와 후술하는 제 1 컨택트층(111) 사이에 설치되어 있다.
분리층(20)의 평면 형상은 원형이다. 도시한 예에서는, 분리층(20)의 평면 형상은 제 1 컨택트층(111)의 평면 형상과 동일하다. 분리층(20)의 평면 형상은 제 1 컨택트층(111)의 평면 형상보다도 크게 형성할 수도 있다. 분리층(20)에 대해서는, 보다 상세하게 후술한다.
1-3. 광검출 소자
광검출 소자(120)는 분리층(20) 위에 설치되어 있다. 본 실시예의 광소자(100)에서는, 광검출 소자(120)의 상면은 레이저광의 출사면(108)을 포함하고 있다.
또한, 광검출 소자(120)는 제 1 컨택트층(111)과, 광흡수층(112)과, 제 2 컨택트층(113)을 포함한다. 제 1 컨택트층(111)은 분리층(20) 위에 설치되고, 광흡수층(112)은 제 1 컨택트층(111) 위에 설치되며, 제 2 컨택트층(113)은 광흡수층(112) 위에 설치되어 있다. 제 1 컨택트층(111)의 평면 형상은 광흡수층(112) 및 제 2 컨택트층(113)의 평면 형상보다도 크게 형성되어 있다(도 1 및 도 2 참조). 제 2 컨택트층(113) 및 광흡수층(112)은 기둥 형상의 반도체 퇴적체를 구성한다.
제 1 컨택트층(111)은, 예를 들어, n형 GaAs층으로 이루어지고, 광흡수층(112)은, 예를 들어, 불순물이 도입되지 않은 GaAs층으로 이루어지며, 제 2 컨택트층(113)은, 예를 들어, p형 GaAs층으로 이루어질 수 있다. 구체적으로는, 제 1 컨택트층(111)은, 예를 들어, 규소(Si)가 도핑됨으로써 n형으로 되고, 제 2 컨택트층(113)은, 예를 들어, 탄소(C)가 도핑됨으로써 p형으로 된다. 따라서, p형의 제 2 컨택트층(113), 불순물이 도핑되지 않은 광흡수층(112), 및 n형의 제 1 컨택트층(111)에 의해 pin 다이오드가 형성된다.
광검출 소자(120)에는 제 3 전극(116) 및 제 4 전극(110)이 설치되어 있다. 이 제 3 전극(116) 및 제 4 전극(110)은 광검출 소자(120)를 구동시키기 위해 사용된다. 구체적으로는, 도 1 및 도 2에 나타낸 바와 같이, 제 3 전극(116)은 제 1 컨택트층(111)을 덮도록 형성되어 있다. 제 3 전극(116)의 일부는 상술한 제 2 전극(109) 위에 형성되어 있다. 즉, 제 3 전극(116)과 제 2 전극(109)은 전기적으로 접속되어 있다. 도 3에 나타낸 바와 같이, 제 3 전극(116)은 링 형상의 평면 형상을 갖는다. 즉, 제 3 전극(116)은 주로 제 1 컨택트층(111) 및 제 2 절연층(40)을 둘러싸도록 설치되어 있다. 환언하면, 제 1 컨택트층(111) 및 제 2 절연층(40)은 제 3 전극(116)의 내측에 설치되어 있다.
제 4 전극(110)은, 도 3 에 나타낸 바와 같이, 링 형상의 평면 형상을 갖는 접속부(110a)와, 직선 형상의 평면 형상을 갖는 인출부(110b)와, 원 형상의 평면 형상을 갖는 패드부(110c)를 갖는다. 제 4 전극(110)은 접속부(110a)에서 제 2 컨택트층(113)과 전기적으로 접속되어 있다. 제 4 전극(110)의 인출부(110b)는 접속부(110a)와 패드부(110c)를 접속하고 있다. 제 4 전극의 패드부(110c)는 전극 패드로서 사용할 수 있다. 제 4 전극(110)은 광검출 소자(120)의 상면 위(제 2 컨택트층(113) 위)에 설치되어 있다. 제 4 전극(110)에는 개구부(114)가 설치되어 있으며, 이 개구부(114)에 의해 제 2 컨택트층(113)의 상면 일부가 노출된다. 이 노출된 면이 레이저광의 출사면(108)이다. 따라서, 개구부(114)의 평면 형상 및 크기를 적절히 설정함으로써, 출사면(108)의 형상 및 크기를 적절히 설정할 수 있다. 본 실시예에서는, 도 3에 나타낸 바와 같이, 출사면(108)이 원형인 경우를 나타낸다.
또한, 본 실시예의 광소자(100)에서는, 제 3 전극(116)은 제 1 전극(107)과 동일한 재질로 형성할 수 있고, 제 4 전극(110)은 제 2 전극(109)과 동일한 재질로 형성할 수 있다.
또한, 주로 광흡수층(112) 및 제 2 컨택트층(113)을 둘러싸도록 제 2 절연층(40)이 형성되어 있다. 제 2 절연층(40)은, 도 1 내지 도 3에 나타낸 바와 같이, 제 1 컨택트층(111), 제 2 미러(104), 및 제 1 절연층(30) 위에 형성되어 있다. 또한, 제 2 절연층(40)은 제 4 전극(110)의 인출부(110b) 및 패드부(110c) 아래에 형성되어 있다.
1-4. 전체적인 구성
본 실시예의 광소자(100)에서는, 면발광형 반도체 레이저(140)의 n형 제 1 미러(102) 및 p형 제 2 미러(104), 광검출 소자(120)의 n형 제 1 컨택트층(111) 및 p형 제 2 컨택트층(113)에 의해 전체적으로 npnp 구조가 구성된다.
광검출 소자(120)는 면발광형 반도체 레이저(140)에 의해 발생한 광의 출력을 모니터하는 기능을 갖는다. 구체적으로는, 광검출 소자(120)는 면발광형 반도체 레이저(140)에 의해 발생한 광을 전류로 변환한다. 이 전류의 값에 의해, 면발광형 반도체 레이저(140)에 의해 발생한 광의 출력이 검지된다.
보다 구체적으로는, 광검출 소자(120)에 있어서, 면발광형 반도체 레이저(140)에 의해 발생한 광의 일부가 광흡수층(112)에서 흡수되고, 이 흡수된 광에 의해 광흡수층(112)에서 광여기(光勵起)가 생기며, 전자 및 정공이 생긴다. 그리고, 소자 외부로부터 인가된 전계에 의해, 전자는 제 3 전극(116)으로, 정공은 제 4 전극(110)으로 각각 이동한다. 그 결과, 광검출 소자(120)에 있어서, 제 1 컨택트층(111)으로부터 제 2 컨택트층(113)의 방향으로 전류가 발생한다.
또한, 면발광형 반도체 레이저(140)의 광출력은, 주로 면발광형 반도체 레이저(140)에 인가하는 바이어스 전압에 의해 결정된다. 특히, 면발광형 반도체 레이저(140)의 광출력은 면발광형 반도체 레이저(140)의 주위 온도나 면발광형 반도체 레이저(140)의 수명에 의해 크게 변화한다. 이 때문에, 면발광형 반도체 레이저(140)에서 소정의 광출력을 유지하는 것이 필요하다.
본 실시예에 따른 광소자(100)에서는, 면발광형 반도체 레이저(140)의 광출력을 모니터하고, 광검출 소자(120)에 의해 발생한 전류의 값에 의거하여 면발광형 반도체 레이저(140)에 인가하는 전압값을 조정함으로써, 면발광형 반도체 레이저(140) 내를 흐르는 전류의 값을 조정할 수 있다. 따라서, 면발광형 반도체 레이저(140)에서 소정의 광출력을 유지할 수 있다. 면발광형 반도체 레이저(140)의 광출력을 면발광형 반도체 레이저(140)에 인가하는 전압값에 피드백하는 제어는 외부 전자 회로(구동 회로; 도시 생략)를 사용하여 실시할 수 있다.
2. 광소자의 동작
본 실시예의 광소자(100)의 일반적인 동작을 이하에 나타낸다. 또한, 하기 광소자(100)의 구동 방법은 일례이며, 본 발명의 취지를 일탈하지 않는 한 다양한 변경이 가능하다.
우선, 제 1 전극(107)과 제 2 전극(109)에서 pin 다이오드에 순(順)방향의 전압을 인가하면, 면발광형 반도체 레이저(140)의 활성층(103)에서 전자와 정공의 재결합이 일어나고, 상기 재결합에 의한 발광이 생긴다. 그곳에서 발생한 광이 제 2 미러(104)와 제 1 미러(102) 사이를 왕복할 때에 유도 방출이 일어나, 광의 강도가 증폭된다. 광이득이 광손실을 상회하면, 레이저 발진이 일어나, 제 2 미러(104)의 상면(104a)으로부터 레이저광이 출사되고, 분리층(20)에 입사한다. 이어서, 상기 레이저광은 광검출 소자(120)의 제 1 컨택트층(111)에 입사한다.
다음으로, 광검출 소자(120)에 있어서, 제 1 컨택트층(111)에 입사한 광은 이어서 광흡수층(112)에 입사한다. 이 입사광의 일부가 광흡수층(112)에서 흡수되는 결과, 광흡수층(112)에서 광여기가 생기고, 전자 및 정공이 생긴다. 그리고, 소자 외부로부터 인가된 전계에 의해, 전자는 제 3 전극(116)으로, 정공은 제 4 전극(110)으로 각각 이동한다. 그 결과, 광검출 소자(120)에 있어서, 제 1 컨택트층(111)으로부터 제 2 컨택트층(113)의 방향으로 전류(광전류)가 발생한다. 이 전류의 값을 측정함으로써, 면발광형 반도체 레이저(140)의 광출력을 검지할 수 있다.
3. 광소자의 제조 방법
다음으로, 본 발명을 적용한 실시예의 광소자(100)의 제조 방법의 일례에 대해서 도 4 내지 도 13을 이용하여 설명한다. 도 4 내지 도 13은 도 1 내지 도 3에 나타낸 광소자(100)의 일 제조 공정을 모식적으로 나타내는 단면도이며, 각각 도 1에 나타낸 단면도에 대응하고 있다.
(1) 우선, n형 GaAs층으로 이루어지는 반도체 기판(101)의 표면(101a)에 조성을 변조시키면서 에피택셜 성장시킴으로써, 도 4에 나타낸 바와 같이, 반도체 다층막(150)이 형성된다. 여기서, 반도체 다층막(150)은, 예를 들어, n형 Al0.9Ga0.1As층과 n형 Al0.15Ga0.85As층을 번갈아 적층한 40쌍의 제 1 미러(102), GaAs 웰층과 Al0.3Ga0.7As 배리어층으로 이루어지고, 웰층이 3층으로 구성되는 양자 우물 구조를 포함하는 활성층(103), p형 Al0.9Ga0.1As층과 p형 Al0.15Ga0.85As층을 번갈아 적층한 25쌍의 제 2 미러(104), 불순물이 도핑되지 않은 AlGaAs층으로 이루어지는 분리층(20), n형 GaAs층으로 이루어지는 제 1 컨택트층(111), 불순물이 도핑되지 않은 GaAs층으로 이루어지는 광흡수층(112), 및 p형 GaAs층으로 이루어지는 제 2 컨택트층(113)으로 이루어진다. 이들 층을 차례로 반도체 기판(101) 위에 적층시킴으로써, 반도체 다층막(150)이 형성된다. 또한, 분리층(20)은 p형 또는 n형 AlGaAs층으로 이루어질 수도 있다.
분리층(20)은, 후술하는 제 2 에칭제에 대한 에칭 레이트가 제 2 에칭제에 대한 제 2 미러(104)의 최상층(14)의 에칭 레이트보다도 큰 것을 사용할 수 있다. 구체적으로는, 예를 들어, 분리층(20)은 제 2 미러(104)의 최상층(14)의 Al 조성보다 큰 Al 조성을 갖는 AlGaAs층으로 이루어질 수 있다. 환언하면, 제 2 미러(104)를 성장시킬 때에, 제 2 미러(104)의 최상층(14)은 Al 조성이 분리층(20)의 Al 조성보다 작은 AlGaAs층으로 형성된다. 보다 구체적으로는, 예를 들어, 제 2 미러(104)의 최상층(14)의 Al 조성이 0.3 미만, 분리층(20)의 Al 조성이 0.3 이상으로 되도록 제 2 미러(104)의 최상층(14) 및 분리층(20)을 형성하는 것이 바람직하다.
분리층(20)은, 후술하는 제 1 에칭제에 대한 에칭 레이트가 제 1 에칭제에 대한 제 1 컨택트층(111)의 에칭 레이트보다도 작은 것을 사용할 수 있다. 구체적으로는, 예를 들어, 분리층(20)은 제 1 컨택트층(111)의 Al 조성보다 큰 Al 조성을 갖는 AlGaAs층으로 이루어질 수 있다. 환언하면, 제 1 컨택트층(111)을 성장시킬 때에, 제 1 컨택트층(111)은 Al 조성이 분리층의 Al 조성보다 작은 AlGaAs층(GaAs층을 포함함)으로 형성된다. 보다 구체적으로는, 예를 들어, 제 1 컨택트층(111)의 Al 조성이 0.3 미만, 분리층(20)의 Al 조성이 0.3 이상으로 되도록 제 1 컨택트층(111) 및 분리층(20)을 형성하는 것이 바람직하다.
또한, 제 2 미러(104)를 성장시킬 때에, 활성층(103) 근방의 적어도 1층은 나중에 산화되어, 전류 협착층(105)이 되는 층으로 형성된다(도 9 참조). 구체적으로는, 전류 협착층(105)이 되는 층은 Al 조성이 분리층(20)의 Al 조성보다 큰 AlGaAs층(AlAs층을 포함함)으로 형성된다. 환언하면, 분리층(20)은 Al 조성이 전류 협착층(105)이 되는 층보다 작은 AlGaAs층으로 형성할 수 있다. 이것에 의해, 후술하는 전류 협착층(105)을 형성하는 산화 공정에서(도 9 참조), 분리층(20)은 산화되지 않도록 할 수 있다. 보다 구체적으로는, 예를 들어, 전류 협착층(105)이 되는 층의 Al 조성이 0.95 이상, 분리층(20)의 Al 조성이 0.95 미만으로 되도록 전류 협착층(105)이 되는 층 및 분리층(20)을 형성하는 것이 바람직하다.
분리층(20)의 광학적 막 두께는, 면발광형 반도체 레이저(140)(도 1 및 도 2 참조)의 설계 파장이 λ일 경우, 예를 들어, λ/4의 홀수 배로 할 수 있다.
또한, 제 1 컨택트층(111), 광흡수층(112), 및 제 2 컨택트층(113)의 광학적 막 두께의 총합, 즉, 광검출 소자(120)(도 1 및 도 2 참조) 전체의 광학적 막 두께는, 예를 들어, λ/4의 홀수 배로 할 수 있다. 그 결과, 광검출 소자(120) 전체는 분포 반사형 미러로서 기능할 수 있다. 즉, 면발광형 반도체 레이저(140)에서의 활성층(103) 위쪽에서 광검출 소자(120) 전체가 분포 반사형 미러로서 기능할 수 있다. 따라서, 면발광형 반도체 레이저(140)의 특성에 악영향을 미치지 않고, 광검출 소자(120)는 분포 반사형 미러로서 기능할 수 있다.
또한, 나중의 공정에서 제 2 전극(109)이 형성되었을 때에, 제 2 미러(104) 중 적어도 제 2 전극(109)과 접하는 부분의 근방은 캐리어 밀도를 높게 함으로써, 제 2 전극(109)과의 옴성 접촉(ohmic contact)을 취하기 쉽게 해 두는 것이 바람직하다. 마찬가지로, 제 1 컨택트층(111) 중 적어도 제 3 전극(116)과 접하는 부분의 근방은 캐리어 밀도를 높게 함으로써, 제 3 전극(116)과의 옴성 접촉을 취하기 쉽게 해 두는 것이 바람직하다.
에피택셜 성장을 행할 때의 온도는 성장 방법이나 원료, 반도체 기판(101)의 종류, 또는 형성하는 반도체 다층막(150)의 종류, 두께, 및 캐리어 밀도에 의해 적절히 결정되지만, 일반적으로, 450℃∼800℃인 것이 바람직하다. 또한, 에피택셜 성장을 행할 때의 소요 시간도 온도와 마찬가지로 적절히 결정된다. 또한, 에피택셜 성장시키는 방법으로서는, 유기 금속 기상 성장(MOVPE: Metal-Organic Vapor Phase Epitaxy)법이나, MBE법(Molecular Beam Epitaxy)법, 또는 LPE법(Liquid Phase Epitaxy)을 이용할 수 있다.
(2) 다음으로, 제 2 컨택트층(113) 및 광흡수층(112)을 소정의 형상으로 패터닝한다(도 5 참조).
우선, 반도체 다층막(150) 위에 레지스트(도시 생략)를 도포한 후, 리소그래피법에 의해 상기 레지스트를 패터닝함으로써, 소정 패턴의 레지스트층(R1)이 형성된다.
이어서, 레지스트층(R1)을 마스크로 하여, 예를 들어, 건식 에칭법에 의해 제 2 컨택트층(113) 및 광흡수층(112)을 에칭한다. 이것에 의해, 제 2 컨택트층(113)과, 제 2 컨택트층(113)과 동일한 평면 형상을 갖는 광흡수층(112)이 형성된다. 제 2 컨택트층(113) 및 광흡수층(112)은 기둥 형상의 반도체 퇴적체를 구성한다. 그 후, 레지스트층(R1)이 제거된다.
(3) 이어서, 제 1 컨택트층(111)을 소정의 형상으로 패터닝한다(도 6 참조). 구체적으로는, 우선, 제 1 컨택트층(111) 위에 레지스트(도시 생략)를 도포한 후, 리소그래피법에 의해 상기 레지스트를 패터닝함으로써, 소정 패턴의 레지스트층(R2)이 형성된다.
이어서, 레지스트층(R2)을 마스크로 하여, 제 1 컨택트층(111)을 제 1 에칭제에 의해 에칭한다. 이 때, 제 1 컨택트층(111) 아래에는 분리층(20)이 배치되어 있어, 분리층(20)이 에칭 스톱퍼층으로서 기능하기 때문에, 제 1 컨택트층(111)의 에칭을 분리층(20)이 노출된 시점에서 정확하고 용이하게 정지시킬 수 있다. 구체적으로는, 이하에 나타낸 바와 같다.
분리층(20)은, 상술한 바와 같이, 제 1 에칭제에 대한 에칭 레이트가 제 1 에칭제에 대한 제 1 컨택트층(111)의 에칭 레이트보다도 작은 것을 사용할 수 있다. 즉, 우선, 제 1 컨택트층(111)은 큰 에칭 레이트로 분리층(20)이 노출될 때까지 에칭된다. 그리고, 분리층(20)이 노출된다.
분리층(20)의 에칭 레이트는 제 1 컨택트층(111)의 에칭 레이트보다도 작다. 환언하면, 분리층(20)은 제 1 컨택트층(111)에 비하여 에칭되기 어렵다. 따라서, 분리층(20)이 노출된 시점에서 제 1 에칭제에 의한 에칭은 일어나기 어려워지기 때문에, 그 시점에서 에칭을 정지시키는 것은 용이하다. 즉, 제 1 컨택트층(111)의 에칭을 분리층(20)이 노출된 시점에서 정확하고 용이하게 정지시킬 수 있다.
보다 구체적으로는, 예를 들어, 분리층(20)은 제 1 컨택트층(111)의 Al 조성보다 큰 Al 조성을 갖는 AlGaAs층으로 이루어질 수 있다. 그리고, Al 조성이 큰 AlGaAs층의 에칭 레이트가 작고, Al 조성이 작은 AlGaAs층의 에칭 레이트가 큰 제 1 에칭제를 선택할 수 있다. 환언하면, Al 조성이 작은 AlGaAs층을 선택적으로 에칭하는 제 1 에칭제를 선택할 수 있다. 이것에 의해, 제 1 에칭제에 대한 분리층(20)의 에칭 레이트를 제 1 에칭제에 대한 제 1 컨택트층(111)의 에칭 레이트보다도 작게 할 수 있다.
상술한 바와 같이, 분리층(20)의 Al 조성은 0.3 이상이고, 또한 제 1 컨택트층(111)의 Al 조성은 0.3 미만인 것이 바람직하다. 이 경우에는, 제 1 에칭제로서, 예를 들어, 암모니아와 과산화수소와 물의 혼합 용액을 사용할 수 있다. 예를 들면, 암모니아와 과산화수소와 물의 혼합 비율은 1:10:150 정도인 것을 사용할 수 있지만, 특히 이 혼합 비율은 한정되지 않아, 적절히 결정된다.
이것에 의해, 도 6에 나타낸 바와 같이, 광검출 소자(120)가 형성된다. 이 광검출 소자(120)는 제 2 컨택트층(113), 광흡수층(112) 및 제 1 컨택트층(111)을 포함한다. 또한, 제 1 컨택트층(111)의 평면 형상은 제 2 컨택트층(113) 및 광흡수층(112)의 평면 형상보다도 크게 형성할 수 있다.
상기 공정에서는, 제 2 컨택트층(113) 및 광흡수층(112)을 패터닝한 후, 제 1 컨택트층(111)을 패터닝하는 경우에 대해서 설명했지만, 제 1 컨택트층(111)을 패터닝한 후, 제 2 컨택트층(113) 및 광흡수층(112)을 패터닝할 수도 있다.
(4) 다음으로, 분리층(20)을 소정의 형상으로 패터닝한다(도 7 참조). 구체적으로는, 상술한 레지스트층(R2)을 마스크로 하여, 분리층(20)을 제 2 에칭제에 의해 에칭한다. 이 때, 분리층(20) 아래에는 제 2 미러(104)의 최상층(14)이 배치되어 있어, 제 2 미러(104)의 최상층(14)이 에칭 스톱퍼층으로서 기능하기 때문에, 분리층(20)의 에칭을 제 2 미러(104)의 최상층(14)이 노출된 시점에서 정확하고 용이하게 정지시킬 수 있다. 구체적으로는, 이하에 나타낸 바와 같다.
분리층(20)은, 상술한 바와 같이, 제 2 에칭제에 대한 에칭 레이트가 제 2 에칭제에 대한 제 2 미러(104)의 최상층(14)의 에칭 레이트보다도 큰 것을 사용할 수 있다. 즉, 우선, 분리층(20)은 큰 에칭 레이트로 제 2 미러(104)의 최상층(14)이 노출될 때까지 에칭된다. 그리고, 제 2 미러(104)의 최상층(14)이 노출된다.
제 2 미러(104)의 최상층(14)의 에칭 레이트는 분리층(20)의 에칭 레이트보다도 작다. 환언하면, 제 2 미러(104)의 최상층(14)은 분리층(20)에 비하여 에칭되기 어렵다. 따라서, 제 2 미러(104)의 최상층(14)이 노출된 시점에서 제 2 에칭제에 의한 에칭은 일어나기 어려워지기 때문에, 그 시점에서 에칭을 정지시키는 것은 용이하다. 즉, 분리층(20)의 에칭을 제 2 미러(104)의 최상층(14)이 노출된 시점에서 정확하고 용이하게 정지시킬 수 있다.
보다 구체적으로는, 예를 들어, 분리층(20)은 제 2 미러(104)의 최상층(14)의 Al 조성보다 큰 Al 조성을 갖는 AlGaAs층으로 이루어질 수 있다. 그리고, Al 조성이 큰 AlGaAs층의 에칭 레이트가 크고, Al 조성이 작은 AlGaAs층의 에칭 레이트가 작은 제 2 에칭제를 선택할 수 있다. 환언하면, Al 조성이 큰 AlGaAs층을 선택적으로 에칭하는 제 2 에칭제를 선택할 수 있다. 이것에 의해, 제 2 에칭제에 대한 분리층(20)의 에칭 레이트를 제 2 에칭제에 대한 제 2 미러(104)의 최상층(14)의 에칭 레이트보다도 크게 할 수 있다.
상술한 바와 같이, 분리층(20)의 Al 조성은 0.3 이상이고, 또한 제 2 미러(104)의 최상층(14)의 Al 조성은 0.3 미만인 것이 바람직하다. 이 경우에는, 제 2 에칭제로서, 예를 들어, 불산을 사용할 수 있다. 이 불산의 농도는, 예를 들어, 0.1% 정도이지만, 특별히 한정되지 않아, 적절히 결정된다.
이것에 의해, 도 7에 나타낸 바와 같이, 패터닝된 분리층(20)이 형성된다. 그 후, 레지스트층(R2)이 제거된다. 도시한 예에서는, 분리층(20)의 평면 형상은 제 1 컨택트층(111)의 평면 형상과 동일해지도록 형성했지만, 분리층(20)의 평면 형상은 제 1 컨택트층(111)의 평면 형상보다도 크게 형성할 수 있다. 구체적으로는, 상술한 분리층(20)의 패터닝에 사용한 레지스트층(R2)을, 레지스트층(R2)보다도 평면 형상이 큰 다른 레지스트층을 사용하여 분리층(20)을 패터닝할 수 있다.
(5) 이어서, 패터닝에 의해, 기둥형상부(130)를 포함하는 면발광형 반도체 레이저(140)가 형성된다(도 8 참조). 구체적으로는, 우선, 제 2 미러(104) 위에 레지스트(도시 생략)를 도포한 후, 리소그래피법에 의해 상기 레지스트를 패터닝함으로써, 소정 패턴의 레지스트층(R3)이 형성된다. 이어서, 레지스트층(R3)을 마스크로 하여, 예를 들어, 건식 에칭법에 의해 제 2 미러(104), 활성층(103), 및 제 1 미러(102)의 일부를 에칭한다. 이것에 의해, 도 8에 나타낸 바와 같이, 기둥형상부(130)가 형성된다.
이상의 공정에 의해, 반도체 기판(101) 위에 기둥형상부(130)를 포함하는 수직 공진기(면발광형 반도체 레이저(140))가 형성된다. 즉, 면발광형 반도체 레이저(140)와, 분리층(20)과, 광검출 소자(120)의 적층체가 형성된다. 그 후, 레지스트층(R3)이 제거된다.
또한, 본 실시예에서는, 상술한 바와 같이, 광검출 소자(120) 및 분리층(20)을 먼저 형성한 후에 기둥형상부(130)를 형성하는 경우에 대해서 설명했지만, 기둥형상부(130)를 형성한 후에 광검출 소자(120) 및 분리층(20)을 형성할 수도 있다.
(6) 이어서, 예를 들어, 400℃ 정도의 수증기 분위기 중에 상기 공정에 의해 기둥형상부(130)가 형성된 반도체 기판(101)을 투입함으로써, 상술한 제 2 미러(104) 중의 Al 조성이 높은 층을 측면으로부터 산화하여, 전류 협착층(105)이 형성된다(도 9 참조). 상술한 바와 같이, 이 공정에서 분리층(20)은 산화되지 않도록 할 수 있다.
산화 레이트는 노(爐)의 온도, 수증기의 공급량, 산화해야 할 층의 Al 조성 및 막 두께에 의존한다. 산화에 의해 형성되는 전류 협착층을 구비한 면발광 레이저에서는, 구동할 때에, 전류 협착층이 형성되지 않은 부분(산화되지 않은 부분)에만 전류가 흐른다. 따라서, 산화에 의해 전류 협착층을 형성하는 공정에서, 형성하는 전류 협착층(105)의 범위를 제어함으로써, 전류 밀도의 제어가 가능해진다.
또한, 면발광형 반도체 레이저(140)로부터 출사되는 광의 대부분이 제 1 컨택트층(111)에 입사하도록 전류 협착층(105)의 직경을 조정하는 것이 바람직하다.
(7) 다음으로, 도 10에 나타낸 바와 같이, 제 1 미러(102) 위로서, 기둥형상부(130)의 주위에 제 1 절연층(30)을 형성한다. 제 1 절연층(30)은 제 2 절연층(40)에 비하여 후막화(厚膜化)가 용이한 것을 사용할 수 있다. 예를 들면, 제 1 절연층(30)은 열 또는 광 등의 에너지에 의해 경화 가능한 액체 재료(예를 들어, 자외선 경화형 수지나 열경화형 수지의 전구체)를 경화시킴으로써 얻어지는 것을 사용할 수 있다. 자외선 경화형 수지로서는, 예를 들어, 자외선 경화형의 아크릴계 수지 및 에폭시계 수지를 들 수 있다. 또한, 열경화형 수지로서는, 열경화형의 폴리이미드계 수지 등을 예시할 수 있다.
여기서는, 제 1 절연층(30)을 형성하기 위한 재료로서, 폴리이미드계 수지의 전구체를 사용한 경우에 대해서 설명한다. 우선, 예를 들어, 스핀 코팅법을 이용하여 전구체(폴리이미드계 수지의 전구체)를 반도체 기판(101) 위에 도포하여, 전구체층을 형성한다. 또한, 상기 전구체층의 형성 방법으로서는, 상술한 스핀 코팅법 이외에, 디핑(dipping)법, 스프레이 코팅법, 액체방울 토출법 등의 공지 기술을 이용할 수 있다.
이어서, 이 반도체 기판(101)을, 예를 들어, 핫플레이트 등을 사용하여 가열하여 용매를 제거한 후, 예를 들어, 350℃ 정도의 노에 넣어, 전구체층을 이미드화시킴으로써, 거의 완전하게 경화된 폴리이미드계 수지층을 형성한다. 이어서, 도 10에 나타낸 바와 같이, 폴리이미드계 수지층을 공지의 리소그래피 기술을 이용하여 패터닝함으로써, 제 1 절연층(30)을 형성한다. 패터닝 시에 이용되는 에칭 방법으로서는, 건식 에칭법 등을 이용할 수 있다. 건식 에칭은, 예를 들어, 산소 또는 아르곤 등의 플라즈마에 의해 행할 수 있다.
또한, 상술한 제 1 절연층(30)의 형성 방법에서는, 폴리이미드계 수지의 전구체층을 경화시킨 후, 패터닝을 행하는 예에 대해서 나타냈지만, 폴리이미드계 수지의 전구체층을 경화시키기 전에 패터닝을 행할 수도 있다. 이 패터닝 시에 이용되는 에칭 방법으로서는, 습식 에칭법 등을 이용할 수 있다. 습식 에칭은, 예를 들어, 알칼리 용액 또는 유기 용액 등에 의해 행할 수 있다.
(8) 다음으로, 도 11에 나타낸 바와 같이, 제 1 컨택트층(111) 위로서, 광흡수층(112) 및 제 2 컨택트층(113)의 주위에 제 2 절연층(40)을 형성한다. 제 2 절연층(40)은 제 1 절연층(30)에 비하여 미세 가공이 용이한 것을 사용할 수 있다. 예를 들면, 제 2 절연층(40)은 산화실리콘막이나 질화실리콘막 등의 무기계 유전체막을 사용할 수 있다. 제 2 절연층(40)의 형성 방법은 구체적으로 다음과 같다.
우선, 면발광형 반도체 레이저(140) 및 광검출 소자(120)가 형성된 반도체 기판(101) 위의 전면(全面)에 절연층(도시 생략)을 형성한다. 이 절연층은, 예를 들어, 플라즈마 CVD법 등에 의해 형성할 수 있다. 다음으로, 이 절연층을 공지의 리소그래피 기술을 이용하여 패터닝함으로써, 제 2 절연층(40)을 형성한다. 제 2 절연층(40)의 패터닝은 상술한 바와 같이 제 1 절연층(30)에 비하여 미세하게 행하는 것이 가능하다. 이 패터닝 시에 이용되는 에칭 방법으로서는, 건식 에칭법 또는 습식 에칭법 등을 이용할 수 있다. 건식 에칭은, 예를 들어, 불소 래디컬 함유의 플라즈마에 의해 행할 수 있다. 습식 에칭은, 예를 들어, 불산에 의해 행할 수 있다.
(9) 이어서, 제 2 미러(104)의 상면(104a) 위에 제 2 전극(109)이 형성되고, 광검출 소자(120)의 상면(제 2 컨택트층(113)의 상면(113a)) 위에 제 4 전극(110)이 형성된다(도 12 참조).
우선, 제 2 전극(109) 및 제 4 전극(110)을 형성하기 전에, 필요에 따라, 플라즈마 처리법 등을 이용하여 제 2 미러(104)의 상면(104a) 및 제 2 컨택트층(113)의 상면(113a)을 세정한다. 이것에 의해, 보다 안정된 특성의 소자를 형성할 수 있다.
이어서, 예를 들어, 진공 증착법에 의해, 예를 들어, 백금(Pt), 티타늄(Ti) 및 금(Au)의 적층막(도시 생략)을 형성한다. 이어서, 리프트 오프(lift-off)법에 의해 소정의 위치 이외의 적층막을 제거함으로써, 제 2 전극(109) 및 제 4 전극(110)이 형성된다. 이 때, 제 2 컨택트층(113)의 상면(113a)에 상기 적층막이 형성되지 않은 부분이 형성된다. 이 부분이 개구부(114)로 되고, 개구부(114)에 의해 제 2 컨택트층(113)의 상면(113a) 일부가 노출된다. 이 노출된 면이 레이저광의 출사면(108)으로 된다.
상술한 바와 같이 제 2 전극(109)은 적어도 백금(Pt)을 포함할 수 있다. 제 2 전극(109)은, 예를 들어, 금(Au)과 아연(Zn)의 합금을 사용할 수도 있지만, 바람직한 것은 제 2 전극(109)이 백금을 포함하는 경우이다. 그 이유는 다음과 같다.
본 실시예에 따른 광소자(100)에 의하면, 제 2 전극(109)은 p형의 제 2 미러(104)와 접촉하고 있다(도 1 및 도 2 참조). 제 2 전극(109)에 아연(Zn)이 포함되어 있으면, 아연은 백금에 비하여 열확산량이 크기 때문에, 후술하는 어닐링 처리 공정에서, 아연은 p형의 제 2 미러(104) 중을 확산하여 인접하는 n형의 제 1 컨택트층(111)까지 도달하는 경우가 있다. 아연은 GaAs층으로 이루어지는 제 1 컨택트층(111)에서 p형의 도펀트이기 때문에, n형의 제 1 컨택트층(111)을 p형으로 변질시켜 버리는 경우가 있다. 그 결과, 광검출 소자(120)에서의 pin 구조가 파괴되는 경우가 있다. 이것에 대하여, 백금은 아연에 비하여 열확산량이 작기 때문에, n형의 제 1 컨택트층(111)을 p형으로 변질시키는 것을 방지할 수 있다.
또한, 상기 공정에서 리프트 오프법 대신에 건식 에칭법 또는 습식 에칭법을 이용할 수도 있다. 또한, 상기 공정에서 진공 증착법 대신에 스퍼터링법을 이용할 수도 있다. 또한, 상기 공정에서는 제 2 전극(109) 및 제 4 전극(110)을 동시에 패터닝하고 있지만, 제 2 전극(109) 및 제 4 전극(110)을 각각 별도로 형성하여도 상관없다.
(10) 다음으로, 동일한 방법에 의해, 예를 들어, 금(Au)과 게르마늄(Ge)의 합금과 금(Au)의 적층막을 패터닝함으로써, 면발광형 반도체 레이저(140)의 제 1 미러(102) 위에 제 1 전극(107)이 형성되고, 광검출 소자(120)의 제 1 컨택트층(111) 위에 제 3 전극(116)이 형성된다(도 13 참조). 제 1 전극(107) 및 제 3 전극(116)은 동시에 패터닝하여 형성할 수도 있고, 또는 제 1 전극(107) 및 제 3 전극(116)은 각각 별도로 형성하여도 상관없다.
(11) 이어서, 어닐링 처리를 행한다. 어닐링 처리의 온도는 전극 재료에 의존한다. 본 실시예에서 사용하는 전극 재료의 경우는, 통상 400℃ 전후에서 행한다. 이상의 공정에 의해, 제 1 내지 제 4 전극(107, 109, 110, 116)이 형성된다.
이상의 공정에 의해, 도 1 내지 도 3에 나타낸 바와 같이, 본 실시예의 광소자(100)가 얻어진다.
4. 작용 및 효과
본 실시예에 따른 광소자(100) 및 그 제조 방법은 이하에 나타낸 작용 및 효과를 갖는다.
본 실시예에 따른 광소자(100)의 제조 방법에 의하면, 제 1 컨택트층(111)을 에칭하는 공정에서 제 1 컨택트층(111) 아래에 분리층(20)이 존재함으로써, 이 분리층(20)이 에칭 스톱퍼로서 기능하기 때문에, 제 1 컨택트층(111)의 에칭을 높은 정밀도로 정확하고 용이하게 행할 수 있다.
본 실시예에 따른 광소자(100)에 의하면, 제 1 컨택트층(111)의 Al 조성은 분리층(20)의 Al 조성보다도 작다. 따라서, 제 1 컨택트층(111)의 Al 조성을 작게 할 수 있기 때문에, 제 1 컨택트층(111)과 제 3 전극(116)의 옴성 접촉을 용이하게 얻을 수 있다. 상술한 바와 같이, 제 1 컨택트층(111)의 Al 조성은 0.3 미만인 것이 바람직하다. 제 1 컨택트층(111)의 Al 조성이 0.3 미만이기 때문에, 제 1 컨택트층(111)과 제 3 전극(116)의 옴성 접촉을 보다 양호하게 얻을 수 있다.
본 실시예에 따른 광소자(100)의 제조 방법에 의하면, 분리층(20)을 에칭하는 공정에서 분리층(20) 아래에 제 2 미러(104)의 최상층(14)이 존재함으로써, 이 제 2 미러(104)의 최상층(14)이 에칭 스톱퍼층으로서 기능하기 때문에, 제 2 미러(104)의 최상층(14) 상면을 높은 정밀도로 정확하고 용이하게 노출시킬 수 있다.
본 실시예에 따른 광소자(100)에 의하면, 제 2 미러(104)의 최상층(14)의 Al 조성은 분리층(20)의 Al 조성보다도 작다. 따라서, 제 2 미러(104)의 최상층(14)의 Al 조성을 작게 할 수 있기 때문에, 제 2 미러(104)의 최상층(14)과 제 2 전극(109)의 옴성 접촉을 용이하게 얻을 수 있다. 상술한 바와 같이, 제 2 미러(104)의 최상층(14)의 Al 조성은 0.3 미만인 것이 바람직하다. 제 2 미러(104)의 최상층(14)의 Al 조성이 0.3 미만이기 때문에, 제 2 미러(104)의 최상층(14)과 제 2 전극(109)의 옴성 접촉을 보다 양호하게 얻을 수 있다.
본 실시예에 따른 광소자(100)에 의하면, 분리층(20)의 Al 조성은 제 2 미러(104)의 최상층(14)의 Al 조성보다 크고, 제 1 컨택트층(111)의 Al 조성보다도 크다. 환언하면, 제 2 미러(104)의 최상층(14) 위에는 제 2 미러(104)의 최상층(14)의 Al 조성보다도 큰 Al 조성을 갖는 분리층(20)이 형성되어 있다. 그리고, 그 분리층(20) 위에는 상기 분리층(20)의 Al 조성보다도 작은 Al 조성을 갖는 제 1 컨택트층(111)이 형성되어 있다. 이렇게 Al 조성이 다른 층을 적층함으로써, 이 적층막(제 2 미러(104)의 최상층(14), 분리층(20), 및 제 1 컨택트층(111))을 미러로서 사용할 수 있다. 즉, 면발광형 반도체 레이저(140)의 특성에 악영향을 주지 않고, 분리층(20) 및 제 1 컨택트층(111)을 미러로서 사용할 수 있으며, 디바이스의 설계 자유도를 높이는 것이 가능해진다.
본 실시예에 따른 광소자(100)에 의하면, 분리층(20)의 광학적 막 두께를 λ/4의 홀수 배로 함으로써, 분리층(20)은 분포 반사형 미러로서 기능할 수 있다. 즉, 면발광형 반도체 레이저(140)에서의 제 2 미러(104) 및 분리층(20)이 활성층(103) 위쪽에서 분포 반사형 미러로서 기능할 수 있다. 따라서, 면발광형 반도체 레이저(140)의 특성에 악영향을 미치지 않고, 분리층(20)은 분포 반사형 미러로서 기능할 수 있다.
본 실시예에 따른 광소자(100)에 의하면, 기둥형상부(130)의 주위에 제 1 절연층(30)이 형성되어 있다. 제 1 절연층(30)은 제 2 절연층(40)에 비하여 후막화가 용이하다. 제 1 절연층(30)을 두껍게 형성함으로써, 면발광형 반도체 레이저(140)에서의 기생 용량을 저감시킬 수 있다. 그 결과, 면발광형 반도체 레이저(140)의 고속 구동이 가능해진다.
본 실시예에 따른 광소자(100)에 의하면, 광흡수층(112) 및 제 2 컨택트층(113)의 주위에 제 2 절연층(40)이 형성되어 있다. 제 2 절연층(40)은 제 1 절연층(30)에 비하여 미세 가공이 용이하다. 제 2 절연층(40)을 미세 가공함으로써, 광검출 소자(120)에서의 미세하고 복잡한 구조를 갖는 전극을 절연할 수 있다.
본 실시예에 따른 광소자(100)의 제조 방법에 의하면, 제 1 절연층(30)을 형성하는 공정과, 제 2 절연층(40)을 형성하는 공정을 각각 별도로 행하고 있다. 그 때문에, 상술한 바와 같은 작용 효과를 나타내는 제 1 절연층(30) 및 제 2 절연층(40)을 갖는 광소자(100)를 형성할 수 있다.
본 실시예에 따른 광소자(100)에 의하면, 분리층(20)을 산화되지 않도록 형성할 수 있다. 즉, 본 실시예에 따른 광소자(100)의 제조 방법에서의 전류 협착층(105)을 형성하기 위한 산화 공정에서, 분리층(20)을 산화되지 않도록 형성할 수 있다. 분리층(20)이 산화되지 않음으로써, 산화에 의한 강도(强度) 저하를 방지할 수 있다. 또한, 분리층(20)이 산화되지 않음으로써, 산화에 의한 굴절률의 저하 등을 방지할 수 있다. 그 결과, 분리층(20)이 미러로서 기능할 때에 있어서의 반사율 등에 악영향을 주는 것을 방지할 수 있다.
본 실시예에 따른 광소자(100)에 의하면, 면발광형 반도체 레이저(140)의 광출력의 일부를 광검출 소자(120)에 의해 모니터하여 구동 회로에 피드백함으로써, 온도 등에 의한 출력 변동을 보정할 수 있기 때문에, 안정된 광출력을 얻을 수 있다.
이상, 본 발명의 적합한 실시예에 대해서 상술했지만, 본 발명은 이들에 한정되지 않아, 각종 형태를 채용할 수 있다. 예를 들면, 도 14에 나타낸 바와 같이, 제 2 전극(109)과 제 3 전극(116)은 접속 전극(117)을 사용하여 접속될 수 있다. 구체적으로는, 접속 전극(117)은 제 2 전극(109)의 상면과 접하고 있으며, 또한 제 3 전극(116)의 상면 및 측면과 접하고 있다. 접속 전극(117)으로서는, 예를 들어, 금 등을 사용할 수 있지만, 특별히 한정되지 않아, 공지의 금속, 합금, 또는 그들의 적층막을 사용할 수 있다. 또한, 도 14는 도 1에 나타낸 단면도에 대응하고 있다.
또한, 상술한 실시예에서는 제 2 전극(109)의 상면 일부를 덮도록 제 3 전극(116)이 형성되어 있는 예에 대해서 설명했지만, 예를 들어, 도 15에 나타낸 바와 같이, 제 3 전극(116)의 상면 일부 및 측면을 덮도록 제 2 전극(109)을 형성할 수도 있다. 또한, 도 15는 도 1에 나타낸 단면도에 대응하고 있다.
또한, 예를 들어, 상기 실시예에 있어서, 각 반도체층에서의 p형과 n형을 교체하여도 본 발명의 취지를 일탈하지는 않는다. 이 경우, 면발광형 반도체 레이저(140)의 p형 제 1 미러(102) 및 n형 제 2 미러(104), 그리고 광검출 소자(120)의 p형 제 1 컨택트층(111) 및 n형 제 2 컨택트층(113)에 의해 전체적으로 pnpn 구조를 구성할 수 있다. 또한, 이 경우에는, 상술한 제 2 전극(109) 및 제 3 전극(116)의 재료를 교체할 수 있다. 즉, 구체적으로는, n형의 제 2 미러(104)와 접하는 제 2 전극(109)은 금(Au)과 게르마늄(Ge)의 합금과 금(Au)의 적층막 등을 사용할 수 있고, p형의 제 1 컨택트층(111)과 접하는 제 3 전극(116)은 백금(Pt)을 포함하는 것 등을 사용할 수 있다.
또한, 상술한 실시예에서는 제 1 절연층(30)과 제 2 절연층(40)을 다른 재료에 의해 각각 별도로 형성하는 예에 대해서 설명했지만, 예를 들어, 이들을 동일한 재료에 의해 동시에 형성할 수도 있다.
본 발명의 광소자의 제조 방법에 의하면, 제 1 컨택트층을 에칭하는 공정에서 상기 제 1 컨택트층 아래에 분리층이 존재함으로써, 상기 분리층이 에칭 스톱퍼로서 기능하기 때문에, 상기 제 1 컨택트층의 에칭을 높은 정밀도로 정확하고 용이하게 행할 수 있으며, 또한, 상기 분리층을 에칭하는 공정에서 상기 분리층 아래에 제 2 미러의 최상층이 존재함으로써, 상기 제 2 미러의 상기 최상층이 에칭 스톱퍼층으로서 기능하기 때문에, 상기 제 2 미러의 상기 최상층 상면을 높은 정밀도로 정확하고 용이하게 노출시킬 수 있다.
도 1은 실시예에 따른 광소자를 모식적으로 나타내는 단면도.
도 2는 실시예에 따른 광소자를 모식적으로 나타내는 단면도.
도 3은 실시예에 따른 광소자를 모식적으로 나타내는 평면도.
도 4는 실시예에 따른 광소자의 제조 방법을 모식적으로 나타내는 단면도.
도 5는 실시예에 따른 광소자의 제조 방법을 모식적으로 나타내는 단면도.
도 6은 실시예에 따른 광소자의 제조 방법을 모식적으로 나타내는 단면도.
도 7은 실시예에 따른 광소자의 제조 방법을 모식적으로 나타내는 단면도.
도 8은 실시예에 따른 광소자의 제조 방법을 모식적으로 나타내는 단면도.
도 9는 실시예에 따른 광소자의 제조 방법을 모식적으로 나타내는 단면도.
도 10은 실시예에 따른 광소자의 제조 방법을 모식적으로 나타내는 단면도.
도 11은 실시예에 따른 광소자의 제조 방법을 모식적으로 나타내는 단면도.
도 12는 실시예에 따른 광소자의 제조 방법을 모식적으로 나타내는 단면도.
도 13은 실시예에 따른 광소자의 제조 방법을 모식적으로 나타내는 단면도.
도 14는 실시예에 따른 광소자를 모식적으로 나타내는 단면도.
도 15는 실시예에 따른 광소자를 모식적으로 나타내는 단면도.
*도면의 주요 부분에 대한 부호의 설명*
14 : 최상층
20 : 분리층
30 : 제 1 절연층
40 : 제 2 절연층
100 : 광소자
101 : 기판
102 : 제 1 미러
103 : 활성층
104 : 제 2 미러
105 : 전류 협착층(狹窄層)
107 : 제 1 전극
108 : 출사면(出射面)
109 : 제 2 전극
110 : 제 4 전극
111 : 제 1 컨택트층
112 : 광흡수층
113 : 제 2 컨택트층
114 : 개구부
116 : 제 3 전극
117 : 접속 전극
120 : 광검출 소자
130 : 기둥형상부
140 : 면발광형 반도체 레이저

Claims (23)

  1. 기판의 위쪽에 상기 기판 측으로부터 배치된 제 1 미러(mirror)와 활성층과 제 2 미러를 포함하는 면발광형 반도체 레이저와,
    상기 면발광형 반도체 레이저의 위쪽에 상기 면발광형 반도체 레이저 측으로부터 배치된 제 1 컨택트층과 광흡수층과 제 2 컨택트층을 포함하는 광검출 소자를 포함하고,
    상기 제 2 미러와 상기 제 1 컨택트층 사이에 분리층을 갖는 광소자.
  2. 제 1 항에 있어서,
    상기 분리층, 상기 제 2 미러의 최상층, 및 상기 제 1 컨택트층은 각각 AlGaAs층으로 이루어지며,
    상기 분리층의 Al 조성은 상기 제 2 미러의 최상층의 Al 조성보다 크고, 상기 제 1 컨택트층의 Al 조성보다도 큰 광소자.
  3. 제 2 항에 있어서,
    상기 분리층의 Al 조성은 0.3 이상인 광소자.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 광흡수층 및 상기 제 2 컨택트층은 각각 AlGaAs층으로 이루어지며,
    상기 분리층의 Al 조성은 상기 광흡수층의 Al 조성보다 크고, 상기 제 2 컨택트층의 Al 조성보다도 큰 광소자.
  5. 제 2 항에 있어서,
    상기 제 2 미러는 AlGaAs층을 측면으로부터 산화함으로써 얻어지는 전류 협착층을 갖고,
    상기 분리층의 Al 조성은 상기 전류 협착층을 위한 AlGaAs층의 Al 조성보다 작은 광소자.
  6. 제 5 항에 있어서,
    상기 분리층의 Al 조성은 0.95 미만인 광소자.
  7. 제 1 항에 있어서,
    상기 분리층의 광학적 막 두께는 상기 면발광형 반도체 레이저의 설계 파장이 λ일 경우, λ/4의 홀수 배인 광소자.
  8. 제 1 항에 있어서,
    상기 광검출 소자 전체의 광학적 막 두께는 상기 면발광형 반도체 레이저의 설계 파장이 λ일 경우, λ/4의 홀수 배인 광소자.
  9. 제 1 항에 있어서,
    상기 기판 또는 상기 제 1 미러와 전기적으로 접속된 제 1 전극과,
    상기 제 2 미러와 전기적으로 접속된 제 2 전극과,
    상기 제 1 컨택트층과 전기적으로 접속된 제 3 전극과,
    상기 제 2 컨택트층과 전기적으로 접속된 제 4 전극을 포함하고,
    상기 제 2 전극과 상기 제 3 전극은 전기적으로 접속되어 있는 광소자.
  10. 제 9 항에 있어서,
    상기 제 2 미러는 p형 반도체층으로 이루어지고, 상기 제 2 전극은 백금을 포함하는 광소자.
  11. 제 9 항에 있어서,
    상기 제 1 컨택트층은 p형 반도체층으로 이루어지고, 상기 제 3 전극은 백금을 포함하는 광소자.
  12. 면발광형 반도체 레이저 및 광검출 소자를 포함하는 광소자의 제조 방법에 있어서,
    상기 기판의 위쪽에 적어도 제 1 미러, 활성층, 제 2 미러, 분리층, 제 1 컨택트층, 광흡수층, 및 제 2 컨택트층을 구성하기 위한 반도체층을 적층하는 공정과,
    상기 반도체층을 에칭함으로써 제 2 컨택트층 및 광흡수층을 형성하는 공정과,
    상기 반도체층을 제 1 에칭제를 사용하여 에칭함으로써 제 1 컨택트층을 형성하는 공정과,
    상기 반도체층을 제 2 에칭제를 사용하여 에칭함으로써 상기 분리층을 형성하는 공정과,
    상기 반도체층을 에칭함으로써 적어도 상기 제 2 미러의 일부를 포함하는 기둥형상부를 형성하는 공정을 포함하며,
    상기 제 1 에칭제에 대한 상기 분리층의 에칭 레이트는 상기 제 1 에칭제에 대한 상기 제 1 컨택트층의 에칭 레이트보다 작고,
    상기 제 2 에칭제에 대한 상기 분리층의 에칭 레이트는 상기 제 2 에칭제에 대한 상기 제 2 미러의 최상층의 에칭 레이트보다 큰 광소자의 제조 방법.
  13. 제 12 항에 있어서,
    상기 분리층, 상기 제 2 미러의 최상층, 및 상기 제 1 컨택트층은 각각 AlGaAs층으로 이루어지며,
    상기 분리층의 Al 조성은 상기 제 2 미러의 최상층의 Al 조성보다 크고, 상기 제 1 컨택트층의 Al 조성보다도 큰 광소자의 제조 방법.
  14. 제 13 항에 있어서,
    상기 분리층의 Al 조성은 0.3 이상인 광소자의 제조 방법.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 광흡수층 및 상기 제 2 컨택트층은 각각 AlGaAs층으로 이루어지며,
    상기 분리층의 Al 조성은 상기 광흡수층의 Al 조성보다 크고, 상기 제 2 컨택트층의 Al 조성보다도 큰 광소자의 제조 방법.
  16. 제 13 항에 있어서,
    상기 제 2 미러 내의 AlGaAs층을 측면으로부터 산화하여 전류 협착층을 형성하는 공정을 포함하고,
    상기 분리층의 Al 조성은 상기 전류 협착층을 위한 AlGaAs층의 Al 조성보다 작은 광소자의 제조 방법.
  17. 제 16 항에 있어서,
    상기 분리층의 Al 조성은 0.95 미만인 광소자의 제조 방법.
  18. 제 12 항에 있어서,
    상기 분리층의 광학적 막 두께는 상기 면발광형 반도체 레이저의 설계 파장이 λ일 경우, λ/4의 홀수 배로 되도록 형성하는 광소자의 제조 방법.
  19. 제 12 항에 있어서,
    상기 광검출 소자 전체의 광학적 막 두께는 상기 면발광형 반도체 레이저의 설계 파장이 λ일 경우, λ/4의 홀수 배로 되도록 형성하는 광소자의 제조 방법.
  20. 제 12 항에 있어서,
    상기 기판 또는 상기 제 1 미러와 전기적으로 접속하도록 제 1 전극을 형성하는 공정과,
    상기 제 2 미러와 전기적으로 접속하도록 제 2 전극을 형성하는 공정과,
    상기 제 1 컨택트층과 전기적으로 접속하도록 제 3 전극을 형성하는 공정과,
    상기 제 2 컨택트층과 전기적으로 접속하도록 제 4 전극을 형성하는 공정을 포함하고,
    상기 제 2 전극과 상기 제 3 전극을, 전기적으로 접속되도록 형성하는 광소자의 제조 방법.
  21. 제 20 항에 있어서,
    상기 제 1 전극을 형성하는 공정과 상기 제 3 전극을 형성하는 공정은 동일한 프로세스에 의해 행하여지고,
    상기 제 2 전극을 형성하는 공정과 상기 제 4 전극을 형성하는 공정은 동일한 프로세스에 의해 행하여지는 광소자의 제조 방법.
  22. 제 20 항 또는 제 21 항에 있어서,
    상기 제 2 미러는 p형 반도체층으로 이루어지고, 상기 제 2 전극은 백금을 포함하는 광소자의 제조 방법.
  23. 제 20 항 또는 제 21 항에 있어서,
    상기 제 1 컨택트층은 p형 반도체층으로 이루어지고, 상기 제 3 전극은 백금을 포함하는 광소자의 제조 방법.
KR1020040102737A 2004-01-08 2004-12-08 광소자 및 그 제조 방법 KR100660585B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004003056A JP3729270B2 (ja) 2004-01-08 2004-01-08 光素子およびその製造方法
JPJP-P-2004-00003056 2004-01-08

Publications (2)

Publication Number Publication Date
KR20050073522A true KR20050073522A (ko) 2005-07-14
KR100660585B1 KR100660585B1 (ko) 2006-12-26

Family

ID=34587704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040102737A KR100660585B1 (ko) 2004-01-08 2004-12-08 광소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7242704B2 (ko)
EP (1) EP1553668B1 (ko)
JP (1) JP3729270B2 (ko)
KR (1) KR100660585B1 (ko)
CN (1) CN100448124C (ko)
DE (1) DE602005017210D1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4164679B2 (ja) * 2004-02-16 2008-10-15 セイコーエプソン株式会社 面発光型半導体レーザ
JP4449756B2 (ja) * 2005-01-18 2010-04-14 セイコーエプソン株式会社 光素子
JP4774761B2 (ja) * 2005-03-03 2011-09-14 日本電気株式会社 波長可変共振器、波長可変レーザ、光モジュール及びそれらの制御方法
JP2007019313A (ja) * 2005-07-08 2007-01-25 Seiko Epson Corp 光素子および光モジュール
JP4525921B2 (ja) * 2005-07-15 2010-08-18 セイコーエプソン株式会社 光素子およびその製造方法、ならびに光モジュール
JP4720637B2 (ja) * 2005-09-07 2011-07-13 セイコーエプソン株式会社 光素子及びその製造方法
US20070081568A1 (en) * 2005-10-06 2007-04-12 Seiko Epson Corporation Optical semiconductor element and method for manufacturing the same
JP2007158215A (ja) 2005-12-08 2007-06-21 Seiko Epson Corp 光半導体素子及びその製造方法
JP4310657B2 (ja) 2006-05-26 2009-08-12 セイコーエプソン株式会社 光素子
JP4269180B2 (ja) 2006-07-14 2009-05-27 セイコーエプソン株式会社 光素子の製造方法
JP4924172B2 (ja) * 2006-07-14 2012-04-25 セイコーエプソン株式会社 光素子の製造方法および光素子ウェハ
JP5721055B2 (ja) * 2010-06-11 2015-05-20 株式会社リコー 面発光レーザ素子、面発光レーザアレイ、光走査装置、画像形成装置及び面発光レーザ素子の製造方法
CN111211484B (zh) * 2020-03-04 2021-06-11 常州纵慧芯光半导体科技有限公司 一种垂直腔面发射激光器及其制造方法与应用

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461966A (en) 1987-09-02 1989-03-08 Fuji Electric Co Ltd Photocoupler
US5606572A (en) 1994-03-24 1997-02-25 Vixel Corporation Integration of laser with photodiode for feedback control
KR100234340B1 (ko) 1996-10-29 1999-12-15 윤종용 광출력장치
JPH114046A (ja) * 1997-06-11 1999-01-06 Toshiba Corp 送受信フォトニックｉｃ
EP0899836A1 (en) 1997-08-27 1999-03-03 Xerox Corporation Semiconductor laser device
DE19807783A1 (de) * 1998-02-18 1999-09-02 Siemens Ag Bauelement mit einem Lichtsender und einem Lichtempfänger
US6222202B1 (en) 1998-10-06 2001-04-24 Agilent Technologies, Inc. System and method for the monolithic integration of a light emitting device and a photodetector for low bias voltage operation
US6483862B1 (en) * 1998-12-11 2002-11-19 Agilent Technologies, Inc. System and method for the monolithic integration of a light emitting device and a photodetector using a native oxide semiconductor layer
KR100317576B1 (ko) * 1999-11-08 2001-12-24 윤덕용 모니터용 광검출기 일체형 표면광 레이저장치
DE10004398A1 (de) 2000-02-02 2001-08-16 Infineon Technologies Ag VCSEL mit monolithisch integriertem Photodetektor
JP2002033553A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2002208755A (ja) * 2000-11-13 2002-07-26 Fuji Xerox Co Ltd 面発光型半導体レーザ
US7012943B2 (en) 2001-06-28 2006-03-14 Northrop Grumman Corporation Integration of amorphorous silicon transmit and receive structures with GaAs or InP processed devices

Also Published As

Publication number Publication date
US20050152423A1 (en) 2005-07-14
EP1553668A1 (en) 2005-07-13
CN100448124C (zh) 2008-12-31
US7242704B2 (en) 2007-07-10
JP2005197513A (ja) 2005-07-21
CN1638217A (zh) 2005-07-13
JP3729270B2 (ja) 2005-12-21
DE602005017210D1 (de) 2009-12-03
KR100660585B1 (ko) 2006-12-26
EP1553668B1 (en) 2009-10-21

Similar Documents

Publication Publication Date Title
KR100660585B1 (ko) 광소자 및 그 제조 방법
US20050180481A1 (en) Surface-emitting semiconductor laser and method of manufacturing the same
US7312508B2 (en) Optical element, and its manufacturing method
US7418014B2 (en) Surface-emitting type semiconductor laser, and method for manufacturing the same, optical switch, and optical branching ratio variable element
US20010050935A1 (en) Surface emitting semiconductor laser device
US7453915B2 (en) Optical semiconductor element and method for manufacturing the same
US20080181267A1 (en) Optical device and method for manufacturing the same
JP4720637B2 (ja) 光素子及びその製造方法
JP2007311616A (ja) 面発光レーザおよびその製造方法
JP4449756B2 (ja) 光素子
US20070081568A1 (en) Optical semiconductor element and method for manufacturing the same
US7643531B2 (en) Optical semiconductor element including photodetecting element with comb-tooth structure
JP4356677B2 (ja) 光半導体素子
JP4572369B2 (ja) 光素子及びその製造方法
JP2006049428A (ja) 光素子およびその製造方法
JP2006339486A (ja) 光素子およびその製造方法
JP2005223061A (ja) 光素子およびその製造方法
JP2006147690A (ja) 光素子及びその製造方法
JP2007103768A (ja) 光半導体素子及びその製造方法
JP2008004746A (ja) 光半導体素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee