KR20050069303A - 불휘발성 메모리 카드 - Google Patents

불휘발성 메모리 카드 Download PDF

Info

Publication number
KR20050069303A
KR20050069303A KR1020030101270A KR20030101270A KR20050069303A KR 20050069303 A KR20050069303 A KR 20050069303A KR 1020030101270 A KR1020030101270 A KR 1020030101270A KR 20030101270 A KR20030101270 A KR 20030101270A KR 20050069303 A KR20050069303 A KR 20050069303A
Authority
KR
South Korea
Prior art keywords
voltage
nonvolatile memory
host
circuit
controller
Prior art date
Application number
KR1020030101270A
Other languages
English (en)
Other versions
KR100884235B1 (ko
Inventor
김상범
정칠희
방삼룡
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030101270A priority Critical patent/KR100884235B1/ko
Priority to US10/960,733 priority patent/US7453741B2/en
Priority to JP2004361728A priority patent/JP4676752B2/ja
Priority to EP04030397.6A priority patent/EP1551031B1/en
Priority to EP07013426.7A priority patent/EP1843162B1/en
Priority to CN2004100817818A priority patent/CN1637925B/zh
Publication of KR20050069303A publication Critical patent/KR20050069303A/ko
Application granted granted Critical
Publication of KR100884235B1 publication Critical patent/KR100884235B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits

Abstract

본 발명은 불휘발성 메모리 카드에 관한 것이다.
본 발명은 불휘발성 메모리와; 상기 불휘발성 메모리를 제어하는 컨트롤러;를 포함하여 구성되는 불휘발성 메모리카드에 있어서, 상기 컨트롤러는 외부에서 공급되는 제 1 전압에서 동작하고, 상기 제 1전압을 이용하여 제 2전압을 발생하는 전압조절회로를 포함하며, 상기 불휘발성 메모리는 상기 제 2전압에서 동작하는 불휘발성 메모리 카드를 제공한다.
본 발명은 서로 다른 동작전압을 갖는 호스트들에 사용할 수 있는 불휘발성 메모리 카드를 제공한다.

Description

불휘발성 메모리 카드{NONVOLATILE MEMORY CARD}
본 발명은 반도체장치에 관한 것으로, 더욱 상세하게는 반도체메모리 장치를 이용하여 데이터를 저장할 수 있는 불휘발성 메모리 카드에 관한 것이다.
개인용 컴퓨터를 비롯하여 디지털 카메라, PDA, 디지털 음악 재생기 또는 휴대전화 등과 같은 다양한 디지털 전자제품의 사용이 증가하고 있다. 이러한 디지털 전자제품들은 모두 처리되는 데이터를 저장할 수 있는 저장장소를 필요로 한다. 컴퓨터의 경우 하드디스크를 많이 사용하고 있으나 그 외의 전자제품들의 경우에는 부피나 무게 등의 문제로 인해 하드디스크 대신 메모리를 이용한 저장매체를 많이 사용하고 있다.
이러한 메모리를 이용한 저장매체는 데이터를 저장하는 것 이외에도 데이터가 저장된 저장매체를 손쉽게 휴대할 수 있도록 하는 것이 큰 특징이다. 이들 메모리를 이용한 저장매체들이 사용되는 장치들이 대부분 휴대용 컴퓨터를 비롯하여 디지털 카메라, PDA, 디지털 음악 재생기 또는 휴대전화 등과 같은 휴대용 디지털 전자제품들이기 때문이다.
따라서, 하드디스크와 같은 저장매체와 달리 이러한 메모리를 이용한 저장매체는 상기의 디지털 전자제품으로부터 손쉽게 착탈할 수 있고 분리될 수 있고 분리된 저장매체를 간편하고 안전하게 휴대할 수 있도록 카드형태로 제작되는 것이 일반적이다.
이러한 카드형태의 저장매체의 종류로는 멀티미디어 카드(MMC), 시큐어 디지털 카드(SD Card), 메모리 스틱(Memory Stick), 스마트미디어 카드(Smart Media Card) 또는 콤팩트 플래시 카드(Compact Flash Card) 등을 들 수 있다(이하 이러한 종류의 장치들을 통칭하여 "불휘발성 메모리카드"라 칭한다.).
이하에서는 이러한 불휘발성 메모리카드가 접속되어 사용되는 개인용 컴퓨터, 디지털 카메라, 디지털 캠코더 등과 같은 디지털 전자제품을 "호스트"라 칭한다.
도 1은 종래의 불휘발성 메모리카드의 구성을 보여주는 도면이다.
도 1에서 볼 수 있는 바와 같이, 종래의 불휘발성 메모리카드(20)는 크게 컨트롤러(21)와 불휘발성 메모리(22)로 구성된다. 상기 불휘발성 메모리(22)로 플래시 메모리를 이용하는 메모리 카드를 특히 플래시 메모리 카드라 한다.
상기 불휘발성 메모리 카드(20)는 호스트(10)로부터 전원을 공급받아 동작한다. 즉, 카드의 전원 입력핀을 통하여 공급된 외부전원을 컨트롤러(21)와 불휘발성 메모리(22)에 공급하여 카드를 동작한다.
도 1을 참조하면, 호스트(10)로부터 공급되는 외부전원은 전원공급 라인을 통하여 컨트롤러(21)와 불휘발성 메모리(22)에 전달된다.
컨트롤러(21)와 불휘발성 메모리(22)는 전원공급라인을 서로 공유하고 있기 때문에 컨트롤러(21) 및 불휘발성 메모리(22)는 동일한 전압에서 동작한다.
상기 호스트로부터 공급되는 외부전원이 3.3V의 전압이라면, 상기 불휘발성 메모리 카드(20)의 컨트롤러(21)는 외부전원과 동일한 3.3V의 전압에서 동작하며, 상기 불휘발성 메모리 역시 상기 외부전압과 동일한 3.3V의 전압에서 동작하는 불휘발성 메모리를 사용해야 한다.
종래에는 3.3V의 외부전원을 공급하는 호스트가 주로 사용되었으나 근래에는 모바일 기기의 사용이 증가하면서 호스트의 전력소비가 모바일 기기의 성능의 중요요소가 되었으며, 전력소비를 줄이기 위해 3.3V가 아닌 1.8V에서 동작하는 즉, 1.8V의 외부전원을 공급하는 호스트를 사용하는 사용자가 증가하고 있다.
그러나 호스트의 사용자들은 한번 호스트를 구입하여 사용하기 시작하면 다시 새로운 호스트를 구입하여 사용하기까지는 상당한 기간을 필요로 한다. 따라서, 1.8V에서 동작하는 호스트의 사용자가 증가한다 하더라도 3.3V에서 동작하는 호스트의 사용자 역시 상당기간 동안은 병존하게 된다.
따라서, 불휘발성 메모리 카드가 상기와 같은 3.3V 또는 1.8V의 외부전원을 갖는 호스트 또는 그외에 또 다른 외부전원을 공급하는 호스트 등 다양한 호스트에서 동작 가능하도록 할 필요가 있으며, 이를 위해서는 상기 불휘발성 메모리 카드는 넓은 영역의 동작전압(wide-range voltage)을 지원해야 한다.
상기와 같은 넓은 영역의 동작전압을 지원하는 불휘발성 메모리 카드를 구현하는데 있어 문제가 되는 것은 메모리의 동작전압이다.
카드의 컨트롤러는 하이 또는 로우레벨의 로직 레벨만을 고려하여 동작하므로, 3.3V 또는 1.8V의 전압에서 모두 정상적으로 동작하도록 하는 것, 즉 넓은 동작영역을 갖도록 구현하는 것이 용이하다. 그러나, 불휘발성 메모리의 경우에는 이처럼 넓은 동작영역을 갖도록 하는 것이 효율이나 성능면에 있어서 바람직하지 않다. 따라서 반도체 제조업체에서 생산하는 불휘발성 메모리의 경우 넓은 동작영역에서 동작하도록 구현되지 않고 어느 특정한 동작전압에서만 최적상태로 동작하도록 구현되는 것이 일반적이다.
특정 동작전압을 갖는 불휘발성 메모리를 사용하는 도 1에서와 같은 종래의 불휘발성 메모리 카드(20)는 호스트에서 공급되는 외부전원이 불휘발성 메모리(22)의 동작전압과 동일해야만 하기 때문에 다양한 외부전원전압을 갖는 호스트들을 지원할 수 없다.
예를 들어 종래의 불휘발성 메모리 카드(20)는 내부의 불휘발성 메모리(22)의 동작전압이 1.8V인 경우 1.8V의 외부전원전압을 공급하는 호스트는 지원가능하지만 3.3V의 외부전원전압을 공급하는 호스트는 지원할 수 없다.
왜냐 하면, 호스트(10)로부터 3.3V의 전압이 불휘발성 메모리 카드(20)에 공급되면 카드(20)에 공급된 3.3V의 전압이 카드(20) 내의 컨트롤러(21)와 불휘발성 메모리(22)에 공급되므로, 1.8V의 동작전압을 갖는 불휘발성 메모리에 3.3V의 전압이 공급되어 메모리의 동작이 불가능하기 때문이다.
따라서, 1.8V의 동작전압을 갖는 불휘발성 메모리를 내장하는 불휘발성 메모리 카드가 3.3V 또는 1.8V 등의 외부전원전압을 공급하는 다양한 호스트들을 지원하도록 하기 위해서는 호스트로부터 공급되는 외부전원을 항상 일정 전압으로 조절(regulating)하여 상기 불휘발성 메모리에 공급할 필요가 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 다양한 호스트들을 지원하기 위해 넓은 영역의 외부전원전압을 받아들일 수 있는 불휘발성 메모리 카드를 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명의 구성은 호스트와; 상기 호스트에 접속되는 불휘발성 메모리카드;를 포함하는 시스템에 있어서, 상기 불휘발성 메모리카드는: 상기 호스트에서 공급되는 제 1 전압을 공급받아 동작하는 컨트롤러와; 상기 컨트롤러에 의해서 제어되며, 상기 컨트롤러로부터 제 2 전압을 공급받는 메모리;를 포함하여 구성되는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 컨트롤러는 상기 제 1전압을 이용하여 상기 제 2전압을 발생하는 전압조절회로를 포함한다.
바람직한 실시예에 있어서, 상기 제 2전압의 전압레벨은 상기 불휘발성 메모리의 동작전압의 전압레벨과 동일하다.
바람직한 실시예에 있어서, 상기 전압조절회로는 호스트로부터 입력되는 상기 제 1전압의 전압레벨의 변화에 관계없이, 상기 불휘발성 메모리의 동작전압과 동일한 상기 제 2전압을 일정하게 출력한다.
바람직한 실시예에 있어서, 상기 전압조절회로는 호스트로부터 입력되는 상기 제 1전압을 전압강하하거나 또는 상기 제 1전압과 동일한 전압레벨을 갖는 상기 제 2전압을 출력한다.
바람직한 실시예에 있어서, 상기 전압조절회로는: 제 1기준전압을 발생하는 제 1기준전압 발생기와; 상기 기준전압 발생기의 출력을 하나의 입력으로 하는 비교기와; 제 1단자에 상기 호스트로부터 입력되는 상기 제 1전압이 공급되고, 제 2단자가 상기 비교기의 출력에 의해 제어되며, 제 3단자는 상기 비교기의 다른 입력단에 연결되는 트랜지스터;를 포함한다.
바람직한 실시예에 있어서, 일단이 상기 트랜지스터의 제 3단자에 연결되며 타단이 접지단자에 연결되는 커패시터를 더 포함한다.
바람직한 실시예에 있어서, 상기 전압조절회로는 제 2기준전압을 발생하는 제 2기준전압 발생기와; 상기 제 1 및 제 2기준전압 발생기들의 출력중 어느 하나를 선택하여 상기 비교기의 입력으로 출력하는 선택회로;를 더 포함한다.
바람직한 실시예에 있어서, 상기 불휘발성 메모리 카드는 상기 컨트롤러와 상기 불휘발성 메모리가 배치되는 전자회로기판을 더 포함하며, 상기 컨트롤러의 상기 전자회로기판에 연결되는 핀들 중 어느 하나 이상의 핀들은 상기 선택회로의 입력단에 연결되며, 상기 선택회로는 상기 각 핀들에 입력되는 신호를 이용하여 상기 제 1 및 제 2기준전압 발생기들의 출력중 어느 하나를 선택하여 상기 비교기의 입력으로 출력한다.
바람직한 실시예에 있어서, 상기 불휘발성 메모리 카드는 상기 전자회로기판에 형성되는 전원전압라인 및 접지전압라인;을 더 포함하여 구성되고, 상기 각 핀들은 상기 전원전압라인 또는 접지전압라인에 연결된다.
바람직한 실시예에 있어서, 상기 선택회로는 상기 각 핀들이 상기 전원전압라인 또는 접지전압라인중 어디에 연결되었는지에 따라 상기 제 1 및 제 2기준전압 발생기들의 출력중 어느 하나를 선택하여 상기 비교기의 입력으로 출력한다.
다른 바람직한 실시예에 있어서, 상기 전압조절회로는: 상기 호스트의 동작전압을 검지하기 위한 호스트 동작전압 검지부와; 상기 불휘발성 메모리의 동작전압을 검지하기 위한 메모리 동작전압 검지부와; 상기 호스트 동작전압 검지부와 상기 메모리 동작전압 검지부의 출력값들을 이용하여 상기 제 1전압의 전압레벨 변환여부를 결정하는 전압레벨 변환 판단부와; 상기 전압레벨 변환 판단부의 출력신호에 따라 상기 제 1전압의 전압레벨을 변환하거나 또는 상기 제 1전압의 전압레벨과 동일한 전압레벨을 갖는 제 2전압을 발생하는 전압레벨 변환부;를 포함한다.
바람직한 실시예에 있어서, 상기 전압레벨 변환부는: 상기 제 1전압을 전압강하하여 상기 제 2전압을 발생하는 전압강하회로와; 상기 제 1전압과 동일한 전압레벨을 갖는 제 2전압을 발생하는 패스회로;를 포함한다.
바람직한 실시예에 있어서, 상기 제 2전압의 전압레벨은 상기 불휘발성 메모리의 동작전압의 전압레벨과 동일하다.
바람직한 실시예에 있어서, 상기 전압레벨 변환 판단부는: 상기 전압조절회로에서 출력되는 상기 제 2전압이 상기 불휘발성 메모리의 동작전압과 동일한 전압레벨을 갖도록 상기 전압강하회로 또는 패스회로 중 어느 하나를 인에에블시킨다.
바람직한 실시예에 있어서, 상기 전압레벨 변환부는: 상기 제 1전압을 전압강하하여 상기 제 2전압을 발생하는 전압강하회로와; 상기 제 1전압을 전압승압하여 상기 제 2전압을 발생하는 전압승압회로와; 상기 제 1전압과 동일한 전압레벨을 갖는 상기 제 2전압을 발생하는 패스회로;를 포함한다.
다른 바람직한 실시예에 있어서, 상기 전압레벨 변환 판단부는: 상기 전압조절회로에서 출력되는 상기 제 2전압이 상기 불휘발성 메모리의 동작전압과 동일한 전압레벨을 갖도록 상기 전압강하회로, 전압승압회로, 또는 패스회로 중 어느 하나를 인에에블시킨다.
상기의 목적은 컨트롤러와 불휘발성 메모리를 포함하는 불휘발성 메모리카드의 전원공급방법에 있어서, a) 호스트로부터 제 1전압을 공급받는 단계; b) 상기 제 1전압을 상기 불휘발성 메모리의 동작전압인 제 2전압으로 조절하는 단계; c) 상기 제 2전압을 상기 불휘발성 메모리에 공급하는 단계;를 포함하여 구현할 수 있다.
바람직한 실시예에 있어서, 상기 (b)단계는 상기 제 1전압을 미리 설정된 상기 제 2전압으로 조절한다.
다른 실시예에 있어서, 상기 (a)단계는 상기 불휘발성 메모리의 동작전압인 제 2전압을 검출하는 단계를 더 포함하며, 상기 (b)단계는 상기 제 1전압을 상기 제 2전압 검출단계에서 검출된 제 2전압으로 조절한다.
상기의 목적은 또한 컨트롤러와 불휘발성 메모리를 포함하는 불휘발성 메모리카드의 전원공급방법에 있어서, a) 호스트로부터 제 1전압을 공급받는 단계; b) 상기 제 1전압의 전압레벨을 검출하는 단계; c) 상기 불휘발성 메모리의 동작전압인 제 2전압의 전압레벨을 검출하는 단계; d) 상기 제 1전압을 상기 제 2전압으로 조절하는 단계;를 포함하여 구현할 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
불휘발성 메모리 카드에 사용되는 불휘발성 메모리들 중 대표적인 것이 플래시 메모리이다. 그러나, 본 발명에서는 플래시 메모리의 단점을 보완하기 위해 개발된 불휘발성 메모리인 MRAM, PRAM 등도 불휘발성 메모리 카드의 불휘발성 메모리로 사용될 수 있다.
MRAM(Magnetic RAM)은 강자성 박막을 다층으로 형성하여 각 박막의 자화방향에 따른 전류 변화를 감지함으로써 정보를 읽고 쓸 수 있는 기억소자로서, 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적화를 가능하게 할뿐만 아니라, 플래시 메모리와 같이 비 휘발성 메모리 동작이 가능한 소자이다.
PRAM(Phase-change RAM)이란 물질의 상태 변화를 이용해 동작하는 메모리반도체로, 비정질 상태에서 결정질 상태로 변화될 때 1비트를 얻는 방식으로 동작한다. 상세히 설명하면 다음과 같다.
PRAM의 상변환 물질막을 용융온도(melting temperature:Tm)보다 높은 온도에서 일정 기간(T1)동안 가열한 후에 냉각시키면, 상기 상변환 물질막은 비정질 상태(amorphous state)로 변한다. 이에 반하여, 상기 상변환 물질막을 상기 용융온도(Tm)보다 낮고 결정화 온도(crystallization temperature; Tc)보다 높은 온도에서 상기 기간(T1)보다 긴 기간(T2)동안 가열한 후에 냉각시키면, 상기 상변환 물질막은 결정 상태(crystalline state)로 변한다. 여기서, 비정질 상태를 갖는 상변환 물질막의 비저항은 결정질 상태를 갖는 상변환 물질막의 비저항보다 높다. 따라서, 읽기 모드에서 상기 상변환 물질막을 통하여 흐르는 전류를 감지(detection)함으로써, 상기 상변환 기억 셀에 저장된 정보가 논리 "1" 인지 또는 논리 "0"인지를 판별(discriminate)할 수 있다. 상기 상변환 물질막으로는 게르마늄(Ge), 텔루리움(tellurium; Te) 및 스티비움(stibium; Sb)을 함유하는 화합물막(compound material layer; 이하 'GTS막' 이라 함)이 널리 사용된다.
도 2는 본 발명의 실시예에 따른 불휘발성 메모리카드의 구성을 보여주는 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 불휘발성 메모리 카드(200)는 불휘발성 메모리(220)와 컨트롤러(210)로 구성된다.
상기 불휘발성 메모리(220)에는 데이터가 저장되며, 상기 컨트롤러(210)는 호스트로부터 전송되는 명령에 응답하여 불휘발성 메모리(220)의 동작을 제어한다.
상기 컨트롤러(210)는 호스트 인터페이스(211), 제어회로(212), 메모리 인터페이스(213) 및 전압조절회로(214)를 포함하여 구성된다.
상기 호스트 인터페이스(211)는 소정의 사양, 예컨대 PCMCIA-ATA 인터페이스에 부합하는 인터페이스 등을 통해 호스트의 버스에 접속된다.
상기 메모리 인터페이스(213)는 불휘발성 메모리(220)와 데이터 및 신호를 교환하는 입출력 포트이다.
상기 전압조절회로(214)는 상기 호스트로부터 전원을 입력받아 상기 메모리 인터페이스(213) 및 불휘발성 메모리(220)에 필요한 전원을 공급한다.
상기 제어회로(212)는 호스트와 컨트롤러(210) 사이의 데이터 교한 및 컨트롤러와 불휘발성 메모리(220) 사이의 데이터 교환 및 카드(200) 내의 전원공급을 포함하여 상기 컨트롤러의 모든 동작을 제어한다.
도 3은 도 2의 전압조절회로의 회로구성을 보여주는 도면이다.
도 3을 참조하면, 상기 전압조절회로(214)는 기준전압 발생기(R30)와; 비교기(G31)와; PMOS트랜지스터(M31)와; 커패시터(C31);로 구성된다.
상기 기준전압 발생기(R30)는 기준전압을 만든다. 본 발명의 실시예에서는 기준전압이 1.8V인 경우, 즉, 1.8V의 동작전압을 갖는 불휘발성 메모리를 사용하는 불휘발성 메모리 카드를 예로 들어 설명한다.
상기 비교기(G31)의 출력단자에는 PMOS트랜지스터(M31)가 연결된다. 상기 PMOS트랜지스터(M31)는 호스트로부터 입력되는 외부전원전압(Ext VDD; Host Power)에 연결되는 드레인과, 전압조절회로(214)의 출력단에 연결되는 소오스, 및 상기 비교기(G31)의 출력신호에 의해 제어되는 게이트를 갖는다.
상기 커패시터(C31)는 상기 PMOS트랜지스터(M31)의 소오스와 접지전압 사이에 연결된다.
상기 비교기(G31)는 기준전압과 궤환된 전압을 비교하여 상기 궤환된 전압이 기준전압보다 낮으면 상기 PMOS트랜지스터(M31)를 턴온시키고, 상기 궤환된 전압이 기준전압보다 높으면 상기 PMOS트랜지스터(M31)를 턴오프시켜 상기 전압조절회로(214)가 기준전압을 일정하게 출력하도록 한다.
즉, 호스트에서 불휘발성 메모리 카드로 전원이 공급되어 기준전압(여기서는 1.8V)에 도달하기 까지는 PMOS트랜지스터(M31)가 턴온되어 호스트에서 공급된 전압이 상기 커패시터(C31)에 충전되어 불휘발성 메모리로 공급되고, 기준전압보다 높게 되면 상기 PMOS트랜지스터(M31)가 턴오프되어 호스트로부터의 전원공급은 차단되고 이전에 상기 커패시터(C31)에 충전되었던 전압이 상기 불휘발성 메모리로 공급된다. 불휘발성 메모리 카드가 동작을 계속함에 따라 상기 커패시터(C31)에 충전되었던 전압이 상기 기준전압보다 낮게 되면 다시 상기 PMOS트랜지스터(M31)가 턴온되어 호스트에서 전압이 공급된다.
도 2에서 볼 수 있는 바와 같이, 불휘발성 메모리 카드(200)는 카드(200)가 연결되는 호스트로부터 전원을 공급받아 동작한다. 본 발명의 실시예에 따른 전압조절회로(214)는 호스트(100)로부터 입력되는 전원이 3.3V 또는 1.8V인지 또는 그외의 어떤 전압레벨을 갖는지에 관계없이 항상 불휘발성 메모리(220)에 일정한(예를 들면, 1.8V) 전압을 공급한다. 즉, 본 발명의 실시예에 따른 불휘발성 메모리 카드(200)는 내부의 전압조절회로(214)를 이용하여 다양한 외부전원전압을 갖는 호스트를 지원할 수 있다.
도 2를 참조하면, 상기 전압조절회로(214)는 상기 호스트로부터 공급되는 외부전압을 입력받아 불휘발성 메모리(220)의 동작전압에 상당하는 조절된 전압(regulated voltage)을 상기 불휘발성 메모리(220)로 출력한다.
먼저, 상기 불휘발성 메모리(220)의 동작전압이 1.8V이고 호스트에서 공급되는 전압이 3.3V인 경우를 예로 들어 설명한다.
불휘발성 메모리 카드(200)가 호스트(100)에 연결되면 카드(200)는 호스트로부터 3.3V의 전압을 공급받는다. 호스트로부터 공급된 3.3V의 전압은 먼저 컨트롤러(210)의 전압조절회로(214), 호스트 인터페이스(211), 제어회로(212), 및 메모리 인터페이스(213)에 직접 공급된다.
그러나 불휘발성 메모리(220)에는 상기 호스트로부터 전달된 전압이 직접 공급되지 않는다. 호스트로부터 카드(200)로 전달된 3.3V의 전압은 먼저 상기 컨트롤러(210)의 전압조절회로(214)로 입력되고 전압조절회로(214)부터 출력된 전압이 불휘발성 메모리(220)에 전달된다.
상기 전압조절회로(214)는 호스트로부터 입력된 전압을 상기 불휘발성 메모리(220)를 동작시킬 수 있는 전압(여기서는 1.8V)으로 조절(regulating)하여 출력한다.
다음으로, 상기 불휘발성 메모리(220)의 동작전압이 1.8V이고 호스트에서 공급되는 전압이 1.8V인 경우를 예로 들어 설명한다. 불휘발성 메모리 카드(200)가 호스트에 연결되면 카드(200)는 호스트로부터 1.8V의 전압을 공급받는다. 호스트로부터 공급된 1.8V의 전압은 먼저 컨트롤러(210)의 전압조절회로(214), 호스트 인터페이스(211), 제어회로(212), 및 메모리 인터페이스(213)에 직접 공급된다.
그러나 불휘발성 메모리(220)에는 상기 호스트로부터 전달된 전압이 직접 공급되지 않는다. 호스트로부터 카드(200)로 전달된 1.8V의 전압은 먼저 상기 컨트롤러(210)의 전압조절회로(214)로 입력되고 전압조절회로(214)부터 출력된 전압이 불휘발성 메모리(220)에 전달된다.
상기 전압조절회로(214)는 호스트로부터 입력된 전압을 상기 불휘발성 메모리(220)를 동작시킬 수 있는 전압(여기서는 호스트에서 공급되는 전압과 같은 1.8V)으로 조절(regulating)하여 출력한다.
도 2에서 볼 수 있는 바와 같이, 본 발명의 실시예에 따른 불휘발성 메모리 카드(200)는 호스트로부터 어떤 전압이 들어와도 전압조절회로(214)를 사용하여 내부에 내장되는 불휘발성 메모리를 동작시킬 수 있도록 조절된 전압(regulated voltage)을 공급한다.
도 4는 도 2의 전압조절회로의 다른 회로구성을 보여주는 도면이다.
도 4를 참조하면, 전압조절회로(314)는 제 1 기준전압 발생기(R11)와; 제 2 기준전압 발생기(R12)와; 멀티플렉서(MX10)와; 비교기(G11)와; PMOS트랜지스터(M11)와; 커패시터(C11);로 구성된다.
상기 제 1 기준전압 발생기(R11) 및 제 2 기준전압 발생기(R12)는 각각 제 1 및 제 2기준전압을 만든다. 본 발명의 실시예에서는 제 1기준전압은 3.3V, 제 2기준전압을 1.8V인 경우를 예로 들어 설명한다.
상기 전압조절회로의 출력전압(Nonvolatile Memory VDD)을 상기 제 1 기준전압이 되도록 할 것인지 상기 제 2기준전압이 되도록 할것인지 여부는 제어신호들(Sel1, Sel2)중 어느 것이 인에이블되는지에 따라 결정된다. 상기 제어신호들(Sel1, Sel2)의 제어값은 상기 컨트롤러(210)의 외부 핀들 중 하나인 선택핀(Option Pin: OP1)의 전압레벨에 따라 달라진다.
상기 선택핀(OP1)의 전압레벨이 호스트로부터 입력된 전원전압인 VDD의 전압레벨이면(VOP1=VDD), 상기 제어신호(Sel1)가 인에이블(Enable)되어 제 1기준전압이 상기 전압조절회로에서 출력되어 불휘발성 메모리에 공급된다. 상기 선택핀(OP1)의 전압레벨이 접지전압인 VSS의 전압레벨이면(VOP1=VSS) 상기 제이신호(Sel2)가 인에이블(Enable)되어 제 2기준전압이 상기 전압조절회로에서 출력되어 불휘발성 메모리에 공급된다.
상기 멀티플렉서(MX10)는 상기 제 1 및 제 2기준전압 발생기(R11, R12)의 출력신호와 상기 제어신호들(Sel1, Sel2)을 입력으로 하여 목표전압(Target VDD)을 결정한 후 상기 비교기(G11)의 음입력단자에 출력한다. 상기 비교기(G11)의 양입력단자는 전압조절회로의 출력단(N11)에 연결되며, 전압조절회로의 출력이 상기 양입력단자로 궤환된다.
도 5는 상기 선택핀이 두 개인 경우의 전압조절회로의 구성을 보여주는 도면이고, 상기 도 6a ~ 6d는 상기 선택핀의 연결상태를 보여주는 도면이다.
도 5에서 보인 전압조절회로는 제 1기준전압 발생기(R21)와; 제 2기준전압 발생기(R22)와; 제 3기준전압 발생기(R23)와; 제 4기준전압 발생기(R24)와; 선택회로(S21)와; 멀티플레서(MX20)와; 비교기(G21)와; PMOS트랜지스터(M21)와; 커패시터(C21);로 구성된다.
도 5에서 보인 전압조절회로는 네 개의 기준전압을 발생시키고, 네 개의 제어신호들에 의해서 상기 네 개의 기준전압들 중 어느 하나를 목표전압으로 선택할 수 있는 구조로 되어 있다.
선택회로(S21)는 두 개의 선택핀들(OP1,OP2)의 전압레벨들을 입력으로 하고, 상기 네 개의 제어신호들(Sel21, Sel22, Sel23, Sel24)을 출력한다.
상기 기준전압 발생기들(R21, R22, R23, R24)과, 멀티플레서(MX20), 비교기(G21), PMOS트랜지스터(M21), 및 커패시터(C21)의 동작은 도 4에서 설명한 바 있으므로 설명을 생략한다.
도 6a 내지 6d에서는 상기 선택핀들(OP1, OP2)을 보여주고 있으며, 또한 상기 선택핀들(OP1, OP2)의 전압레벨이 어떻게 결정되는지를 보여주고 있다. 도 6e에서는 상기 선택핀들(OP1, OP2)의 전압레벨들에 따라 인에이블되는 제어신호들을 표로 나타내고 있다.
도 6a 내지 6d에서 볼 수 있는 바와 같이, 상기 선택핀들(OP1, OP2)은 각각 상기 컨트롤러의 외부핀들중 어느 하나이다. 상기 선택핀들(OP1,OP2)은 각각 상기 컨트롤러와 상기 불휘발성 메모리가 장착되는 전자회로기판 사에 배치되는 전원전압라인(LVDD) 또는 접지전압라인(LVSS)에 전기적으로 연결된다.
도 6a에서는 상기 선택핀들(OP1,OP2)이 모두 접지전압라인(LVSS)에 연결되어 있으므로 상기 선택핀들(OP1,OP2)의 전압레벨은 접지전압레벨이 된다. 이 경우 제어신호(Sel4)가 인에이블된다.
도 6b에서는 상기 선택핀(OP1)은 접지전압라인(LVSS)에 연결되므로 상기 선택핀(OP1)의 전압레벨은 접지전압레벨이 되고, 상기 선택핀(OP2)은 전원전압라인(LVDD)에 연결되어 있으므로, 상기 선택핀(OP2)의 전압레벨은 VDD의 전원전압레벨이 된다. 이 경우 제어신호(Sel3)가 인에이블된다.
도 6c에서는 상기 선택핀들(OP1,OP2)이 모두 전원전압라인(LVDD)에 연결되어 있으므로 상기 선택핀들(OP1,OP2)의 전압레벨은 VDD의 전원전압레벨이 된다. 이 경우 제어신호(Sel1)가 인에이블된다.
도 6d에서는 상기 선택핀(OP1)은 전원전압라인(LVDD)에 연결되므로 상기 선택핀(OP1)의 전압레벨은 VDD의 전원전압레벨이 되고, 상기 선택핀(OP2)은 접지전압라인(LVSS)에 연결되어 있으므로, 상기 선택핀(OP2)의 전압레벨은 접지전압레벨이 된다. 이 경우 제어신호(Sel2)가 인에이블된다.
도 6e에서는 상기 선택핀들의 전압레벨들에 따라 인에이블되는 제어신호들을 표로 나타내고 있다.
상기 전압조절회로가 상기 네 개의 기준전압 발생기에서 발생한 기준전압들 중 어느 것을 출력할 것인지 여부는 제어신호들(Sel1, Sel2, Sel3, Sel4)에 의해서 결정된다.
상기 선택핀들(OP1, OP2)의 전압레벨 값들에 의해 상기 제어신호(Sel1)가 인에이블되면 제 1기준전압이 상기 전압조절회로로부터 출력된다. 제어신호(Sel2)가 인에이블 되면 제 2기준전압이, 제어신호(Sel3)가 인에이블 되면 제 3기준전압이, 제어신호(Sel4)가 인에이블 되면 제 4기준전압이 각각 전압조절회로로부터 출력된다.
따라서, 불휘발성 메모리 카드의 제조시 카드에 내장되는 불휘발성 메모리의 동작전압에 따라 컨트롤러의 선택핀들을 전원전압라인(LVDD) 또는 접지전압라인(LVSS)에 연결해 놓으면, 컨트롤러는 이러한 선택핀의 연결상태에 의해 불휘발성 메모리의 동작전압에 대한 정보를 얻고, 이를 이용하여 불휘발성 메모리에 공급할 전원의 전압레렐을 결정한다.
불휘발성 메모리카드에 사용되는 메모리는 3.3V, 1.8V, 1V, 0.8V 등의 다양한 동작전압을 가질 수 있으며, 상기 제 1 내지 제 4기준전압은 이들 동작전압에 맞추어 설정된다.
상기와 같이, 컨트롤러의 선택핀을 이용하여 카드에 내장되는 메모리의 동작전압에 대한 정보를 전압조절회로에 주는 방법 이외에도 다양한 방법이 가능하다. 예컨대, 퓨즈회로를 만든 후 메모리의 동작전압에 따라 퓨즈회로의 커팅상태를 달리하는 방법을 사용할 수도 있다. 또한, 메탈옵션을 이용하여 즉, 메탈라인들을 형성하고 이들의 절단여부에 따라 서로 다른 제어신호를 발생하도록 하여 메모리의 동작전압에 대한 정보를 전압조절회로에 주는 것도 가능하다.
앞서 설명한 바와 같이, 불휘발성 메모리카드의 컨트롤러는 불휘발성 메모리에 데이터를 저장하거나 불휘발성 메모리에 저장된 정보를 읽기 위해 불휘발성 메모리를 제어한다. 따라서, 컨트롤러와 불휘발성 메모리 사이에는 데이터의 교환이 있게 되며 상기 컨트롤러에는 상기 불휘발성 메모리에 억세스(access)하기 위한 메모리 인터페이스(213)가 필요하다.
상기 컨트롤러(210)는 상기 메모리 인터페이스(213)를 통하여 상기 불휘발성 메모리(220)에 억세스하며 데이터를 주고 받는다.
따라서, 상기 메모리 인터페이스(213)의 I/O영역은 는 상기 불휘발성 메모리(220)와 동일한 전압에서 동작할 필요가 있다. 이를 위하여 도면에서 볼 수 있는 바와 같이 상기 인터페이스에 공급되는 전원은 호스트(100)로부터 직접 공급되는 3.3V의 전압뿐만 아니라 불휘발성 메모리(220)에 공급되는 전원과 같은 1.8V의 전압 또한 상기 전압조절회로에 의해서 공급된다.
도 7은 도 2의 전압조절회로의 또 다른 회로구성을 보여주는 도면이다.
도 7을 참조하면, 전압조절회로는 호스트로부터 불휘발성 메모리카드에 공급되는 전원을 전압강하하거나 전압승압하여 카드 내의 불휘발성 메모리에 공급한다. 상기 전압조절회로는 호스트로부터 불휘발성 메모리카드에 공급되는 전원을 전압강하하거나 전압승압하지 않고 입력된 전압레벨을 그대로 유지하여 불휘발성 메모리에 공급하기도 한다.
예컨대, 3.3V에서 동작하는 호스트에 1.8V의 동작전압을 갖는 불휘발성 메모리를 내장하는 불휘발성 메모리카드가 사용될 경우에는 상기 전압조절회로는 호스트로부터 입력된 3.3V의 전압을 1.8V의 전압으로 전압강하하여 상기 불휘발성 메모리에 공급한다.
예컨대, 1.8V에서 동작하는 호스트에 3.3V의 동작전압을 갖는 불휘발성 메모리를 내장하는 불휘발성 메모리카드가 사용될 경우에는 상기 전압조절회로는 호스트로부터 입력된 1.8V의 전압을 3.3V의 전압으로 승압하여 상기 불휘발성 메모리에 공급한다.
예컨대, 1.8V에서 동작하는 호스트에 1.8V의 동작전압을 갖는 불휘발성 메모리를 내장하는 불휘발성 메모리카드가 사용될 경우 또는 3.3V에서 동작하는 호스트에 3.3V의 동작전압을 갖는 불휘발성 메모리를 내장하는 불휘발성 메모리카드가 사용될 경우에는 상기 전압조절회로는 호스트로부터 입력된 1.8V의 전압 또는 3.3V의 전압을 전압레벨의 변환 없이 그대로 상기 불휘발성 메모리에 공급한다.
도 7을 참조하면, 전압조절회로는 전압레벨 감지부(LD30)와; 디코더(D30)와; 전압변환부(V30)로 구성된다.
먼저, 전압레벨 감지부(LD30)는 호스트로부터 불휘발성 메모리카드로 공급되는 전원의 전압레벨을 감지한다. 도 7에서는 전압레벨 감지부(LD30)는 호스트로부터 불휘발성 메모리카드로 공급되는 전원이 3.3V의 전압인지 1.8V의 전압인지를 감지하고, 감지된 전압레벨값을 디코더로 출력한다.
디코더(D30)는 상기 전압레벨 감지부(LD30)의 출력값과 선택핀(OP1)의 전압레벨값을 입력으로 하여 제어신호들(VU, VP, VD)을 출력한다. 상기 선택핀(OP1)은 앞서 살펴본 바와 같이 컨트롤러의 핀들중 어느 하나이다.
도 7에서는 불휘발성 메모리의 동작전압이 1.8V인 경우에는 선택핀을 전원공급라인(LVDD)에 연결하여 선택핀의 전압레벨(VOP1)을 전원전압인 VDD레벨이 되도록 하였다. 또한, 불휘발성 메모리의 동작전압이 3.3V인 경우에는 선택핀을 접지라인(LVSS)에 연결하여 선택핀의 전압레벨(VOP1)이 접지전압인 VSS레벨이 되도록 하였다.
전압레벨 감지부(LD30)의 출력과 선택핀(OP1)의 전압레벨값에 따라 인에이블되는 제어신호들을 표로 나타내면 다음 표 1과 같다.
VOP1(메모리동작전압) 호스트 전원(Host Power) 인에이블되는 제어신호
VDD(1.8V) 1.8V VP(Voltage Pass)
VDD(1.8V) 3.3V VD(Voltage Down)
VSS(3.3V) 1.8V VU(Voltage Up)
VSS(3.3V) 3.3V VP(Voltage Pass)
상기 표 1에서 볼 수 있는 바와 같이, 전압레벨 감지부(LD30)에서 검지된 호스트의 전원이 3.3V이고 선택핀(OP1)의 전압레벨이 VDD인 경우(VOP1=VDD), 즉 카드의 메모리의 동작전압이 1.8V인 경우에는 상기 디코더(D30)는 제어신호(VD)를 인에이블시킨다. 제어신호(VD)가 인에이블되면 상기 전압변환부(V30)의 전압강하회로(V33)는 호스트로부터 입력된 3.3V의 전압을 1.8V의 전압으로 전압강하하여 상기 불휘발성 메모리에 공급한다.
전압레벨 감지부(LD30)에서 검지된 호스트의 전원이 3.3V이고 선택핀(OP1)의 전압레벨이 VSS인 경우(VOP1=VSS), 즉 카드의 메모리의 동작전압이 3.3V인 경우 또는 전압레벨 감지부(LD30)에서 검지된 호스트의 전원이 1.8V이고 선택핀(OP1)의 전압레벨이 VDD인 경우, 즉 카드의 메모리의 동작전압이 1.8V인 경우에는 상기 디코더(D30)는 제어신호(VP)를 인에이블시킨다. 제어신호(VP)가 인에이블되면 상기 전압변환부(V30)의 패스회로(V32)는 호스트로부터 입력된 전원의 전압레벨을 그대로 유지하여 상기 불휘발성 메모리에 공급한다.
전압레벨 감지부(LD30)에서 검지된 호스트의 전원이 1.8V이고 선택핀의 전압레벨이 VDD인 경우, 즉 카드의 메모리의 동작전압이 3.3V인 경우에는 상기 디코더는 제어신호(VP)를 인에이블시킨다. 제어신호(VP)가 인에이블되면 상기 전압변환부(V30)의 전압승압회로(V31)는 호스트로부터 입력된 1.8V의 전압을 3.3V의 전압으로 전압승압하여 상기 불휘발성 메모리에 공급한다.
도 8은 컨트롤러의 선택핀이 두 개인 경우의 전압조절회로의 구성을 보여주는 도면이다. 도 8에서 보인 전압조절회로는 전압레벨 감지부(LD40)와; 디코더(D40)와; 전압변환부(V40)와; 선택회로(S40);로 구성된다.
선택회로(S40)는 두 개의 선택핀들(OP1,OP2)의 전압레벨들을 입력으로 하고, 네 개의 제어신호들(Sel41, Sel42, Sel43, Sel44)을 출력한다.
상기 선택핀들(OP1,OP2)의 논리레벨에 따라 네 가지의 불휘발성 메모리의 동작전압에 대한 정보를 상기 전압조절회로에 줄 수 있다.
상기 전압레벨 감지부(LD40)와 디코더(D40) 및 전압변환부(V40)는 도 7에서 보인 전압레벨 감지부(LD30)와 디코더(D30) 및 전압변환부(V30)와 동일한 기능을 하며, 상세한 설명을 생략한다.
상기 전압강하회로는 도 3에서 보인 회로와 동일한 구성을 갖도록 구현한다.
도 9는 상기 전압승압회로의 구성을 보여주는 도면이다. 도 9를 참조하면, 전압승압회로는 인버터와 인버터의 출력단에 연결되는 커패시터로 구성된 차지펌프가 다수 개 연결된 형태로 되어 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, 불휘발성 메모리카드를 서로 다른 동작전압을 갖는 호스트들에 사용할 수 있다는 장점이 있다. 예컨대, 3.3V의 전압에서 동작하는 호스트뿐만 아니라 1.8V의 전압에서 동작하는 호스트에서도 사용할 수 있는 불휘발성 메모리카드가 제공된다.
도 1은 일반적인 불휘발성 메모리 카드의 구성을 보여주는 도면,
도 2는 본 발명의 실시예에 따른 불휘발성 메모리카드의 구성을 보여주는 도면,
도 3은 도 2의 전압조절회로의 구성을 보여주는 도면,
도 4는 도 2의 전압조절회로의 다른 구성을 보여주는 도면,
도 5는 도 2의 전압조절회로의 또 다른 구성을 보여주는 도면,
도 6a ~ 6d는 선택핀의 연결상태를 보여주기 위한 도면들,
도 6e는 선택핀들의 연결상태에 따라 인에이블되는 제어신호를 보여주는 도면,
도 7은 도 2의 전압조절회로의 또 다른 구성을 보여주는 도면,
도 8은 도 2의 전압조절회로의 또 다른 구성을 보여주는 도면,
도 9는 전압승압회로의 구성을 보여주는 도면이다.
본 발명에 따른 도면들에서 실질적으로 동일한 구성과 기능을 가진 구성요소들에 대하여는 동일한 참조부호를 사용한다.

Claims (39)

  1. 호스트와; 상기 호스트에 접속되는 불휘발성 메모리카드;를 포함하는 시스템에 있어서,
    상기 불휘발성 메모리카드는:
    상기 호스트에서 공급되는 제 1 전압을 공급받아 동작하는 컨트롤러와;
    상기 컨트롤러에 의해서 제어되며, 상기 컨트롤러로부터 제 2 전압을 공급받는 불휘발성 메모리;를 포함하여 구성되는 것을 특징으로 하는 시스템.
  2. 제 1항에 있어서,
    상기 컨트롤러는 상기 제 1전압을 이용하여 상기 제 2전압을 발생하는 전압조절회로를 포함하는 것을 특징으로 하는 시스템.
  3. 제 2항에 있어서,
    상기 제 2전압의 전압레벨은 상기 불휘발성 메모리의 동작전압의 전압레벨과 동일한 것을 특징으로 하는 시스템.
  4. 제 2항에 있어서,
    상기 전압조절회로는 호스트로부터 입력되는 상기 제 1전압의 전압레벨의 변화에 관계없이, 상기 불휘발성 메모리의 동작전압과 동일한 상기 제 2전압을 일정하게 출력하는 것을 특징으로 하는 시스템.
  5. 제 4항에 있어서,
    상기 전압조절회로는 호스트로부터 입력되는 상기 제 1전압을 전압강하하거나 또는 상기 제 1전압과 동일한 전압레벨을 갖는 상기 제 2전압을 출력하는 것을 특징으로 하는 시스템.
  6. 제 5항에 있어서,
    상기 전압조절회로는:
    제 1기준전압을 발생하는 제 1기준전압 발생기와;
    상기 제 1기준전압 발생기의 출력을 제 1 입력으로 하는 비교기와;
    제 1단자에 상기 호스트로부터 입력되는 상기 제 1전압이 공급되고, 제 2단자가 상기 비교기의 출력에 의해 제어되며, 제 3단자는 상기 비교기의 제 2 입력단에 연결되는 트랜지스터와;
    일단이 상기 트랜지스터의 제 3단자에 연결되며 타단이 접지단자에 연결되는 커패시터;를 포함하여 구성되는 것을 특징으로 하는 시스템.
  7. 제 6항에 있어서,
    상기 전압조절회로는:
    제 2기준전압을 발생하는 제 2기준전압 발생기와;
    상기 제 1 및 제 2기준전압 발생기들의 출력중 어느 하나를 선택하여 상기 비교기의 제 1 입력으로 출력하는 선택회로;를 더 포함하는 것을 특징으로 하는 시스템.
  8. 호스트와; 상기 호스트에 접속되는 불휘발성 메모리카드;를 포함하는 시스템에 있어서,
    상기 불휘발성 메모리카드는:
    상기 호스트에서 공급되는 제 1 전압을 공급받아 동작하는 컨트롤러와;
    상기 컨트롤러에 의해서 제어되며, 상기 컨트롤러로부터 제 2 전압을 공급받는 불휘발성 메모리와;
    상기 컨트롤러와 상기 불휘발성 메모리가 배치되는 전자회로기판;을 포함하고,
    상기 컨트롤러는 상기 제 1전압을 이용하여 상기 제 2전압을 발생하는 전압조절회로를 포함하며,
    상기 컨트롤러의 상기 전자회로기판에 연결되는 핀들 중 어느 하나 이상의 핀들은 상기 전압조절회로의 입력단에 연결되는 것을 특징으로 하는 시스템.
  9. 제 8항에 있어서,
    상기 전압조절회로는:
    제 1기준전압을 발생하는 제 1기준전압 발생기와;
    제 2기준전압을 발생하는 제 2기준전압 발생기와;
    상기 제 1기준전압 발생기의 출력을 제 1 입력으로 하는 비교기와;
    제 1단자에 상기 호스트로부터 입력되는 상기 제 1전압이 공급되고, 제 2단자가 상기 비교기의 출력에 의해 제어되며, 제 3단자는 상기 비교기의 제 2 입력단에 연결되는 트랜지스터와;
    일단이 상기 트랜지스터의 제 3단자에 연결되며 타단이 접지단자에 연결되는 커패시터와;
    상기 제 1 및 제 2기준전압 발생기들의 출력중 어느 하나를 선택하여 상기 비교기의 제 1 입력으로 출력하는 선택회로;를 포함하여 구성되는 것을 특징으로 하는 시스템.
  10. 제 9항에 있어서,
    상기 선택회로는 상기 각 핀들에 입력되는 신호를 이용하여 상기 제 1 및 제 2기준전압 발생기들의 출력중 어느 하나를 선택하여 상기 비교기의 제 1입력으로 출력하는 것을 특징으로 하는 시스템.
  11. 제 10항에 있어서,
    상기 불휘발성 메모리 카드는 상기 전자회로기판에 형성되는 전원전압라인 및 접지전압라인;을 더 포함하여 구성되고,
    상기 각 핀들은 상기 전원전압라인 또는 접지전압라인에 연결되는 것을 특징으로 하는 시스템.
  12. 제 11항에 있어서,
    상기 선택회로는 상기 각 핀들이 상기 전원전압라인 또는 접지전압라인중 어디에 연결되었는지에 따라 상기 제 1 및 제 2기준전압 발생기들의 출력중 어느 하나를 선택하여 상기 비교기의 제 1 입력으로 출력하는 것을 특징으로 하는 시스템.
  13. 제 12항에 있어서,
    상기 컨트롤러는 호스트 인터페이스와, 메모리 인터페이스와, 상기 컨트롤러의 동작을 제어하는 제어회로를 더 포함하고,
    상기 메모리 인터페이스는 상기 불휘발성 메모리와 데이터를 주고 받기 위한 I/O수단을 포함하며,
    상기 메모리 인터페이스의 I/O수단에는 상기 제 2 전압이 공급되는 것을 특징으로 하는 시스템.
  14. 제 8 내지 13 항 중 어느 한 항에 있어서,
    상기 메모리는 플래시메모리를 포함하는 것을 특징으로 하는 시스템.
  15. 제 8 내지 13 항 중 어느 한 항에 있어서,
    상기 메모리는 PRAM을 포함하는 것을 특징으로 하는 시스템.
  16. 제 8 내지 13 항 중 어느 한 항에 있어서,
    상기 메모리는 MRAM을 포함하는 것을 특징으로 하는 시스템.
  17. 호스트와; 상기 호스트에 접속되는 불휘발성 메모리카드;를 포함하는 시스템에 있어서,
    상기 불휘발성 메모리카드는:
    상기 호스트에서 공급되는 제 1 전압을 공급받아 동작하는 컨트롤러와;
    상기 컨트롤러에 의해서 제어되며, 상기 컨트롤러로부터 제 2 전압을 공급받는 불휘발성 메모리;를 포함하고,
    상기 컨트롤러는 상기 제 1전압을 이용하여 상기 제 2전압을 발생하는 전압조절회로를 포함하며,
    상기 전압조절회로는:
    상기 호스트의 동작전압을 검지하기 위한 호스트 동작전압 검지부와;
    상기 불휘발성 메모리의 동작전압을 검지하기 위한 메모리 동작전압 검지부와;
    상기 호스트 동작전압 검지부와 상기 메모리 동작전압 검지부의 출력값들을 이용하여 상기 제 1전압의 전압레벨 변환여부를 결정하는 전압레벨 변환 판단부와;
    상기 전압레벨 변환 판단부의 출력신호에 따라 상기 제 1전압의 전압레벨을 변환하거나 또는 상기 제 1전압의 전압레벨과 동일한 전압레벨을 갖는 제 2전압을 발생하는 전압레벨 변환부;를 포함하는 것을 특징으로 하는 시스템.
  18. 제 17항에 있어서,
    상기 전압레벨 변환부는:
    상기 제 1전압을 전압강하하여 상기 제 2전압을 발생하는 전압강하회로와;
    상기 제 1전압과 동일한 전압레벨을 갖는 제 2전압을 발생하는 패스회로;를 포함하는 것을 특징으로 하는 시스템.
  19. 제 18항에 있어서,
    상기 전압레벨 변환 판단부는:
    상기 전압조절회로에서 출력되는 상기 제 2전압이 상기 불휘발성 메모리의 동작전압과 동일한 전압레벨을 갖도록 상기 전압강하회로 또는 패스회로 중 어느 하나를 인에에블시키는 것을 특징으로 하는 시스템.
  20. 제 19항에 있어서,
    상기 컨트롤러는 호스트 인터페이스와, 메모리 인터페이스와, 상기 컨트롤러의 동작을 제어하는 제어회로를 더 포함하고,
    상기 메모리 인터페이스는 상기 불휘발성 메모리와 데이터를 주고 받기 위한 I/O수단을 포함하며,
    상기 메모리 인터페이스의 I/O수단에는 상기 제 2 전압이 공급되는 것을 특징으로 하는 시스템.
  21. 제 17 내지 20 항 중 어느 한 항에 있어서,
    상기 불휘발성 메모리는 플래시메모리를 포함하는 것을 특징으로 하는 시스템.
  22. 제 17 내지 20 항 중 어느 한 항에 있어서,
    상기 불휘발성 메모리는 PRAM을 포함하는 것을 특징으로 하는 시스템.
  23. 제 17 내지 20 항 중 어느 한 항에 있어서,
    상기 불휘발성 메모리는 MRAM을 포함하는 것을 특징으로 하는 시스템.
  24. 제 17항에 있어서,
    상기 전압레벨 변환부는:
    상기 제 1전압을 전압강하하여 상기 제 2전압을 발생하는 전압강하회로와;
    상기 제 1전압을 전압승압하여 상기 제 2전압을 발생하는 전압승압회로와;
    상기 제 1전압과 동일한 전압레벨을 갖는 상기 제 2전압을 발생하는 패스회로;를 포함하는 것을 특징으로 하는 시스템.
  25. 제 24항에 있어서,
    상기 전압레벨 변환 판단부는:
    상기 전압조절회로에서 출력되는 상기 제 2전압이 상기 불휘발성 메모리의 동작전압과 동일한 전압레벨을 갖도록 상기 전압강하회로, 전압승압회로, 또는 패스회로 중 어느 하나를 인에에블시키는 것을 특징으로 하는 시스템.
  26. 제 25항에 있어서,
    상기 컨트롤러는 호스트 인터페이스와, 메모리 인터페이스와, 상기 컨트롤러의 동작을 제어하는 제어회로를 더 포함하고,
    상기 메모리 인터페이스는 상기 불휘발성 메모리와 데이터를 주고 받기 위한 I/O수단을 포함하며,
    상기 메모리 인터페이스의 I/O수단에는 상기 제 2 전압이 공급되는 것을 특징으로 하는 시스템.
  27. 제 24 내지 26 항 중 어느 한 항에 있어서,
    상기 불휘발성 메모리는 플래시메모리를 포함하는 것을 특징으로 하는 시스템.
  28. 제 24 내지 26 항 중 어느 한 항에 있어서,
    상기 불휘발성 메모리는 PRAM을 포함하는 것을 특징으로 하는 시스템.
  29. 제 24 내지 26 항 중 어느 한 항에 있어서,
    상기 불휘발성 메모리는 MRAM을 포함하는 것을 특징으로 하는 시스템.
  30. 컨트롤러와 불휘발성 메모리를 포함하는 불휘발성 메모리카드의 전원공급방법에 있어서,
    a) 호스트로부터 제 1전압을 공급받는 단계;
    b) 상기 제 1전압을 상기 불휘발성 메모리의 동작전압인 제 2전압으로 조절하는 단계;
    c) 상기 제 2전압을 상기 불휘발성 메모리에 공급하는 단계;를 포함하는 방법.
  31. 제 30항에 있어서,
    상기 (b)단계는 상기 제 1전압을 미리 설정된 상기 제 2전압으로 조절하는 것을 특징으로 하는 방법.
  32. 제 30항에 있어서,
    상기 (a)단계는 상기 불휘발성 메모리의 동작전압인 제 2전압을 검출하는 단계를 더 포함하며,
    상기 (b)단계는 상기 제 1전압을 상기 제 2전압 검출단계에서 검출된 제 2전압으로 조절하는 것을 특징으로 하는 방법.
  33. 제 30 내지 32 항 중 어느 한 항에 있어서,
    상기 불휘발성 메모리는 플래시메모리를 포함하는 것을 특징으로 하는 방법.
  34. 제 30 내지 32 항 중 어느 한 항에 있어서,
    상기 불휘발성 메모리는 PRAM을 포함하는 것을 특징으로 하는 방법.
  35. 제 30 내지 32 항 중 어느 한 항에 있어서,
    상기 불휘발성 메모리는 MRAM을 포함하는 것을 특징으로 하는 방법.
  36. 컨트롤러와 불휘발성 메모리를 포함하는 불휘발성 메모리카드의 전원공급방법에 있어서,
    a) 호스트로부터 제 1전압을 공급받는 단계;
    b) 상기 제 1전압의 전압레벨을 검출하는 단계;
    c) 상기 불휘발성 메모리의 동작전압인 제 2전압의 전압레벨을 검출하는 단계;
    d) 상기 제 1전압을 상기 제 2전압으로 조절하는 단계;
    c) 상기 제 2전압을 상기 불휘발성 메모리에 공급하는 단계;를 포함하는 방법.
  37. 제 36항에 있어서,
    상기 불휘발성 메모리는 플래시메모리를 포함하는 것을 특징으로 하는 방법.
  38. 제 36항에 있어서,
    상기 불휘발성 메모리는 PRAM을 포함하는 것을 특징으로 하는 방법.
  39. 제 36항에 있어서,
    상기 불휘발성 메모리는 MRAM을 포함하는 것을 특징으로 하는 방법.
KR1020030101270A 2003-12-31 2003-12-31 불휘발성 메모리 카드 KR100884235B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030101270A KR100884235B1 (ko) 2003-12-31 2003-12-31 불휘발성 메모리 카드
US10/960,733 US7453741B2 (en) 2003-12-31 2004-10-07 Semiconductor device card providing multiple working voltages
JP2004361728A JP4676752B2 (ja) 2003-12-31 2004-12-14 多重動作電圧を提供する半導体素子カード
EP04030397.6A EP1551031B1 (en) 2003-12-31 2004-12-22 Semiconductor device card
EP07013426.7A EP1843162B1 (en) 2003-12-31 2004-12-22 Semiconductor device card
CN2004100817818A CN1637925B (zh) 2003-12-31 2004-12-31 提供多个工作电压的半导体器件卡

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030101270A KR100884235B1 (ko) 2003-12-31 2003-12-31 불휘발성 메모리 카드
US10/960,733 US7453741B2 (en) 2003-12-31 2004-10-07 Semiconductor device card providing multiple working voltages

Publications (2)

Publication Number Publication Date
KR20050069303A true KR20050069303A (ko) 2005-07-05
KR100884235B1 KR100884235B1 (ko) 2009-02-17

Family

ID=34576059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101270A KR100884235B1 (ko) 2003-12-31 2003-12-31 불휘발성 메모리 카드

Country Status (5)

Country Link
US (1) US7453741B2 (ko)
EP (2) EP1551031B1 (ko)
JP (1) JP4676752B2 (ko)
KR (1) KR100884235B1 (ko)
CN (1) CN1637925B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226857B2 (en) 2004-07-30 2007-06-05 Micron Technology, Inc. Front-end processing of nickel plated bond pads
US7313019B2 (en) * 2004-12-21 2007-12-25 Intel Corporation Step voltage generation
US7864615B2 (en) * 2005-02-25 2011-01-04 Kingston Technology Corporation Flash memory controller utilizing multiple voltages and a method of use
US7355905B2 (en) 2005-07-01 2008-04-08 P.A. Semi, Inc. Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage
TWI319160B (en) * 2005-07-11 2010-01-01 Via Tech Inc Memory card capable of supporting various voltage supply and control chip and method of supporting voltage thereof
JP4792034B2 (ja) * 2005-08-08 2011-10-12 スパンション エルエルシー 半導体装置およびその制御方法
TW200709213A (en) * 2005-08-24 2007-03-01 Siliconmotion Inc A memory system with two voltage sources
WO2007038944A1 (en) * 2005-09-21 2007-04-12 Freescale Semiconductor, Inc. An integrated circuit and a method for selecting a voltage in an integrated circuit
KR101177555B1 (ko) * 2006-02-01 2012-08-27 삼성전자주식회사 메모리 카드, 메모리 카드의 데이터 구동 방법, 그리고메모리 카드 시스템
JP4843472B2 (ja) * 2006-03-13 2011-12-21 株式会社東芝 電圧発生回路
US7675802B2 (en) * 2006-09-29 2010-03-09 Sandisk Corporation Dual voltage flash memory card
US7656735B2 (en) * 2006-09-29 2010-02-02 Sandisk Corporation Dual voltage flash memory methods
US20090020608A1 (en) * 2007-04-05 2009-01-22 Bennett Jon C R Universal memory socket and card and system for using the same
US20080273391A1 (en) * 2007-05-04 2008-11-06 Microchip Technology Incorporated Regulator Bypass Start-Up in an Integrated Circuit Device
US7701761B2 (en) * 2007-12-20 2010-04-20 Sandisk Corporation Read, verify word line reference voltage to track source level
US7764547B2 (en) * 2007-12-20 2010-07-27 Sandisk Corporation Regulation of source potential to combat cell source IR drop
EP2249227B1 (en) * 2008-02-29 2015-05-27 Panasonic Corporation Interface device for host device, interface device for slave device, host device, slave device, communication system and interace voltage switching method
JP5106219B2 (ja) * 2008-03-19 2012-12-26 株式会社東芝 メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法
US8289798B2 (en) * 2010-03-17 2012-10-16 International Business Machines Corporation Voltage regulator bypass in memory device
US9710031B2 (en) * 2010-12-30 2017-07-18 Silicon Laboratories Inc. Analog interface for a microprocessor-based device
TWI514123B (zh) * 2011-01-04 2015-12-21 Richtek Technology Corp 用於電源路徑管理的電路及方法
KR20130107836A (ko) * 2012-03-23 2013-10-02 에스케이하이닉스 주식회사 멀티 칩 반도체 장치
US8804449B2 (en) 2012-09-06 2014-08-12 Micron Technology, Inc. Apparatus and methods to provide power management for memory devices
TWI508092B (zh) * 2013-04-25 2015-11-11 Winbond Electronics Corp 電源處理裝置以及方法
US9256278B2 (en) 2013-08-20 2016-02-09 Winbond Electronics Corp. Devices and methods for multi-core memory
KR102107072B1 (ko) * 2013-11-29 2020-05-07 에스케이하이닉스 주식회사 메모리의 전원을 관리하는 메모리 컨트롤러를 포함하는 시스템
CN105097038B (zh) * 2015-06-23 2023-06-27 兆易创新科技集团股份有限公司 一种电压输出方法和装置
US11798636B2 (en) 2020-10-09 2023-10-24 Micron Technology, Inc. Power supply for a memory device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100231393B1 (ko) * 1991-04-18 1999-11-15 나시모토 류조 반도체집적회로장치
JP2785548B2 (ja) * 1991-10-25 1998-08-13 日本電気株式会社 半導体メモリ
US5267218A (en) 1992-03-31 1993-11-30 Intel Corporation Nonvolatile memory card with a single power supply input
JP3477781B2 (ja) * 1993-03-23 2003-12-10 セイコーエプソン株式会社 Icカード
JP3085824B2 (ja) * 1993-05-20 2000-09-11 富士写真フイルム株式会社 メモリ制御装置
US5329491A (en) * 1993-06-30 1994-07-12 Intel Corporation Nonvolatile memory card with automatic power supply configuration
JPH08153388A (ja) * 1994-11-28 1996-06-11 Mitsubishi Electric Corp 半導体記憶装置
US5627416A (en) * 1995-07-21 1997-05-06 Itt Corporation Multi-voltage IC card host
US5596532A (en) * 1995-10-18 1997-01-21 Sandisk Corporation Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range
CN1202255A (zh) * 1995-11-13 1998-12-16 勒克萨微型系统股份有限公司 复合电压应用中的自动电压检测
KR0163896B1 (ko) * 1995-12-20 1998-12-15 김광호 중앙 처리 장치의 타입에 맞는 전압을 자동으로 공급하는 전원 공급 장치 및 그 방법
JPH09231339A (ja) * 1996-02-27 1997-09-05 Mitsubishi Electric Corp メモリカード
JP3493096B2 (ja) * 1996-06-07 2004-02-03 株式会社東芝 半導体集積回路、icカード、及びicカードシステム
EP0874327A3 (en) * 1997-04-21 2003-02-12 Samsung Electronics Co., Ltd. Smart card capable of adjusting voltages supplied from external device
US6114878A (en) * 1998-02-13 2000-09-05 Micron Technology, Inc. Circuit for contact pad isolation
JP2001337757A (ja) * 2000-05-29 2001-12-07 Seiko Epson Corp 電子機器及びそれに用いるカードpc
JP4043703B2 (ja) * 2000-09-04 2008-02-06 株式会社ルネサステクノロジ 半導体装置、マイクロコンピュータ、及びフラッシュメモリ
US6434044B1 (en) * 2001-02-16 2002-08-13 Sandisk Corporation Method and system for generation and distribution of supply voltages in memory systems
JP4156863B2 (ja) * 2002-05-14 2008-09-24 株式会社ルネサステクノロジ 半導体集積回路およびicカード
JP2004071095A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体記憶装置
US7212067B2 (en) * 2003-08-01 2007-05-01 Sandisk Corporation Voltage regulator with bypass for multi-voltage storage system
JP4653960B2 (ja) * 2003-08-07 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカードおよび不揮発性メモリ混載マイコン
US7064602B2 (en) * 2004-05-05 2006-06-20 Rambus Inc. Dynamic gain compensation and calibration
US7068019B1 (en) * 2005-03-23 2006-06-27 Mediatek Inc. Switchable linear regulator
US7170784B2 (en) * 2005-04-01 2007-01-30 Sandisk Corporation Non-volatile memory and method with control gate compensation for source line bias errors
US7173854B2 (en) * 2005-04-01 2007-02-06 Sandisk Corporation Non-volatile memory and method with compensation for source line bias errors

Also Published As

Publication number Publication date
EP1551031A3 (en) 2006-07-19
EP1551031A2 (en) 2005-07-06
JP2005196754A (ja) 2005-07-21
CN1637925A (zh) 2005-07-13
EP1551031B1 (en) 2015-09-16
EP1843162B1 (en) 2015-12-09
US7453741B2 (en) 2008-11-18
EP1843162A1 (en) 2007-10-10
US20050141317A1 (en) 2005-06-30
CN1637925B (zh) 2012-03-21
JP4676752B2 (ja) 2011-04-27
KR100884235B1 (ko) 2009-02-17

Similar Documents

Publication Publication Date Title
KR100884235B1 (ko) 불휘발성 메모리 카드
US10726882B2 (en) Power management of a memory device by dynamically changing supply voltage
US8149045B2 (en) Variable stage charge pump and method for providing boosted output voltage
US7558129B2 (en) Device with load-based voltage generation
US8711649B2 (en) Semiconductor devices and methods for changing operating characteristics and semiconductor systems including the same
US7515488B2 (en) Method for load-based voltage generation
US8982652B2 (en) Sense amplifier circuit and semiconductor device
KR20180024257A (ko) 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
US9361977B2 (en) Reliable read operation for nonvolatile memory device with resistance material that reads data based on reference current
US7280422B2 (en) BLEQ driving circuit in semiconductor memory device
JP2006504387A (ja) 動的負荷を有する可変チャージポンプ回路
KR102515463B1 (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
KR101866293B1 (ko) 라이트 신호 생성 회로 및 이를 포함하는 가변 저항 메모리 장치, 그 구동 방법
US20110157976A1 (en) Voltage Stabilization Device and Semiconductor Device Including the Same, and Voltage Generation Method
US11069406B2 (en) Nonvolatile memory device including temperature compensation circuit
CN213424593U (zh) 相变存储器、电子系统和电压调节器
US7920439B2 (en) Semiconductor memory device using a bandgap reference circuit and a reference voltage generator for operating under a low power supply voltage
JP2005117773A (ja) 半導体装置
JP2007172711A (ja) 強誘電体メモリ装置、電子機器および強誘電体メモリ装置の駆動方法
US7800958B2 (en) Voltage generating unit of semiconductor memory device
KR20180045690A (ko) 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
KR20180008173A (ko) 음의 전압 생성 장치를 포함하는 메모리 장치
TWI736650B (zh) 半導體記憶裝置及其操作方法
US8183912B2 (en) Internal voltage supplying device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 12