KR20050065097A - 이동통신단말기의 버스구조 - Google Patents
이동통신단말기의 버스구조 Download PDFInfo
- Publication number
- KR20050065097A KR20050065097A KR1020030096861A KR20030096861A KR20050065097A KR 20050065097 A KR20050065097 A KR 20050065097A KR 1020030096861 A KR1020030096861 A KR 1020030096861A KR 20030096861 A KR20030096861 A KR 20030096861A KR 20050065097 A KR20050065097 A KR 20050065097A
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- lcd
- mobile communication
- data
- communication terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Noise Elimination (AREA)
- Mobile Radio Communication Systems (AREA)
- Transceivers (AREA)
- Telephone Function (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 이동통신단말기의 버스구조에 관한 것으로서, 이동통신단말기의 무선감도에 영향을 미치는 디지털 노이즈를 감쇄시킬 수 있는 이동통신단말기의 버스구조에 관한 것이다. 이를 위해 본 발명은 CPU, 메모리 및 LCD가 공통 버스라인에 연결되어 있는 이동통신단말기의 버스구조에 있어서, 상기 LCD의 버스라인을 상기 공통 버스라인에 연결하거나 분리할 수 있는 버스 스위치를 포함하는 것을 특징으로 한다.
Description
본 발명은 이동통신단말기의 버스구조에 관한 것으로서, 이동통신단말기의 무선감도에 영향을 미치는 디지털 노이즈를 감쇄시킬 수 있는 이동통신단말기의 버스구조에 관한 것이다.
일반적으로 이동통신단말기의 버스구조는 공통 버스구조로서, CPU, 메모리, LCD, DSP 등이 하나의 버스에 연결되어 어드레스 맵핑을 통해 자신의 차례가 왔을 때만 버스를 사용하는 방식을 취하고 있다.
이와 같은 종래의 버스구조가 도 1에 도시되어 있다.
도 1에서 도시된 바와 같이, CPU(1), 메모리(2) 및 LCD(5)가 서로 공통 버스라인(3)에 연결되어 있다. 이러한 공통 버스구조에서는 CPU(1)가 마스터가 되어, 메모리(2)에서 데이터를 읽거나 메모리(2)에 데이터를 쓰는 동안 LCD(5)가 버스라인(3)에 연결될 필요가 없음에도 항상 버스라인(3)에 연결되어 있고, 또한 LCD(5)에서 데이터를 읽거나 LCD(5)에 데이터를 쓰는 동안 메모리(2)가 버스라인(3)에 연결될 필요가 없음에도 항상 버스라인(3)에 연결되어 있다. 버스라인(3)이 연결된 부분에는 불필요한 펄스가 유입되고 이것은 디지털 노이즈의 발생을 의미한다.
폴더형 이동통신단말기의 경우 CPU(1) 및 메모리(2)가 폴더하단(10)에 위치하고, LCD(5)는 디자인에 따라 다르지만 연성회로기판(FPCB)를 통해 폴더상단(20)에 위치하게 된다. 따라서, 공통 버스구조라고 해도 LCD(5)는 CPU(1)에서 가장 멀리 떨어져 있게 되고 이것은 많은 디지털 노이즈의 방사를 의미한다.
따라서, 종래의 버스구조에서는 디지털 노이즈가 커질 수밖에 없어서 이동통신단말기의 무선감도를 저하시키는 문제점이 있다. 또한, 앞으로 점점 버스의 속도가 증가하는 추세이므로, 디지털 노이즈의 발생은 이동통신단말기에 더욱 심각한 문제점을 야기시킬 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 본 발명의 목적은 디지털 노이즈의 발생을 감소시켜서 이동통신단말기의 무선감도를 향상시킬 수 있는 이동통신단말기의 버스구조를 제공하는 것이다.
이를 위해 본 발명은 CPU, 메모리 및 LCD가 공통 버스라인에 연결되어 있는 이동통신단말기의 버스구조에 있어서, 상기 LCD의 버스라인을 상기 공통 버스라인에 연결하거나 분리할 수 있는 버스 스위치를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 이동통신단말기의 버스구조의 개략도를 나타낸다. 도 2에서 도시된 바와 같이, 본 발명에 의한 버스구조에는 CPU(1), 메모리(2) 및 LCD(5)가 서로 연결되어 있는 공통 버스라인(3)에 버스 스위치(6)가 설치되어 있다.
이 버스 스위치(6)는 공통 버스라인(3)에 연결되어 있는 구성요소의 버스라인을 연결하거나 분리하는 역할을 수행하는 부분으로서, LCD(5)의 버스라인이 공통 버스라인(3)과 연결되거나 분리될 수 있도록 구성되어 있다.
CPU(1)가 마스터가 되어, 메모리(2)에서 데이터를 읽거나 메모리(2)에 데이터를 쓸 경우, 버스 스위치(6)가 오프되어 LCD(5)의 버스라인이 공통 버스라인(3)과 분리되고, LCD(5)에서 데이터를 읽거나 LCD(5)에 데이터를 쓸 경우에는, 버스 스위치(6)가 온되어 LCD(5)의 버스라인이 공통 버스라인(3)과 연결됨으로써 CPU(1)와 LCD(5) 사이에 읽기/쓰기 동작이 수행된다.
도 3은 버스 스위치의 구성도를 나타낸다.
버스 스위치(6)는 버스라인을 연결 및 분리할 수 있도록 만들어진 일반적인 로직 IC가 사용될 수 있으나, 도 3에서와 같이 버퍼 기능이 추가되어 있는 3상 버퍼(3-phase buffer)가 사용될 수 있다.
공통 버스라인(3)이 16비트인 경우 버스 스위치(6)의 입력 단자(DATA_IN)에는 16비트의 데이터 라인이 연결되어 있고, 출력 단자(DATA_OUT)에는 16비트의 LCD 데이터 라인이 연결되어 있다. 또한, 버스 스위치(6)에는 버스 스위치(6)의 온/오프를 제어하는 제어단자(LCD_CS)가 설치되어 있다.
CPU(1)와 메모리(2)가 서로 데이터를 주고 받을 경우, CPU(1)가 제어단자(LCD_CS/)를 통해 제어신호 "1"을 보내면 버스 스위치(6)가 오프되어 LCD 데이터 라인이 데이터 라인과 분리된다. 즉, LCD(5)의 버스라인이 공통 버스라인(3)과 분리된다.
한 편, CPU(1)와 LCD(5)가 서로 데이터를 주고 받을 경우, CPU(1)가 제어단자(LCD_CS/)를 통해 제어신호 "0"을 보내면 버스 스위치(6)가 온되어 LCD 데이터 라인과 데이터 라인이 서로 연결된다. 즉, LCD(5)의 버스라인이 공통 버스라인(3)과 연결된다.
도 4는 버스 스위치(6) 단자의 신호 타이밍도를 나타낸다.
도 4에서 도시된 바와 같이, 데이터가 데이터 라인을 통해 버스 스위치(6)의 입력단자(DATA_IN)에 입력되는 상태에서, 제어단자(LCD_CS/)가 "1"이 되면 버스 스위치(6)는 오프가 되므로 출력단자(DATA_OUT)에는 데이터가 출력되지 않는다.
그러나, 제어단자(LCD_CS/)가 "0"이 되면 버스 스위치(6)가 온이 되므로 출력단자(DATA_OUT)에는 입력단자(DATA_IN)에서 입력된 데이터가 출력된다.
상기와 같이, 본 발명은 공통 버스라인으로부터 구성요소의 버스라인을 연결하거나 분리하여 버스동작에 전혀 지장을 주지 않고 디지털 노이즈의 발생을 억제함으로써 이동통신단말기의 무선감도를 향상시킬 수 있는 탁월한 효과가 있다.
도 1은 종래 이동통신단말기의 버스구조의 개략도.
도 2는 본 발명에 의한 이동통신단말기의 버스구조의 개략도.
도 3은 버스 스위치의 구성도.
도 4는 버스 스위치 단자의 신호 타이밍도.
** 도면의 주요 부분에 대한 부호 설명 **
1 : CPU 2 : 메모리
3 : 공통 버스라인 4 : 연성회로기판(FPCB)
5 : LCD 6 : 버스 스위치
10 : 폴더하단 20 : 폴더상단
Claims (3)
- CPU, 메모리 및 LCD가 공통 버스라인에 연결되어 있는 이동통신단말기의 버스구조에 있어서,상기 LCD의 버스라인을 상기 공통 버스라인에 연결하거나 분리할 수 있는 버스 스위치를 포함하는 것을 특징으로 하는 이동통신단말기의 버스구조.
- 제 1항에 있어서,상기 버스 스위치는 상기 CPU의 제어신호에 따라 온/오프 되는 것을 특징으로 하는 이동통신단말기의 버스구조.
- 제 1항에 있어서,상기 버스 스위치는 3상 버퍼인 것을 특징으로 하는 이동통신단말기의 버스구조.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030096861A KR100575758B1 (ko) | 2003-12-24 | 2003-12-24 | 이동통신단말기의 버스구조 |
JP2004368570A JP4023812B2 (ja) | 2003-12-24 | 2004-12-20 | 移動通信端末機のノイズ減衰型バス構造 |
DE602004021165T DE602004021165D1 (de) | 2003-12-24 | 2004-12-23 | Störungsabswächende Busstruktur eines mobilen Nachrichtenendgeräts |
CN2004101032631A CN1641615B (zh) | 2003-12-24 | 2004-12-23 | 用于移动通信的噪声衰减的总线结构和方法 |
US11/021,228 US7421530B2 (en) | 2003-12-24 | 2004-12-23 | Noise attenuating bus structure and method for a mobile communication |
AT04030684T ATE431982T1 (de) | 2003-12-24 | 2004-12-23 | Störungsabswächende busstruktur eines mobilen nachrichtenendgeräts |
EP04030684A EP1548962B1 (en) | 2003-12-24 | 2004-12-23 | Noise-attenuating bus structure of mobile communication terminal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030096861A KR100575758B1 (ko) | 2003-12-24 | 2003-12-24 | 이동통신단말기의 버스구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050065097A true KR20050065097A (ko) | 2005-06-29 |
KR100575758B1 KR100575758B1 (ko) | 2006-05-03 |
Family
ID=34545908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030096861A KR100575758B1 (ko) | 2003-12-24 | 2003-12-24 | 이동통신단말기의 버스구조 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7421530B2 (ko) |
EP (1) | EP1548962B1 (ko) |
JP (1) | JP4023812B2 (ko) |
KR (1) | KR100575758B1 (ko) |
CN (1) | CN1641615B (ko) |
AT (1) | ATE431982T1 (ko) |
DE (1) | DE602004021165D1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106959933B (zh) * | 2017-03-16 | 2019-08-23 | 数据通信科学技术研究所 | 一种总线扩展系统及总线控制的方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BR9205316A (pt) | 1991-03-04 | 1994-08-02 | Motorola Inc | Sistema de comunicações de dados, radiotelefone e aparelho de interface de condutor |
CA2213767A1 (en) * | 1996-08-20 | 1998-02-20 | Norand Corporation | Wireless communication system having reduced noise mode operation capability |
JPH10257542A (ja) * | 1997-03-13 | 1998-09-25 | Uniden Corp | 携帯型個別呼出装置 |
US5996039A (en) * | 1997-04-11 | 1999-11-30 | Altera Corporation | Apparatus and method for implementing a tri-state signal driver |
US6138193A (en) * | 1998-06-23 | 2000-10-24 | Compaq Computer Corporation | System for reducing noise in bus having plurality of first and second set of signals and a delay device for delaying propagation of second signals |
FI981894A (fi) * | 1998-09-04 | 2000-03-05 | Nokia Multimedia Network Terminals Oy | Väylärakenne |
US6681125B1 (en) * | 1999-04-08 | 2004-01-20 | Jong-Myung Woo | Wireless telecommunication terminal |
JP4177525B2 (ja) | 1999-07-23 | 2008-11-05 | 京セラ株式会社 | 携帯電話機 |
JP2001175606A (ja) | 1999-12-20 | 2001-06-29 | Sony Corp | データ処理装置、データ処理機器およびその方法 |
JP2002202881A (ja) * | 2000-10-26 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
JP4349740B2 (ja) | 2000-12-05 | 2009-10-21 | 株式会社ケンウッド | 電子機器 |
US6907244B2 (en) * | 2000-12-14 | 2005-06-14 | Pulse-Link, Inc. | Hand-off between ultra-wideband cell sites |
KR100415883B1 (ko) * | 2002-06-08 | 2004-01-24 | 온타임텍 주식회사 | 이미지 프로세서가 상폴더에 구비된 이동통신단말기 |
-
2003
- 2003-12-24 KR KR1020030096861A patent/KR100575758B1/ko not_active IP Right Cessation
-
2004
- 2004-12-20 JP JP2004368570A patent/JP4023812B2/ja not_active Expired - Fee Related
- 2004-12-23 EP EP04030684A patent/EP1548962B1/en not_active Not-in-force
- 2004-12-23 AT AT04030684T patent/ATE431982T1/de not_active IP Right Cessation
- 2004-12-23 US US11/021,228 patent/US7421530B2/en not_active Expired - Fee Related
- 2004-12-23 DE DE602004021165T patent/DE602004021165D1/de active Active
- 2004-12-23 CN CN2004101032631A patent/CN1641615B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1641615A (zh) | 2005-07-20 |
EP1548962A3 (en) | 2005-08-17 |
JP2005192215A (ja) | 2005-07-14 |
EP1548962A2 (en) | 2005-06-29 |
DE602004021165D1 (de) | 2009-07-02 |
CN1641615B (zh) | 2010-05-05 |
EP1548962B1 (en) | 2009-05-20 |
US7421530B2 (en) | 2008-09-02 |
JP4023812B2 (ja) | 2007-12-19 |
ATE431982T1 (de) | 2009-06-15 |
US20050144350A1 (en) | 2005-06-30 |
KR100575758B1 (ko) | 2006-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7495474B2 (en) | Integrated circuit device and electronic instrument | |
JP2009111794A (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
US6664804B2 (en) | Transmission circuit, data transfer control device, and electronic equipment | |
US6762619B2 (en) | Semiconductor integrated device and electronic equipment | |
KR100575758B1 (ko) | 이동통신단말기의 버스구조 | |
KR100546148B1 (ko) | 범용 인터페이스를 사용하는 보드 | |
JP2007072922A (ja) | メモリカード用レベルシフタ | |
JP4904178B2 (ja) | Cfカードインターフェース回路 | |
KR100318849B1 (ko) | Cdma 이동통신 시스템에서의 cpu 및 dsp간인터페이스 장치 | |
KR20050008059A (ko) | 어드레스 신호 및 컨트롤 신호용 리피터를 갖춘 메모리 장치 | |
KR100674975B1 (ko) | 저전력을 소모하는 반도체 메모리 시스템 | |
KR100342769B1 (ko) | 통신용 프로세서의 메모리 액세스 제어 장치 | |
KR100430235B1 (ko) | 시스템보드와서브보드간의데이터전송제어회로 | |
KR0152003B1 (ko) | 인터페이스회로 | |
JP3038618B2 (ja) | テスト用回路を内蔵したメモリ装置 | |
JP2006344170A (ja) | 画像形成装置 | |
JPH08272501A (ja) | メモリーモジュールのターミネーション回路 | |
JP2001075745A (ja) | 情報処理装置、半導体メモリ装着用アダプタ | |
KR19990057269A (ko) | 반도체장치의 프로그램 가능한 버퍼 | |
JP2004220077A (ja) | シリアルインターフェース回路および半導体集積回路 | |
JP2006527403A (ja) | ディスプレイ装置とプロセッサとの間に改良ディスプレイ装置インターフェースを適合するための方法及び装置 | |
DE60235456D1 (de) | Speicherzugriff aus verschiedenen Taktbereichen | |
KR20010061328A (ko) | 데이터 전송속도를 향상시키기 위한 라인 보드 | |
JP2004088226A (ja) | バスライン切替回路 | |
JPH06332847A (ja) | バス変換結合回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130326 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140414 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160324 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170324 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |