KR20050064657A - 고주파 소자의 인덕터 제조방법 - Google Patents

고주파 소자의 인덕터 제조방법 Download PDF

Info

Publication number
KR20050064657A
KR20050064657A KR1020030096231A KR20030096231A KR20050064657A KR 20050064657 A KR20050064657 A KR 20050064657A KR 1020030096231 A KR1020030096231 A KR 1020030096231A KR 20030096231 A KR20030096231 A KR 20030096231A KR 20050064657 A KR20050064657 A KR 20050064657A
Authority
KR
South Korea
Prior art keywords
inductor
trench
pattern
via hole
forming
Prior art date
Application number
KR1020030096231A
Other languages
English (en)
Inventor
박상균
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030096231A priority Critical patent/KR20050064657A/ko
Publication of KR20050064657A publication Critical patent/KR20050064657A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 고주파 소자의 인덕터 제조 방법에 관한 것으로, 하부배선과 연결을 위한 비아홀 대신에 인덕터와 평행하도록 트렌치 형태의 연결부위를 형성하여 소자 상에 인덕터 형성 면적의 증가나 추가 공정 및 단차 증가 없이 인덕터 높이를 증가시켜 높은 충실도를 가지는 인덕터를 제조하는 방법에 관하여 기술된다.

Description

고주파 소자의 인덕터 제조방법{Method of manufacturing inductor in RF integrated circuits}
본 발명은 고주파 소자의 인덕터 제조 방법에 관한 것으로, 특히 인덕터 형성 지역의 면적이나 단차 증가 없이 인덕터의 높이를 증가시켜 높은 충실도(high Q)를 가지는 인덕터를 제조할 수 있는 고주파 소자의 인덕터 제조 방법에 관한 것이다.
일반적으로 인덕터(Inductor)는 고주파 소자(RF ICs)에서 임피던스 매칭을 위해 없어서는 아니 되는 수동 소자이다. 그런데, 스텐다드 로직(standard logic) 공정을 이용하여서는 RF ICs에서 요구되는 Q (Quality Factor; 충실도, 이하 Q로 표기함)를 얻을 수 없으며, 높은 Q값을 확보하기 위해서는 인덕터 금속배선에서 발생되는 기생 저항 성분을 줄이는 것과 실리콘 기판으로 통하는 와상 전류(eddy current) 및 변위 전류(displacement current)에 의한 손실을 줄여야 한다. 또한, 인덕터로 사용되는 금속배선 두께를 표준 공정에서 적용하는 두께보다 높은 2 내지 6 ㎛로 높여서 저항을 낮추거나, 낮은 저항의 구리를 사용하므로써 Q값을 높일 수 있다.
한편, 고속 동작이 요구되는 제품뿐만 아니라 RF ICs를 위해서도 Cu 도입이 필요하다. Cu를 인덕터에 도입할 경우 금속배선을 식각하는 기존의 방법과는 달리 인덕터의 금속배선 부분인 트렌치와 인덕터의 콘택 부분인 비아홀을 형성하는 다마신 공정을 적용하고 있다.
일반적으로 반도체 소자 상에 형성하는 기존의 인덕터를 형성하는 방법으로 인덕터 금속배선의 저항 성분을 맞추기 위하여, 2 내지 6 ㎛ 두께로 두꺼운 단일층의 인덕터 금속배선을 사용하는 싱글 인덕터(single inductor)를 사용하거나, 하부 금속 배선 층에 상부와 평행하도록 인덕터를 형성한 후 비아홀을 이용하여 연결시켜 사용하는 듀얼/멀티 인덕터(dual/multi inductor)를 사용하고 있다. 그런데, 싱글 인덕터에 의해 얻을 수 있는 Q값에는 한계가 있으며, 더욱 두꺼운 인덕터 금속배선을 구현하기 위하여, 필연적으로 공정 단계의 증가나 전체 높이 단차 증가 또는 새로운 MEMS 기술의 적용 등의 문제가 따른다. 또한, 하부 금속 배선층을 비아홀로 연결하여 듀얼/멀티 인덕터(dual/multi inductor)로 사용하는 경우에도 비아홀에 의한 저항 성분 증가와 하부 금속 배선층을 인덕터로 사용함에 따른 실리콘 기판과의 간섭 효과 증가로 뚜렷한 효과를 얻지 못하는 문제가 있다.
따라서, 본 발명은 인덕터 형성 지역의 면적이나 단차 증가 없이 인덕터의 높이를 증가시켜 높은 Q값을 가지는 인덕터를 형성할 수 있는 고주파 소자의 인덕터 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 측면에 따른 고주파 소자의 인덕터 제조 방법은 하부배선을 포함하는 층간 절연층이 형성된 기판 상에 비아홀용 식각 정지층, 비아홀용 절연층 및 트렌치용 절연층을 순차적으로 형성하는 단계; 트렌치용 절연층 및 비아홀용 절연층의 일부분을 식각하여 트렌치형 콘택 패턴을 형성하는 단계; 트렌치형 콘택 패턴 부분을 오버랩 되도록 트렌치용 절연층을 식각하여 트렌치 패턴을 형성하고, 이로 인하여 트렌치형 콘택 패턴과 트렌치 패턴으로 이루어진 인덕터 패턴이 형성되는 단계; 인덕터 패턴의 저면을 이루는 비아홀용 식각 정지층을 제거하여 하부배선의 일부분을 노출시키는 단계; 및 인덕터 패턴을 인덕터 형성용 물질로 채워 인덕터 금속배선을 형성하는 단계를 포함한다.
상기에서, 비아홀용 식각 정지층은 SiN, SiON, Si3N4와 같은 질화물 계열을 사용하거나, 내부 캐패시턴스의 증가를 방지하기 위해 질화물 계열보다 유전상수가 낮은 SiC와 같은 탄소 계열을 사용하여 형성한다.
비아홀용 절연층 및 트렌치용 절연층은 산화물, FSG 계열, 탄소 함유 저유전 절연물 또는 다공성 저유전 절연물로 형성한다.
트렌치형 콘택 패턴은 하부배선과 인덕터 금속배선을 연결시키는 비아 콘택 영역이 포함되도록 형성한다.
인덕터 패턴은 하부배선과 인덕터 금속배선의 교차 영역에서 트렌치 패턴만으로 이루어진다.
트렌치 패턴의 폭은 트렌치형 콘택 패턴의 폭보다 넓게 형성한다.
인덕터 금속배선은 Cu, Au, Ag, W, Al 및 Ni과 같은 금속이나 이들의 합금을 전기 도금법 또는 무전해 도금법으로 채우고, 화학적 기계적 연마 공정을 실시하여 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의하여 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어질 수도 있다. 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 1은 본 발명의 실시예에 따른 고주파 소자의 인덕터 제조 방법을 설명하기 위한 소자의 레이아웃이고, 도 2a 내지 도 2c는 도 1의 X-X'선을 따라 절단한 소자의 단면도이다.
도 2a를 참조하면, 반도체 기판(110) 상에 소자 형성층(111)을 형성한다. 소자 형성층(111)은 메모리 소자, 로직 소자 및 금속배선 등과 같이 고주파 소자를 구성하는 요소들을 포함한다. 소자 형성층(111) 상에 하부배선(112)을 포함하는 층간 절연층(113)을 형성한다. 하부배선(112)을 포함한 층간 절연층(113) 상에 비아홀용 식각 정지층(114), 비아홀용 절연층(115) 및 트렌치용 절연층(116)을 순차적으로 형성한다. 적어도 비아 콘택 영역(via contact region; VC)이 포함되는 인덕터 금속배선이 형성될 부분의 트렌치용 절연층(116) 및 비아홀용 절연층(215)을 순차적으로 식각하여 트렌치형 콘택 패턴(trench type contact pattern; 117)을 형성한다. 트렌치형 콘택 패턴(117)은 하부배선(112)과 인덕터 금속배선이 형성될 부분과의 교차 영역(cross-over region; CO)에는 형성되지 않도록 하여 인덕터 회로의 단선(short)을 방지한다.
상기에서, 하부배선(112)은 구리, 텅스텐, 알루미늄 등 반도체 소자의 배선으로 사용되는 모든 도전성 물질로 형성한다.
비아홀용 식각 정지층(214)은 SiN, SiON, Si3N4와 같은 질화물 계열을 사용하거나, 내부 캐패시턴스의 증가를 방지하기 위해 질화물 계열보다 유전상수가 낮은 SiC와 같은 탄소 계열을 사용하여 형성 300 Å 이상의 두께로 형성하며, 하부배선(112)의 캡핑층(capping layer) 역할도 한다.
비아홀용 절연층(115) 및 트렌치용 절연층(116) 각각은 산화물, FSG 계열, 탄소 함유 저유전 절연물 또는 다공성 저유전 절연물로 형성한다.
한편, 후속 공정으로 트렌치용 절연층(116)만 식각하여 인덕터 패턴을 형성할 때 인덕터 패턴의 균일한 패턴 프로파일(pattern profile)을 얻기 위하여 비아홀용 절연층(115)과 트렌치용 절연층(116) 사이에 비아홀용 식각 정지층(114)과 유사한 물질로 트렌치용 식각 정지층을 형성할 수 있다.
도 2b를 참조하면, 트렌치형 콘택 패턴(117) 부분을 완전히 오버랩(overlap)하면서 교차 영역(CO) 부분이 포함되도록 트렌치용 절연층(116)을 식각하여 트렌치 패턴(118)을 형성하고, 이로 인하여 트렌치형 콘택 패턴(117)과 트렌치 패턴(118)으로 이루어진 인덕터 패턴(178)이 형성된다. 인덕터 패턴(178) 저면을 이루는 비아홀용 식각 정지층(114)을 제거하고, 이로 인하여 비아 콘택 영역(VC)에서는 하부배선(112)의 일부분이 노출된다.
상기에서, 트렌치 패턴(118)의 폭은 트렌치형 콘택 패턴(117)의 폭보다 넓게하며, 이는 트렌치 패턴(118) 형성을 위한 식각 공정을 용이하게 실시할 수 있도록 하기 위함이다.
도 2c를 참조하면, 인덕터 패턴(178) 내에 인덕터 형성용 물질 예를 들어, Cu, Au, Ag, W, Al 및 Ni과 같은 금속이나 이들의 합금을 전기 도금법 또는 무전해 도금법 등을 이용하여 채운 후, 화학적 기계적 연마 공정 등을 실시하고, 이로 인하여, 교차 영역(CO)에서만 트렌치용 절연층(116)의 두께만큼 형성되고 나머지 부분에서는 비아홀용 절연층(115) 및 트렌치용 절연층(116)의 두께 합으로 형성되는 인덕터 금속배선(200)이 형성된다. 인덕터 금속배선(200)은 비아 콘택 영역(VC)에서 하부배선(112)과 연결된다.
상술한 바와 같이, 본 발명은 하부배선과 연결을 위한 비아홀 대신에 인덕터와 평행하도록 트렌치 형태의 연결부위를 형성하여 소자 상에 인덕터 형성 면적의 증가나 추가 공정 및 단차 증가 없이 인덕터 높이를 증가시켜 높은 Q값을 갖는 인덕터를 형성할 수 있어 고주파 소자의 수율 및 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 고주파 소자의 인덕터 제조 방법을 설명하기 위한 소자의 레이아웃; 및
도 2a 내지 도 2c는 도 1의 X-X'선을 따라 절단한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 반도체 기판 111: 소자 형성층
112: 하부배선 113: 층간 절연층
114: 비아홀용 식각 정지층 115: 비아홀용 절연층
116: 트렌치용 절연층 117: 트렌치형 콘택 패턴
118: 트렌치 패턴 178: 인덕터 패턴
200: 인덕터 금속배선
VC: 비아 콘택 영역 CO: 교차 영역

Claims (7)

  1. 하부배선을 포함하는 층간 절연층이 형성된 기판 상에 비아홀용 식각 정지층, 비아홀용 절연층 및 트렌치용 절연층을 순차적으로 형성하는 단계;
    상기 트렌치용 절연층 및 상기 비아홀용 절연층의 일부분을 식각하여 트렌치형 콘택 패턴을 형성하는 단계;
    상기 트렌치형 콘택 패턴 부분을 오버랩 되도록 상기 트렌치용 절연층을 식각하여 트렌치 패턴을 형성하고, 이로 인하여 상기 트렌치형 콘택 패턴과 상기 트렌치 패턴으로 이루어진 인덕터 패턴이 형성되는 단계;
    상기 인덕터 패턴의 저면을 이루는 비아홀용 식각 정지층을 제거하여 상기 하부배선의 일부분을 노출시키는 단계; 및
    상기 인덕터 패턴을 인덕터 형성용 물질로 채워 인덕터 금속배선을 형성하는 단계를 포함하는 고주파 소자의 인덕터 제조 방법.
  2. 제 1 항에 있어서,
    상기 비아홀용 식각 정지층은 SiN, SiON, Si3N4와 같은 질화물 계열을 사용하거나, 내부 캐패시턴스의 증가를 방지하기 위해 질화물 계열보다 유전상수가 낮은 SiC와 같은 탄소 계열을 사용하여 형성하는 고주파 소자의 인덕터 제조 방법.
  3. 제 1 항에 있어서,
    상기 비아홀용 절연층 및 상기 트렌치용 절연층은 산화물, FSG 계열, 탄소 함유 저유전 절연물 또는 다공성 저유전 절연물로 형성하는 고주파 소자의 인덕터 제조 방법.
  4. 제 1 항에 있어서,
    상기 트렌치형 콘택 패턴은 상기 하부배선과 상기 인덕터 금속배선을 연결시키는 비아 콘택 영역이 포함되도록 형성하는 고주파 소자의 인덕터 제조 방법.
  5. 제 1 항에 있어서,
    상기 인덕터 패턴은 상기 하부배선과 상기 인덕터 금속배선의 교차 영역에서 상기 트렌치 패턴만으로 이루어지는 고주파 소자의 인덕터 제조 방법.
  6. 제 1 항에 있어서,
    상기 트렌치 패턴의 폭은 상기 트렌치형 콘택 패턴의 폭보다 넓게 형성하는 고주파 소자의 인덕터 제조 방법.
  7. 제 1 항에 있어서,
    상기 인덕터 금속배선은 Cu, Au, Ag, W, Al 및 Ni과 같은 금속이나 이들의 합금을 전기 도금법 또는 무전해 도금법으로 채우고, 화학적 기계적 연마 공정을 실시하여 형성하는 고주파 소자의 인덕터 제조 방법.
KR1020030096231A 2003-12-24 2003-12-24 고주파 소자의 인덕터 제조방법 KR20050064657A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030096231A KR20050064657A (ko) 2003-12-24 2003-12-24 고주파 소자의 인덕터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096231A KR20050064657A (ko) 2003-12-24 2003-12-24 고주파 소자의 인덕터 제조방법

Publications (1)

Publication Number Publication Date
KR20050064657A true KR20050064657A (ko) 2005-06-29

Family

ID=37256228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096231A KR20050064657A (ko) 2003-12-24 2003-12-24 고주파 소자의 인덕터 제조방법

Country Status (1)

Country Link
KR (1) KR20050064657A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889555B1 (ko) * 2007-08-23 2009-03-23 주식회사 동부하이텍 반도체 소자의 인덕터 제조방법
KR101158394B1 (ko) * 2005-06-30 2012-06-22 매그나칩 반도체 유한회사 반도체 장치의 인덕터 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101158394B1 (ko) * 2005-06-30 2012-06-22 매그나칩 반도체 유한회사 반도체 장치의 인덕터 제조방법
KR100889555B1 (ko) * 2007-08-23 2009-03-23 주식회사 동부하이텍 반도체 소자의 인덕터 제조방법

Similar Documents

Publication Publication Date Title
US6509623B2 (en) Microelectronic air-gap structures and methods of forming the same
JP5285829B2 (ja) インターポーザおよびその製造方法
TWI418017B (zh) 用於形成電感器的方法
US9230885B2 (en) Semiconductor structure and method for making same
JPH08330353A (ja) インダクタを有するフリップ・チップ半導体素子の製造方法
JP2012054588A (ja) 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術
US6033982A (en) Scaled interconnect anodization for high frequency applications
KR20020020865A (ko) 전극 및 반도체 장치 제조 방법
US6429116B1 (en) Method of fabricating a slot dual damascene structure without middle stop layer
US7223680B1 (en) Method of forming a dual damascene metal trace with reduced RF impedance resulting from the skin effect
US7160799B2 (en) Define via in dual damascene process
KR20050064657A (ko) 고주파 소자의 인덕터 제조방법
CN114927464A (zh) 半导体互连结构及其制造方法
KR20230098237A (ko) 자기-정렬된 상단 비아
KR20030063217A (ko) 반도체 장치 및 그 제조 방법
KR20050071027A (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
KR20000013571A (ko) 반도체소자의 다층 배선 형성방법
KR100457044B1 (ko) 반도체 소자의 제조 방법
JPH118249A (ja) 配線の製法
KR100853800B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR20040057517A (ko) 듀얼 다마신 패턴 형성 방법
US20060281301A1 (en) Method for manufacturing dual damascene pattern
KR20010059181A (ko) 반도체 소자의 콘택 플러그 형성방법
CN111261579A (zh) 电子元件及其制造方法
KR20070026962A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination