KR20010059181A - 반도체 소자의 콘택 플러그 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 콘택 플러그 형성방법에 관한 것으로, 종래의 기술로는 플러그 콘택이 하나만 원형의 형상으로 형성될 영역에 타원형의 보다 큰 접촉면적을 갖는 플러그 콘택을 형성함에 의해, 소자의 고집접화에 따른 콘택 플러그의 접촉 면적이 줄어들고, 이로 인한 콘택 저항의 증가로 반도체 소자의 동작특성을 저하시키는 문제점을 해결하여 반도체 소자의 제조 공정 수율 및 신뢰성을 보다 향상시킬 수 있다.

Description

반도체 소자의 콘택 플러그 형성방법{Method for forming contact plug of semiconductor device}

본 발명은 반도체 소자의 콘택 플러그 형성방법에 관한 것으로, 특히 콘택홀을 원형에서 타원형으로 변환하고 상부 금속패턴의 이웃 패턴 아래 영역까지 확장하여 콘택의 접촉면적을 증가시킴으로써 콘택 저항을 감소시켜 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 콘택 플러그 형성방법에관한 것이다.

일반적으로 반도체 소자의 집적도가 증가하면서 콘택홀의 크기가 감소하고, 이에 따라 콘택저항이 증가하여 반도체 소자의 동작특성에 영향을 미치게 된다.

첨부 도면을 참조하여 종래 기술에 따른 콘택 플러그 형성 공정에 대해 설명하기로 한다.

도 1a 와 도 1b 는 종래 기술에 따른 콘택 플러그 형성 상태를 설명하기 위한 도면으로서,

도 1a 는 종래기술에 따라 형성된 콘택 플러그의 레이 아웃도이고,

도 1b 는 상기 도 1a 의 A-A' 선에 따른 단면도이다.

상기 도면에 도시된 바와 같이, 콘택 플러그를 형성하기 위한 공정 단계를 살펴 보면, 먼저 게이트 및 소스/드레인 등이 형성된 하부층(1)의 상부에 제1 층간 절연막(3)을 형성한다.

다음, 상기 제1 층간 절연막(3)의 상부에 감광막을 이용한 콘택 마스크(미도시)를 형성하고, 상기 마스크를 이용하여 노출된 부위의 절연막(3)을 식각하여 콘택홀(5)을 형성한다.

다음, 상부의 잔류한 콘택 마스크를 제거한 후, 콘택 플러그 폴리(7)를 증착하고, 플러그 폴리의 상부면을 화학 기계적 연마(Chemical Mechanical Polishing ; 이하 'CMP'라 함)법으로 연마하여 평탄화한 후, 전체구조 상부에 제2 층간 절연막(9)를 증착한다.

다음, 상기 제2 층간 절연막(9)의 소정부위, 즉 상기 콘택 플러그 폴리(7)의상부 일정 부분이 노출되도록 제거한 후, 상부 전도체를 증착한 후 패터닝 하여 상부 금속배선(11)을 형성하는 공정으로 된다.

이상, 상기한 종래의 기술에 의해 형성되어지는 콘택 플러그는 상기 도면에 도시된 바와 같이, 상부 금속배선의 하부에 위치하여 상기 상부 금속배선의 하부 단면적보다 작은 크기로 형성되는 바, 소자의 집적도가 증가할 경우 상기 콘택홀의 크기도 줄어들게 되고 이에 따라 콘택의 접촉면적이 줄어들게 되어 콘택저항이 증가하게 되는 문제점이 있다.

따라서 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 본 발명은 콘택홀을 형상을 타원형으로 형성하되, 상부 금속패턴의 이웃한 패턴의 아래 영역까지 확장하여 콘택의 접촉면적을 증가시킴으로써 콘택 저항을 감소시켜 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 콘택 플러그 형성방법을 제공함에 그 목적이 있다.

도 1a 는 종래기술에 따라 형성된 콘택 플러그의 레이 아웃도

도 1b 는 상기 도 1a 의 A-A' 선에 따른 단면도

도 2a 는 본 발명의 방법에 따라 형성된 콘택 플러그의 레이 아웃도

도 2b 는 상기 도 1a 의 B-B' 선에 따른 단면도

< 도면의 주요 부분에 대한 부호의 설명 >

1 : 하부층 3 : 제1 층간 절연막

5,13 : 플러그 콘택 7,8 : 콘택 플러그

9 : 제2 층간 절연막 11 : 상부 금속층(금속배선)

상기 목적을 달성하기 위한 본 발명의 콘택 플러그 형성방법은,

게이트 및 소스/드레인 등이 형성된 하부층의 상부에 제1 층간 절연막을 형성하는 공정과;

상기 제1 층간 절연막의 상부에 콘택 마스크를 형성하는 공정과;

상기 마스크를 이용한 식각공정으로 콘택홀을 형성하되, 그 상부에 형성되어질 상부 금속 배선층과, 상기 금속 배선층과 인접한 다른 금속배선층의 하부로까지확장하여 형성하는 공정과;

상부의 콘택 마스크를 제거한 후, 콘택 플러그 폴리를 증착한 후, CMP 연마하는 공정과;

상부에 제2 층간 절연막을 증착한 후, 상기 증착된 콘택 플러그 폴리의 상부 일정 부분이 노출되도록 제거하는 공정과;

전체 구조 상부에 전도체를 증착한 후 패터닝 하여 상부 금속배선층을 형성하는 공정을 포함하는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하기로 한다.

도 2 는 본 발명의 방법에 따른 콘택 플러그 형성방법을 설명하기 위한 도면으로서,

상기 도면중, 도 2a 는 본 발명의 방법에 따라 형성된 콘택 플러그의 레이 아웃도이고, 도 2b 는 상기 도 1a 의 B-B' 선에 따른 단면도이다.

참고로, 상기 종래 기술에서 도시된 부분과 동일한 구성부분에 대해선 본 발명에서도 종래기술에서 사용한 도면부호를 동일하게 사용하기로 한다.

상기 도면을 함께 참조하면, 먼저 게이트 및 소스/드레인 등이 형성된 하부층(1)의 상부에 제1 층간 절연막(3)을 형성한다.

다음, 상기 제1 층간 절연막(3)의 상부에 감광막을 이용한 콘택 마스크(미도시)를 형성하고, 상기 마스크를 이용하여 노출된 부위의 절연막(3)을 식각하여 콘택홀(13)을 형성한다.

이때, 형성된 상기 콘택홀(13)은 도 2b 에 도시된 바와 같이, 그 상부에 형성되어질 상부 금속배선층(11)과, 상기 금속 배선층(11)과 인접한 다른 금속배선층의 하부에 연결되어지는 형태로 형성된다. 또한 상기와 같이 형성된 콘택홀(13)은 타원형 형상으로 이루어진다.

참고로, 상기와 같이 형성되는 타원형 형상의 콘택홀(13)에 있어서, 타원형의 장축과 단축의 비가 (1.5 : 1) 이상이 되도록 한다.

다음, 상부의 잔류한 콘택 마스크를 제거한 후, 콘택 플러그 폴리(8)를 증착하고, 상기 플러그 폴리(8)의 상부면을 CMP 로 연마하여 평탄화한 후, 전체구조 상부에 제2 층간 절연막(9)를 증착한다.

다음, 상기 제2 층간 절연막(9)의 소정부위, 즉 상기 콘택 플러그 폴리(7)의 상부 일정 부분이 노출되도록 제거한 후, 상부 전도체를 증착한 후 패터닝 하여 상부 금속배선(11)을 형성한다.

즉, 상기한 본 발명의 방법은 상기 제2 층간 절연막(9)이 콘택 플러그(8)과 상부 금속배선층(11)의 사이를 분리하고 있다는 것에 착안한 것으로, 이로써 플러그 콘택(13)의 크기를 콘택의 상부에 위치한 금속배선의 인접한 금속배선층까지 확대시켜 형성할 수 있는 것이다.

이상 상술한 바와 같이, 본 발명은 종래의 기술로는 플러그 콘택이 하나만 원형의 형상으로 형성될 영역에 타원형의 보다 큰 접촉면적을 갖는 플러그 콘택을 형성함에 의해 반도체 소자의 고집접화에 따른 콘택 플러그의 접촉 면적이 줄어드는 것에 따른 콘택 저항의 증가로 반도체 소자의 동작특성을 저하시키는 문제점을해결하여 반도체 소자의 제조 공정 수율 및 신뢰성을 보다 향상시킬 수 있다.

Claims (2)

1. 게이트 및 소스/드레인 등이 형성된 하부층의 상부에 제1 층간 절연막을 형성하는 공정과;

   상기 제1 층간 절연막의 상부에 콘택 마스크를 형성하는 공정과;

   상기 마스크를 이용한 식각공정으로 콘택홀을 형성하되, 그 상부에 형성되어질 상부 금속 배선층과, 상기 금속 배선층과 인접한 다른 금속배선층의 하부로까지 확장하여 형성하는 공정과;

   상부의 콘택 마스크를 제거한 후, 콘택 플러그 폴리를 증착한 후, CMP 연마하는 공정과;

   상부에 제2 층간 절연막을 증착한 후, 상기 증착된 콘택 플러그 폴리의 상부 일정 부분이 노출되도록 제거하는 공정과;

   전체 구조 상부에 전도체를 증착한 후 패터닝 하여 상부 금속배선층을 형성하는 공정을 포함하는 반도체 소자의 콘택 플러그 형성방법
2. 제 1 항에 있어서

   상기 플러그 콘택의 형상이 타원형 형상으로 형성하되, 장축과 단축의 비가 1.5:1 이상이 되게 하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법