KR101158394B1 - 반도체 장치의 인덕터 제조방법 - Google Patents

Abstract

본 발명은 인덕터 제조공정중에 감광막 패턴의 붕괴를 막을 수 있는 반도체 장치의 인덕터 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 제1 감광막을 형성하는 단계; 인덕터 형성을 위해 상기 제1 감광막을 일정깊이까지만 패터닝하는 단계; 상기 패터닝된 감광막의 표면에 시드층을 형성하는 단계; 상기 시드층을 덮을 수 있도록 제2 감광막을 형성하는 단계; 상기 제1 감광막의 패터닝이 이루어지지 않는 영역의 상기 제2 감광막을 선택적으로 제거하여 상기 시드층을 노출시키는 단계; 습식각공정으로 상기 노출된 시드층을 제거하는 단계; 남아 있는 상기 제2 감광막을 제거하는 단계; 상기 제1 감광막의 패터닝된 영역에 금속막을 도금시키는 단계; 및 패터닝된 상기 제1 감광막을 제거하는 단계를 포함하는 반도체 장치의 인덕터 제조방법을 제공한다.

반도체, 감광막, 인덕터, 구리, 시드층.

Description

반도체 장치의 인덕터 제조방법{METHOD FOR FABRICATING INDUCTOR SEMICONDUCTOR DEVICE}

도1a 내지 도1i는 종래기술에 의한 반도체 장치의 인덕터 제조방법을 나타내는 공정단면도.

도2a 내지 도2m은 본 발명의 바람직한 실시예에 따른 반도체 장치의 인덕터 제조방법을 나타내는 공정단면도.

도3a 내지 도3h는 본 발명의 바람직한 제2 실시예에 따른 반도체 장치의 인덕터 제조방법을 나타내는 공정단면도.

* 도면의 주요부분에 대한 부호의 설명 *

30 : 기판 32 : 시드층

33 : 감광막 패턴 34 : 구리막

35 : 감광막 패턴 36 : 감광막패턴

37 : 구리막 39 : 시드층

40 : 감광성물질 41 : 구리막

본 발명은 RF MEMS(Micro- Electro- Mechanical System) 반도체 장치에서의 인덕터를 제조하는 방법에 관한 것이다.

도1a 내지 도1i는 종래기술에 의한 반도체 장치의 인덕터 제조방법을 나타내는 공정단면도이다.

도1a에 도시된 바와 같이, 종래기술에 의한 반도체 장치의 인덕터 제조방법은 먼저 기판(10)상에 시드층(11,12)을 형성한다. 이어서 감광막 패턴(13)을 형성한다.

이어서 도1b에 도시된 바와 같이, 구리막(14)을 형성한다.

이어서 도1c에 도시된 바와 같이, 50um ~ 100um 가량의 감광막(15)을 형성한다.

이어서 도1d에 도시된 바와 같이, 제1 마스크를 이용하여 하부의 구리막과 인덕터를 연결하기 위한 패터닝공정을 진행하고, 제2 마스크를 이용하여 인덕터 패턴을 형성하기 위한 감광막 패터닝공정을 진행한다. 이 때에는 제1 마스크를 이용한 공정보다 낮은 노광 에너지로 공정을 진행한다.

이어서 도1e에 도시된 바와 같이, 구리막(17)을 하단의 구리막(14)와 연결하도록 형성한다.

이어서 도1f에 도시된 바와 같이, 시드층(18,19)을 형성한다.

이어서 도1g에 도시된 바와 같이, 인덕터 패턴이 되도록 구리막(20)을 도금하고, 감광막 패턴의 표면에 있는 구리막을 화학적기계적연마공정을 이용하여 제거한다.

이어서 도1h에 도시된 바와 같이, 감광막 패턴(16)을 제거한다.

이어서 도1i에 도시된 바와 같이, 시드층을 제거하면 도시된 바와 같이, 50um 이상 기판에서 떨어져 있는 인덕터를 형성시킬 수 있다.

이와 같은 종래의 RF MEMS 제조방법 중에서 인덕터 패턴을 형성한 이후에 구리 시드층을 증착한 후 인덕터 부분만 구리도금을 하기 위해 구리 화학적기계적 연마 공정을 진행하게 되면, 감광막이 붕괴되거나, 장비의 오염등 여러가지 문제가 발생되는 단점이 있다.

본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 인덕터 제조공정중에 감광막 패턴의 붕괴를 막을 수 있는 반도체 장치의 인덕터 제조방법을 제공함을 목적으로 한다.

본 발명은 기판상에 제1 감광막을 형성하는 단계; 인덕터 형성을 위해 상기 제1 감광막을 일정깊이까지만 패터닝하는 단계; 상기 패터닝된 감광막의 표면에 시드층을 형성하는 단계; 상기 시드층을 덮을 수 있도록 제2 감광막을 형성하는 단 계; 상기 제1 감광막의 패터닝이 이루어지지 않는 영역의 상기 제2 감광막을 선택적으로 제거하여 상기 시드층을 노출시키는 단계; 습식각공정으로 상기 노출된 시드층을 제거하는 단계; 남아 있는 상기 제2 감광막을 제거하는 단계; 상기 제1 감광막의 패터닝된 영역에 금속막을 도금시키는 단계; 및 패터닝된 상기 제1 감광막을 제거하는 단계를 포함하는 반도체 장치의 인덕터 제조방법을 제공한다.

본 발명은 기판상에 제1 감광막을 형성하는 단계; 인덕터 형성을 위해 상기 감광막을 일정깊이까지만 패터닝하는 단계; 상기 패터닝된 감광막의 표면에 시드층을 형성하는 단계; 상기 시드층을 덮을 수 있도록 무기물의 평탄화막을 코팅하는 단계; 에치백 공정을 통해 상기 감광막의 패터닝이 이루어지지 않는 영역의 상기 시드층을 노출시키는 단계; 습식각공정으로 상기 노출된 시드층을 제거하는 단계; 남아 있는 상기 평탄화막을 제거하는 단계; 상기 감광막의 패터닝된 영역에 금속막을 도금시키는 단계; 및 패터닝된 상기 감광막을 제거하는 단계를 포함하는 반도체 장치의 인덕터 제조방법을 제공한다.

본 발명은 RF MEMS 제조방법중 감광막 패턴 형성에 관한 발명으로 다중 노광후 한번의 현상으로 다중 노광 후 한번의 현상으로 RF MEMS 패턴을 형성한 후, 구리시드층을 증착한다. 이 때 상부에 ElectroPlating을 방지하고자 감광막이 있는 상태에서 화학적기계적 연마공정을 실시하여야 하는데, 이 때 감광막이 지탱하지못하고 붕괴될 수 있어, RF MEMS 공정에 상당한 위험요소로 작용한다. 본 발명에서는 수십 마이크로의 감광막 패턴 공정에 습식식각공정을 추가하여 화학적기계적 연마 공정을 쉽게 하여 감광막이 지탱하지못하고 붕괴될 수 있는 문제를 해결하였다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도2a 내지 도2m은 본 발명의 바람직한 실시예에 따른 반도체 장치의 인덕터 제조방법을 나타내는 공정단면도이다.

도2a에 도시된 바와 같이, 본 발명에 의한 반도체 장치의 인덕터 제조방법은 먼저 기판(30)상에 시드층(31,32)을 형성한다. 이어서 감광막 패턴(33)을 네거티브 형태로 형성한다.

이어서 도2b에 도시된 바와 같이, 구리막(34)을 형성한다.

이어서 도2c에 도시된 바와 같이, 50um ~ 100um 가량의 감광막(35)을 형성한다.

이어서 도2d에 도시된 바와 같이, 제1 마스크를 이용하여 하부의 구리막과 인덕터를 연결하기 위한 패터닝공정을 진행하고, 제2 마스크를 이용하여 인덕터 패턴을 형성하기 위한 감광막 패터닝공정을 진행한다. 이때에는 제1 마스크를 이용한 공정보다 낮은 노광 에너지로 공정을 진행한다.

이어서 도2e에 도시된 바와 같이, 구리막(37)을 하단의 구리막(34)과 연결하도록 형성한다.

이어서 도2f에 도시된 바와 같이, 시드층(38,39)을 형성한다.

이어서 도2g에 도시된 바와 같이, 화학적기계적 연마공정을 진행하지 않고, 인덕터 패턴을 형성하기 위한 I-Line 감광성물질(40)을 전체적으로 도포한다.

이는 향후 구리 도금이 되지 않는 부분을 선택적으로 만들어 주기 위함이며, 이 때 사용되는 두께는 수 마이크로(1 ~ 9um) 정도면 된다.

또한 이때 주의해야 할 점은 이 때 사용되는 감광성 물질은 파지티브(positive)로만 사용하여야 하며, 네거티브형태로는 사용불가이다. 이는 향후 감광성 물질을 손쉽게 제거하기 위함이다.

이어서 도2h에 도시된 바와 같이, 구리시드층을 부분적으로 제거하기 위하여 마스크를 통한 부분적 노광공정을 진행한다. 이 때 마스크상 오픈되어 현상후 감광성물질이 제거되는 부분이 구리 시드층이 드러나는 영역이 된다.

이어서 도2i에 도시된 바와 같이, 현상(develop)공정을 통해 라인형태의 감광성 물질이 인덕터 패턴에 존재하도록 한다. 이는 이후 구리시드층을 선택적으로 제거해야 하는데, 이는 플로린(Flourine)계 과수(H2O2) 수용액으로 쉽게 제거가능하며 이 때 감광성물질에 미치는 영향은 미미하다.

이어서 도2j에 도시된 바와 같이, 포지티브 감광성물질을 Acetone 및 Thinner등 일반적인 용액으로 제거한다. 이 때 크로스 링킹(croslinking)이 일어나 경화된 네거티브 감광성 물질은 제거되지 않는다.

이어서 도2k에 도시된 바와 같이. 시드층상에 구리막(41)을 도금한다.

이어서 도2l에 도시된 바와 같이, 감광막(35)을 제거한다.

이어서 도2m에 도시된 바와 같이, 시드층을 제거하면 최종적으로 기판에서 약 50um 떨어진 인덕터를 형성할 수 있다.

전술한 바와 같이 인덕터를 형성하게 되면, 종래에 인덕터 패턴을 형성한 이후에 구리 시드층을 증착한 후 인덕터 부분만 구리도금을 하기 위해 시드층을 화학적기계적연마공정으로 제거해야 하는 과정에서 감광막이 붕괴되고 장비오염등의 문제가 있었지만, 본 발명에서는 감광막 붕괴 및 장비오염등의 제반사항을 방지할 수 있다.

도3a 내지 도3h는 본 발명의 바람직한 제2 실시예에 따른 반도체 장치의 인덕터 제조방법을 나타내는 공정단면도이다.

도3a에 도시된 바와 같이, 제2 실시예에 따른 반도체 장치의 인덕터 제조방법은 도2f에 있는 상태까지는 같은 공정으로 진행한다.

이어서 도3b에 도시된 바와 같이, 기판 전면에 inorganic BARC(DUO, Spin On Glass by HoneyWell)과 같은 물질을 평탄화막(41)으로 도포한다. 이러한 물질은 토폴리지(topology)에 거의 영향을 주지 않고 평탄화시켜 주는 물질이다.

이어서 도3c에 도시된 바와 같이, 에치백 공정을 진행하여 평탄화막(41)을 제거하여 시드층이 노출되도록 한다. 이 때 중요한 점은 토폴리지 즉, 인덕터 패턴에서의 평탄화막과 인덕터의 표면과 두께가 틀리기에 에치백공정을 통해서도 인덕터 패턴에는 평탄화막이 그대로 존재하게 되는 것이다.

이어서 도3d에 도시된 바와 같이, 플로린(Fluorine)계 수용성에 과수를 포함한 습식각공정을 통해 얇은 인덕터 패턴의 표면에 시드층(39)을 선택적으로 제거한다.

이어서 도3e에 도시된 바와 같이, 평탄화막을 플로린(Fluorine)계 화합물을 이용하여 제거한다.

이어서 도3f에 도시된 바와 같이, 남아 있는 시드층상에 구리막(42)을 도금한다. 이 때 감과막 패턴의 상부에는 구리시드층이 없기 때문에 도금되지 않는다.

이어서 도3g에 도시된 바와 같이, 감광막(35)을 제거한다.

이어서 도3h에 도시된 바와 같이, 시드층을 제거하게 되면, 기판에서 약 50nm 정도 떨어진 인덕터를 구현할 수 있게 된다.

전술한 바와 같이 인덕터를 형성하게 되면, 종래에 인덕터 패턴을 형성한 이후에 구리 시드층을 증착한 후 인덕터 부분만 구리도금을 하기 위해 시드층을 화학적기계적연마공정으로 제거해야 하는 과정에서 감광막이 붕괴되고 장비오염등의 문제가 있었지만, 본 발명에서는 감광막 붕괴 및 장비오염등의 제반사항을 방지할 수 있다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해서 RF MEMS 제조방법중 인덕터를 제조하는 데 있어서, 구리시드층을 제거하기 위한 화학적기계적연마 공정을 진행하지 않아, 인덕터 패턴을 위한 감광막 패턴이 붕괴되는 문제가 제거되어 보다 신뢰성있는 인덕터를 제조할 수 있게 되었다.

Claims (10)

1. 시드층이 형성된 기판상에 제1 감광막을 형성하는 단계;

   인덕터 형성을 위해 상기 제1 감광막을 일정깊이까지만 패터닝하는 단계;

   상기 패터닝된 감광막의 표면에 시드층을 형성하는 단계;

   상기 시드층을 덮을 수 있도록 제2 감광막을 형성하는 단계;

   상기 제1 감광막의 패터닝이 이루어지지 않는 영역의 상기 제2 감광막을 선택적으로 제거하여 상기 시드층을 노출시키는 단계;

   습식각공정으로 상기 노출된 시드층을 제거하는 단계;

   남아 있는 상기 제2 감광막을 제거하는 단계;

   상기 제1 감광막의 패터닝된 영역에 금속막을 도금시키는 단계; 및

   상기 기판상에 형성된 시드층, 상기 패터닝된 제1 감광막 및 상기 패터닝된 제1 감광막 상에 형성에 시드층을 제거하는 단계;

   를 포함하는 반도체 장치의 인덕터 제조방법.
2. 제 1 항에 있어서,

   상기 제2 감광막은

   파지티브 형태의 감광성물질로 형성하는 것을 특징으로 하는 반도체 장치의 인덕터 제조방법.
3. 제 1 항에 있어서,

   상기 습식각공정은 플로린계 과수용액을 이용하여 진행하는 것을 특징으로 하는 반도체 장치의 인덕터 제조방법.
4. 제 1 항에 있어서,

   상기 기판상에 상기 제1 감광막을 형성하기 이전에, 상기 기판상에 하부 금속막을 형성하는 단계;를 더 포함하고,

   상기 하부 금속막을 포함하는 상기 기판상에 상기 제1 감광막이 형성되고 패터닝된 후, 상기 제1 감광막을 관통하여 하부 금속막까지 연결되는 연결 금속막을 형성하는 단계;

   를 더 포함하는 것을 특징으로 하는 반도체 장치의 인덕터 제조방법.
5. 제 1 항에 있어서,

   상기 금속막은 구리막인 것을 특징으로 하는 반도체 장치의 인덕터 제조방법.
6. 시드층이 형성된 기판상에 감광막을 형성하는 단계;

   인덕터 형성을 위해 상기 감광막을 일정깊이까지만 패터닝하는 단계;

   상기 패터닝된 감광막의 표면에 시드층을 형성하는 단계;

   상기 시드층을 덮을 수 있도록 무기물의 평탄화막을 코팅하는 단계;

   에치백 공정을 통해 상기 감광막의 패터닝이 이루어지지 않는 영역의 상기 시드층을 노출시키는 단계;

   습식각공정으로 상기 노출된 시드층을 제거하는 단계;

   남아 있는 상기 평탄화막을 제거하는 단계;

   상기 감광막의 패터닝된 영역에 금속막을 도금시키는 단계; 및

   상기 기판상에 형성된 시드층, 상기 패터닝된 감광막 및 상기 패터닝된 감광막 상에 형성된 시드층을 제거하는 단계;

   를 포함하는 반도체 장치의 인덕터 제조방법.
7. 제 6 항에 있어서,

   상기 평탄화막은

   DUO 또는 Spin On Glass by HoneyWell로 형성하는 것을 특징으로 하는 반도체 장치의 인덕터 제조방법.
8. 제 6 항에 있어서,

   상기 습식각공정은 플로린계 과수용액을 이용하여 진행하는 것을 특징으로 하는 반도체 장치의 인덕터 제조방법.
9. 제 6 항에 있어서,

   상기 기판상에 상기 감광막을 형성하기 이전에, 상기 기판상에 하부 금속막을 형성하는 단계;를 더 포함하고,

   상기 하부 금속막을 포함하는 상기 기판상에 상기 감광막이 형성되고 패터닝된 후, 상기 감광막을 관통하여 하부 금속막가지 연결되는 연결 금속막을 형성하는 단계;

   를 더 포함하는 것을 특징으로 하는 반도체 장치의 인덕터 제조방법.
10. 제 6 항에 있어서,

    상기 금속막은 구리막인 것을 특징으로 하는 반도체 장치의 인덕터 제조방법.

Images