KR100998961B1 - 반도체 소자의 인덕터 제조 방법 - Google Patents
반도체 소자의 인덕터 제조 방법 Download PDFInfo
- Publication number
- KR100998961B1 KR100998961B1 KR1020030049946A KR20030049946A KR100998961B1 KR 100998961 B1 KR100998961 B1 KR 100998961B1 KR 1020030049946 A KR1020030049946 A KR 1020030049946A KR 20030049946 A KR20030049946 A KR 20030049946A KR 100998961 B1 KR100998961 B1 KR 100998961B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- seed layer
- forming
- metal seed
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000009969 flowable effect Effects 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 인덕터 제조 방법에 관한 것으로서, 특히 하부 전극이 있는 제 1금속 시드층 상부 전면에 희생막을 형성하고 희생막에 하부 전극의 표면이 노출되는 깊게 오픈된 비아홀과 표면에서 일정 깊이로 얕게 오픈된 트렌치를 형성하는 단계와, 희생막의 비아홀에 비아 전극을 형성하는 단계와, 희생막의 트렌치와 비아 전극 표면에 제 2금속 시드층을 형성하는 단계와, 제 2금속 시드층 상부에 트렌치 영역이 완전히 매립되도록 갭필막을 형성하는 단계와, 희생막 표면이 드러날 때까지 평탄화하여 트렌치내에만 제 2금속 시드층이 남아 있도록 한 후에, 갭필막을 제거하는 단계와, 제 2금속 시드층 상부에 트렌치가 매립되는 금속층을 형성하는 단계를 포함한다. 그러므로 본 발명은 트렌치 내부를 채우는 갭필막에 의해 금속 시드층의 CMP 공정시 CMP 장비의 압력으로 인한 하중을 트렌치 내부를 채우는 갭필막에 의해 균일하게 분산할 수 있다.
인덕터, 트렌치, 갭필, 포토레지스트, CMP
Description
도 1a 내지 도 1i는 종래 기술에 의한 반도체 소자의 인덕터 제조 공정을 순차적으로 나타낸 공정 순서도,
도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 인덕터 제조 공정을 순차적으로 나타낸 공정 순서도.
*도면의 주요 부분에 대한 부호의 설명*
100 : 반도체 기판 102 : 제 1금속 시드층
104 : 하부 전극 106 : 희생막(포토레지스트)
108a : 비아홀 108b : 트렌치
110 : 비아 전극 112, 112a : 제 2금속 시드층
114 : 갭필막 114a : 평탄화된 갭필막
116 : 금속층의 인덕터
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 반도체 소자중에서 RF 수동 소자로 사용되는 인덕터 제조 방법에 관한 것이다.
반도체 소자중에서 RF 수동 소자로 사용되는 인덕터는 3차원 MEMS(Micro Electro Mechanical System) 구조로 제조되고 있다. 이 MEMS 분야는 미세 3차원 구조물, 각종 센서와 액츄에이터, 정밀 기계 그리고 마이클 로봇 등 전통적인 기계가공으로 불가능한 각종 응용분야별 초소형 대상물을 제작할 수 있는 미세가공기술로서 실리콘 미세가공기술과 집적회로 제조 기술을 접목함으로써 초소형, 고집적, 대량생산이 가능하여 저가격화와 고성능을 동시에 구현할 수 있는 가공기술이다.
도 1a 내지 도 1i는 종래 기술에 의한 반도체 소자의 인덕터 제조 공정을 순차적으로 나타낸 공정 순서도로서, 이들 도면을 참조하여 종래 인덕터 제조 방법을 설명하면 다음과 같다.
우선 도 1a에 도시된 바와 같이, 반도체 기판(10)으로서 실리콘 기판 상부에 제 1금속 시드층으로서 구리 시드층(Cu seed layer)(12)을 형성한다. 제 1금속 시드층(12) 상부면에서 도금 공정으로 구리층으로 이루어진 하부 전극(14)을 형성한 후에 사진 공정을 진행하여 하부 전극(14)이 형성된 제 1금속 시드층(12) 상부면에 희생막 역할을 하는 50㎛∼100㎛의 포지티브 포토레지스트(16)를 도포한다.
그리고 도 1b에 도시된 바와 같이, 1차 마스크 패턴(18)을 이용한 노광 공정을 진행하여 하부 전극(14)과 이후 형성될 인덕터를 연결하기 위한 영역을 정의하 고자 희생막인 포토레지스트(16)를 통해 하부 전극(14) 표면까지 광이 도달하도록 깊게 노광(deep expose)한다. 이때 포토레지스트(16)에 깊게 노광된 부위를 16a로 나타낸다.
그 다음 도 1c에 도시된 바와 같이, 2차 마스크 패턴(20)을 이용한 노광 공정을 진행하여 인덕터 패턴을 정의하고자 1차 노광보다 낮은 에너지로 포토레지스트(16)를 얕게 노광(shallow expose)한다. 이때 포토레지스트(16)에 얕게 노광된 부위를 16b로 나타낸다. 도 1b 및 도 1c에 사용된 마스크 패턴(18, 20)의 a는 광 투과 영역과 광 차단 영역을 정의하는 크롬막(a)을 나타낸다.
이와 같이 1차 및 2차 노광 공정을 거친 포토레지스트(16)에 현상 공정을 실시하면 도 1d와 같이 포토레지스트(16)에 하부 전극(14)의 표면이 노출되는 깊게 오픈된 비아홀(22)과 표면에서 일정 깊이로 얕게 오픈된 트렌치(24)가 형성된다.
도 1e에 도시된 바와 같이, 포토레지스트(16)의 비아홀(22)에 구리 도금을 진행하여 구리로 채워 비아 전극(26)을 형성한다.
그런 다음 도 1f 및 도 1g에 도시된 바와 같이, 포토레지스트(16) 상부면과 비아 전극(26) 표면에 제 2금속 시드층(28)으로서 구리 시드층을 형성한 후에 CMP(Chemical Mechanical Polishing) 공정으로 포토레지스트(16) 표면이 드러날 때까지 평탄화 공정을 진행하여 트렌치 부위를 제외하고 포토레지스트(16) 상부면에 있는 제 2금속 시드층(28)을 제거한다. 이로 인해 포토레지스트(16)의 트렌치 내측면 및 바닥에만 제 2금속 시드층(28a)이 남아 있게 된다.
그 다음 도 1h에 도시된 바와 같이, 금속 시드층(28) 상부에 구리 도금을 진 행하여 트렌치 내부를 구리층(30)으로 채운다.
그리고나서 금속 시드층(28a) 및 포토레지스트(16) 패턴을 제거하면 도 1i와 같이 비아 전극(26)을 통해 하부 전극(14)과 수직으로 연결된 구리층(30)의 3차원 RF 인덕터가 제조된다.
그런데 이와 같은 종래 인덕터 제조 공정시 제 2금속 시드층(28)을 CMP로 평탄화하는 과정에서 CMP 장비의 압력으로 인해 포토레지스트(16)에 많은 하중이 걸려 포토레지스트(16)가 쓰러지게 되는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 포토레지스트의 트렌치에 금속 시드층을 형성하고 트렌치 내부를 채우는 갭필막을 형성한 후에 금속 시드층의 CMP 공정을 진행함으로써 CMP 장비의 압력으로 인한 하중을 트렌치 내부를 채우는 갭필막에 의해 균일하게 분산할 수 있어 RF MEMS 기술에 의한 인덕터 제조 공정의 수율을 향상시킬 수 있는 반도체 소자의 인덕터 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판 상부에 제 1금속 시드층을 형성하고 그 위에 금속으로 이루어진 하부 전극을 형성하는 단계와, 하부 전극이 있는 제 1금속 시드층 상부 전면에 희생막을 형성하고 희생막에 하부 전극의 표면이 노출되는 깊게 오픈된 비아홀과 표면에서 일정 깊이로 얕게 오픈된 트렌치를 형성하는 단계와, 희생막의 비아홀에 비아 전극을 형성하는 단계와, 희생막의 트렌치와 비아 전극 표면에 제 2금속 시드층을 형성하는 단계와, 제 2금속 시드층 상부에 트렌치 영역이 완전히 매립되도록 갭필막을 형성하는 단계와, 희생막 표면이 드러날 때까지 평탄화하여 트렌치내에만 제 2금속 시드층이 남아 있도록 한 후에, 갭필막을 제거하는 단계와, 제 2금속 시드층 상부에 트렌치가 매립되는 금속층을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 인덕터 제조 공정을 순차적으로 나타낸 공정 순서도로서, 이들 도면을 참조하여 본 발명의 인덕터 제조 공정에 대해 설명한다.
우선 도 2a를 참조하면 본 발명은 반도체 기판(100) 상부에 제 1금속 시드층(102)으로서 구리 시드층을 형성하고 그 위에 구리층으로 이루어진 하부 전극(104)을 형성한다. 그리고 하부 전극(104)이 있는 제 1금속 시드층(102) 상부 전면에 희생막 역할을 하는 포토레지스트(106)를 도포한다. 그런 다음 포토레지스트(106)에 1차 및 2차의 노광 공정과 현상 공정을 진행하여 하부 전극(104)의 표면이 노출되도록 포토레지스트(106) 표면에서 깊게 오픈된 비아홀(108a)과 포토레지스트(106) 표면에서 일정 깊이로 얕게 오픈된 트렌치(108b)를 형성한다.
이어서 도 2b에 도시된 바와 같이, 포토레지스트(106)의 비아홀(108a)에 구리 도금을 진행하여 구리로 채워 비아 전극(110)을 형성하고, 포토레지스트(106)의 트렌치(108b)와 비아 전극(110) 표면에 제 2금속 시드층(112)으로서 구리 시드층을 형성한다.
그 다음 도 2c에 도시된 바와 같이, 제 2금속 시드층(112)의 CMP 공정을 진행하기에 앞서 본 발명에 따라 사진 공정을 진행하여 제 2금속 시드층(112) 상부에 포토레지스트(106)의 트렌치 영역을 완전히 매립하는 갭필막(114)으로서 포토레지스트를 도포한다. 여기서 갭필막(114)이 포토레지스트일 경우 포지티브 또는 네가티브 포토레지스트를 모두 사용가능하며 포토레지스트 도포 후에 90℃∼200℃에서 포토레지스트를 베이킹하여 사용한다. 한편 본 발명은 갭필막(114) 물질로서 포토레지스트 대신에 유동성이 있는 다른 절연 물질, 예컨대 SOG(Spin On Glass) 등으로 대체가 가능하다.
그리고 도 2d에 도시된 바와 같이, 전면 식각 공정으로 추가 도포된 포토레지스트의 갭필막(114)을 식각하되, 제 2금속 시드층(112)이 노출되면서 하부의 포토레지스트(106) 표면까지 식각한다. 이로 인해 트렌치 영역을 채우는 평탄화된 갭필막(114a)이 형성된다. 본 발명은 실시예에서 전면 식각 공정으로 갭필막(114)을 식각하여 제 2금속 시드층(112)을 노출시켰지만 이 공정을 생략하고 바로 CMP 공정으로 진행할 수 있다.
그런 다음 도 2e에 도시된 바와 같이, CMP 공정으로 포토레지스트(106) 표면이 드러날 때까지 제 2금속 시드층(112)을 평탄화하여 트렌치 부위를 제외하고 포 토레지스트(106) 상부면에 있는 제 2금속 시드층(112a)이 모두 제거된다. 이로 인해 포토레지스트(106)의 트렌치 내측면 및 바닥에만 제 2금속 시드층(112a)이 남아 있게 된다. 본 발명에서는 제 2금속 시드층(112)의 평탄화 공정시 포토레지스트(106)의 트렌치 내부를 추가된 포토레지스트의 갭필막(114a)으로 채우고 있어 CMP 장비로 인한 하중을 균일하게 분산시켜 CMP 장비 압력으로 인해 포토레지스트(106)가 쓰러지는 것을 막을 수 있다.
계속해서 트렌치 내부를 채우는 갭필막(114a)을 선택적으로 제거하면 도 2f와 같이 포토레지스트(106)의 트렌치(108a, 108b)에만 제 2금속 시드층(112a)이 남아 있게 된다. 여기서 갭필막(114a)이 포토레지스트일 경우 포토레지스트 제거 용액, 예컨대 PGMEA(Propylen Glycol Monomethyl Ether Acetate), TMAH(Tetra Methyl Ammonium Hydroxide), 또는 Na/K 등이 함유된 현상액으로 제거할 수 있다. 혹은 상기 갭필막(114a)에만 자외선을 조사한 후에 상기 현상액으로 제거할 수 있다.
도 2g에 도시된 바와 같이, 제 2금속 시드층(112a) 상부에 구리 도금을 진행하여 포토레지스트(106)의 트렌치(108a, 108b) 내부를 구리층(116)으로 채운다.
그리고나서 제 2금속 시드층(112a) 및 포토레지스트(106) 패턴을 제거하면 도 2h와 같이 비아 전극(110)을 통해 하부 전극(104)과 수직으로 연결된 구리층(116)의 인덕터가 제조된다.
본 발명의 실시예에서는 금속층 물질을 구리로 하여 설명하였지만, 다른 금속 물질로 변경이 가능함은 당업자라면 능히 알 수 있다.
이상 상술한 바와 같이, 본 발명은 포토레지스트의 트렌치에 금속 시드층을 형성하고 트렌치 내부를 채우는 갭필막을 형성한 후에 금속 시드층의 CMP 공정을 진행함으로써 CMP 장비의 압력으로 인한 하중을 트렌치 내부를 채우는 갭필막에 의해 균일하게 분산할 수 있어 RF MEMS 기술에 의한 인덕터 제조 공정의 수율을 향상시킬 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
Claims (5)
- 반도체 기판 상부에 제 1금속 시드층을 형성하고 그 위에 금속으로 이루어진 하부 전극을 형성하는 단계;상기 하부 전극이 있는 제 1금속 시드층 상부 전면에 희생막을 형성하고 상기 희생막에 상기 하부 전극의 표면을 노출시키는 비아홀과 상기 하부 전극의 표면을 노출시키지 않는 트렌치를 형성하는 단계;상기 희생막의 비아홀에 비아 전극을 형성하는 단계;상기 희생막의 트렌치와 비아 전극 표면에 제 2금속 시드층을 형성하는 단계;상기 제 2금속 시드층 상부에 트렌치 영역이 완전히 매립되도록 갭필막을 형성하는 단계;상기 희생막 표면이 드러날 때까지 평탄화하여 트렌치내에만 제 2금속 시드층이 남아 있도록 한 후에, 상기 갭필막을 제거하는 단계; 및상기 제 2금속 시드층 상부에 트렌치가 매립되는 금속층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 인덕터 제조 방법.
- 제 1항에 있어서, 상기 희생막 표면이 드러날 때까지 평탄화하기 이전에, 전면 식각 공정으로 상기 갭필막을 식각하여 제 2금속 시드층을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 인덕터 제조 방법.
- 제 1항에 있어서, 상기 갭필막은 포토레지스트 또는 유동성 절연 물질로 이루어진 것을 특징으로 하는 반도체 소자의 인덕터 제조 방법.
- 제 1항 또는 제 3항에 있어서, 상기 갭필막이 포토레지스트이면 90℃∼200℃에서 베이킹하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 인덕터 제조 방법.
- 제 1항 또는 제 3항에 있어서, 상기 갭필막이 포토레지스트이면 상기 갭필막의 제거는 포토레지스트 제거 용액으로 제거하거나 상기 갭필막에만 자외선을 조사한 후에 현상액으로 선택 제거하는 것을 특징으로 하는 반도체 소자의 인덕터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030049946A KR100998961B1 (ko) | 2003-07-21 | 2003-07-21 | 반도체 소자의 인덕터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030049946A KR100998961B1 (ko) | 2003-07-21 | 2003-07-21 | 반도체 소자의 인덕터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050011104A KR20050011104A (ko) | 2005-01-29 |
| KR100998961B1 true KR100998961B1 (ko) | 2010-12-09 |
Family
ID=37223205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030049946A KR100998961B1 (ko) | 2003-07-21 | 2003-07-21 | 반도체 소자의 인덕터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100998961B1 (ko) |
-
2003
- 2003-07-21 KR KR1020030049946A patent/KR100998961B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050011104A (ko) | 2005-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101576335B1 (ko) | 집적 회로 패터닝 방법 | |
| US9269606B2 (en) | Spacer enabled active isolation for an integrated circuit device | |
| CN111689460B (zh) | 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法 | |
| KR100741926B1 (ko) | 폴리실리콘 패턴 형성 방법 | |
| US11081353B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100998961B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
| KR100796509B1 (ko) | 반도체 소자의 제조방법 | |
| KR100998963B1 (ko) | 반도체 소자의 ｒｆ 인덕터 제조 방법 | |
| CN115440666A (zh) | 具有双应力衬垫结构的cmos器件的制造方法 | |
| KR100998964B1 (ko) | 반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법 | |
| KR100434840B1 (ko) | 3차원 구조의 패턴을 이용한 반도체 소자 제조 방법 | |
| KR101147353B1 (ko) | 반도체 소자의 ｒｆ 인덕터 제조 방법 | |
| KR100947458B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
| KR100608343B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| US11211258B2 (en) | Method of addressing dissimilar etch rates | |
| KR100577016B1 (ko) | 반도체 소자의 ｒｆ 인덕터 제조 방법 | |
| KR20050045673A (ko) | 반도체 소자의 인덕터 제조 방법 | |
| KR101016341B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
| KR101158394B1 (ko) | 반도체 장치의 인덕터 제조방법 | |
| KR20060076498A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010035686A (ko) | 반도체 소자의 마스크 정렬 키 형성방법 | |
| KR20070046379A (ko) | 반도체 소자의 제조 방법 | |
| KR100905181B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100396432B1 (ko) | 3차원 구조의 패턴을 이용한 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 10 |