KR100998964B1 - 반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법 - Google Patents

반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법 Download PDF

Info

Publication number
KR100998964B1
KR100998964B1 KR1020030049945A KR20030049945A KR100998964B1 KR 100998964 B1 KR100998964 B1 KR 100998964B1 KR 1020030049945 A KR1020030049945 A KR 1020030049945A KR 20030049945 A KR20030049945 A KR 20030049945A KR 100998964 B1 KR100998964 B1 KR 100998964B1
Authority
KR
South Korea
Prior art keywords
pattern
via hole
inductor
trench
photoresist film
Prior art date
Application number
KR1020030049945A
Other languages
English (en)
Other versions
KR20050011103A (ko
Inventor
김영근
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030049945A priority Critical patent/KR100998964B1/ko
Publication of KR20050011103A publication Critical patent/KR20050011103A/ko
Application granted granted Critical
Publication of KR100998964B1 publication Critical patent/KR100998964B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법에 관한 것으로서, 특히 금속 시드층 상부 전면에 포토레지스트막을 형성하는 단계와, 포토레지스트막에 패드 부분이 형성될 비아홀 영역은 그대로 광 투과 기판을 통과시키고 인덕터 패턴이 형성될 트렌치 영역은 광 투과 기판 상부에 비아홀 영역보다 낮은 광 투과율을 갖도록 위상차 패턴이 형성되며 위상차 패턴 상부에 인덕터 패턴이 형성되지 않는 부분을 마스킹하는 광 차단 패턴이 설치된 마스크 패턴을 이용하여 노광 공정을 진행하는 단계와, 노광된 포토레지스트막에 현상 공정을 진행하여 포토레지스트막 표면으로부터 금속 시드층의 표면까지 오픈된 비아홀을 형성함과 동시에 포토레지스트 표면으로부터 일정 깊이까지 얕게 오픈된 트렌치를 형성하는 단계를 포함한다. 그러므로 본 발명은 1회 사진 공정으로 포토레지스트막에 패드 연결용 비아홀과 인덕터 패턴용 트렌치를 동시에 형성할 수 있어 제조 공정 수를 줄일 수 있다.
인덕터, 트렌치, 마스크 패턴

Description

반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법{METHOD FOR MANUFACTURING INDUCTOR'S VIA HOLE AND TRENCH OF THE SEMICONDUCTOR DEVICE}
도 1a 내지 도 1i는 종래 기술에 의한 반도체 소자의 인덕터 전체 제조 공정을 순차적으로 나타낸 공정 순서도,
도 2는 본 발명에 따른 반도체 소자의 인덕터용 비아홀 및 트렌치 영역을 정의하는 마스크 패턴을 나타낸 도면,
도 3a 내지 도 3c는 도 2의 마스크 패턴을 이용하여 본 발명의 포토레지스트에 인덕터용 비아홀 및 트렌치 영역을 정의하는 공정을 나타낸 공정 순서도.
*도면의 주요 부분에 대한 부호의 설명*
102 : 마스크 패턴 104 : 광 투과막
106 : 광 차단막 110 : 반도체 기판
112 : 금속 시드층 114 : 희생막(포토레지스트)
116a : 패드 노광 영역 116b : 인덕터 노광 영역
118 : 비아홀 120 : 트렌치
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 RF 수동 소자로 사용되는 인덕터를 갖는 반도체 소자의 제조 공정시 포토레지스트에 비아홀 및 트렌치 영역을 정의하는 방법에 관한 것이다.
반도체 소자중에서 RF 수동 소자로 사용되는 인덕터는 3차원 MEMS(Micro Electro Mechanical System) 구조로 제조되고 있다. 이 MEMS 분야는 미세 3차원 구조물, 각종 센서와 액츄에이터, 정밀 기계 그리고 마이클 로봇 등 전통적인 기계가공으로 불가능한 각종 응용분야별 초소형 대상물을 제작할 수 있는 미세가공기술로서 실리콘 미세가공기술과 집적회로 제조 기술을 접목함으로써 초소형, 고집적, 대량생산이 가능하여 저가격화와 고성능을 동시에 구현할 수 있는 가공기술이다.
도 1a 내지 도 1i는 종래 기술에 의한 반도체 소자의 인덕터 전체 제조 공정을 순차적으로 나타낸 공정 순서도로서, 이들 도면을 참조하여 종래 인덕터 제조 방법을 설명하면 다음과 같다.
우선 도 1a에 도시된 바와 같이, 반도체 기판(10)으로서 실리콘 기판 상부에 제 1금속 시드층으로서 구리 시드층(Cu seed layer)(12)을 형성한다. 제 1금속 시드층(12) 상부면에서 도금 공정으로 구리층으로 이루어진 하부 전극(14)을 형성한 후에 사진 공정을 진행하여 하부 전극(14)이 형성된 제 1금속 시드층(12) 상부면에 희생막 역할을 하는 50㎛∼102㎛의 포지티브 포토레지스트(16)를 도포한다.
그리고 도 1b에 도시된 바와 같이, 1차 마스크 패턴(18)을 이용한 노광 공정을 진행하여 하부 전극(14)과 이후 형성될 인덕터를 연결하기 위한 영역을 정의하고자 희생막인 포토레지스트(16)를 통해 하부 전극(14) 표면까지 광이 도달하도록 깊게 노광(deep expose)한다. 이때 포토레지스트(16)에 깊게 노광된 부위를 16a로 나타낸다.
그 다음 도 1c에 도시된 바와 같이, 2차 마스크 패턴(20)을 이용한 노광 공정을 진행하여 인덕터 패턴을 정의하고자 1차 노광보다 낮은 에너지로 포토레지스트(16)를 얕게 노광(shallow expose)한다. 이때 포토레지스트(16)에 얕게 노광된 부위를 16b로 나타낸다. 도 1b 및 도 1c에 사용된 마스크 패턴(18, 20)의 a는 광 투과 영역과 광 차단 영역을 정의하는 크롬막(a)을 나타낸다.
이와 같이 1차 및 2차 노광 공정을 거친 포토레지스트(16)에 현상 공정을 실시하면 도 1d와 같이 포토레지스트(16)에 하부 전극(14)의 표면이 노출되도록 포토레지스트(16) 표면으로부터 깊게 오픈된 비아홀(22)과 포토레지스트(16) 표면으로부터 얕게 오픈된 트렌치(24)가 형성된다.
도 1e에 도시된 바와 같이, 포토레지스트(16)의 비아홀(22)에 구리 도금을 진행하여 구리로 채워 패드 전극(26)을 형성한다.
그런 다음 도 1f 및 도 1g에 도시된 바와 같이, 포토레지스트(16) 상부면과 패드 전극(26) 표면에 제 2금속 시드층(28)으로서 구리 시드층을 형성한 후에 CMP(Chemical Mechanical Polishing) 공정으로 포토레지스트(16) 표면이 드러날 때 까지 평탄화 공정을 진행하여 트렌치 부위를 제외하고 포토레지스트(16) 상부면에 있는 제 2금속 시드층(28)을 제거한다. 이로 인해 포토레지스트(16)의 트렌치 내측면 및 바닥에만 제 2금속 시드층(28a)이 남아 있게 된다.
그 다음 도 1h에 도시된 바와 같이, 금속 시드층(28) 상부에 구리 도금을 진행하여 트렌치 내부를 구리층(30)으로 채운다.
그리고나서 금속 시드층(28a) 및 포토레지스트(16) 패턴을 제거하면 도 1i와 같이 패드 전극(26)을 통해 하부 전극(14)과 수직으로 연결된 구리층(30)의 3차원 RF 인덕터가 제조된다.
그런데 이와 같은 종래 인덕터 제조 공정시 반도체 소자의 패드와 연결되는 하부 전극이 노출되는 비아홀과 인덕터의 금속 패턴이 형성될 부분인 트렌치를 위하여 2개의 마스크를 이용한 2차의 사진 공정이 진행되기 때문에 제조 공정이 복잡해지게 된다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 반도체 소자의 패드 부분이 형성될 비아홀 영역은 그대로 광 투과 기판을 통과시키고 인덕터 패턴이 형성될 트렌치 영역은 비아홀보다 낮은 광 투과율을 갖도록 광 투과 기판 상부에 위상차 패턴이 있으며 인덕터 패턴이 형성되지 않는 부분은 위상차 패턴 상부에 광 차단 패턴이 있는 마스크 패턴을 이용한 노광 공정을 실시함으로써 1회 사진 공정으로 포토레지스트에 패드 연결용 비아홀과 인덕터 패턴용 트렌치를 동시에 형성할 수 있어 RF MEMS 기술에 의한 인덕터 제조 공정 수를 줄일 수 있는 반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판 상부에 금속 시드층을 형성하고 금속 시드층 상부 전면에 포토레지스트막을 형성하는 단계와, 포토레지스트막에 패드 부분이 형성될 비아홀 영역은 그대로 광 투과 기판을 통과시키고 인덕터 패턴이 형성될 트렌치 영역은 광 투과 기판 상부에 비아홀 영역보다 낮은 광 투과율을 갖도록 위상차 패턴이 형성되며 위상차 패턴 상부에 인덕터 패턴이 형성되지 않는 부분을 마스킹하는 광 차단 패턴이 설치된 마스크 패턴을 이용하여 노광 공정을 진행하는 단계와, 노광된 포토레지스트막에 현상 공정을 진행하여 포토레지스트막 표면으로부터 금속 시드층의 표면까지 오픈된 비아홀을 형성함과 동시에 포토레지스트 표면으로부터 일정 깊이까지 얕게 오픈된 트렌치를 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 반도체 소자의 인덕터용 비아홀 및 트렌치 영역을 정의하는 마스크 패턴을 나타낸 도면이다.
도 2를 참조하면, 본 발명의 마스크 패턴(100)은 석영, 유리 등의 광 투과 기판(102) 상부에 위상차 패턴(104)이 형성되어 있으며 위상차 패턴(104) 상부에 광 차단 패턴(106)이 형성되어 있다.
여기서, 위상차 패턴(104)에 의해 광 투과 기판(102)이 그대로 오픈된 부위는 패드 부분이 형성될 비아홀 영역이 되며 100% 광이 모두 투과된다.
그리고 광 차단막 패턴(106)에 의해 위상차 패턴(104)이 오픈된 부위는 인덕터 패턴이 형성될 트렌치 영역을 정의하되, 광 투과 기판(102)보다 낮은 광 투과율, 예컨대 5%∼95% 투과율을 갖는 위상차 물질로 이루어진다. 위상차 패턴(104)은 MoSiON, SiN, CrOF, 또는 TiN의 위상차 물질로 형성된다.
또한 광 차단 패턴(106)은 위상차 패턴(104) 상부에서 인덕터 패턴이 형성되지 않는 부분을 마스킹하기 위하여 크롬 등의 금속으로 이루어져 광을 100% 투과시키지 않는다.
도 3a 내지 도 3c는 도 2의 마스크 패턴을 이용하여 본 발명의 포토레지스트에 인덕터용 비아홀 및 트렌치 영역을 정의하는 공정을 나타낸 공정 순서도이다. 이들 도면을 참조하면 본 발명에 따른 인덕터를 갖는 반도체 소자의 패드 연결용 비아홀 및 인덕터용 트렌치 제조 공정은 다음과 같다.
도 3a에 도시된 바와 같이, 본 발명은 반도체 기판(110)으로서 실리콘 기판 상부에 금속 시드층(112)으로서 구리 시드층을 형성하고 그 위에 미도시되어 있지만 구리층으로 이루어진 하부 전극을 형성한다. 그리고 금속 시드층(112) 상부 전면에 희생막 역할을 하는 포토레지스트막(114)을 도포한다.
그 다음 도 3b에 도시된 바와 같이, 포토레지스트막(114)에 도 2의 마스크 패턴(100)을 이용한 1차의 노광 공정을 진행하여 포토레지스트막(114) 표면으로부터 금속 시드층(112)의 표면까지 깊이 노광된 부분(116a)을 형성한다. 이와 동시에 포토레지스트막(114) 표면으로부터 일정 깊이까지 얕게 노광된 부분(116b)을 형성한다. 이때 116a는 반도체 소자의 패드가 형성될 부분의 비아홀 영역이며 116b는 인덕터가 형성될 부분의 트렌치 영역이 된다.
즉, 본 발명의 포토레지스트막(114)내 비아홀 영역의 노광된 부분(116a)은 마스크 패턴(100)의 위상차 패턴(104) 및 광 차단 패턴(106)이 없기 때문에 광 투과 기판(102)을 통해서 광이 100% 투과되어 금속 시드층(112) 표면까지 노광된다. 그런데, 마스크 패턴(100)내 광 차단 패턴(106)이 없는 위상차 패턴(104)에서는 5%∼95%의 광 투과율로 포토레지스트막(114)에 투과되기 때문에 포토레지스트막(114) 표면에서부터 일정 깊이까지만 노광된다. 이 부분이 인덕터가 형성될 부분의 트렌치 영역의 노광 부위(116b)가 된다. 그리고 광 차단 패턴(106)이 있는 마스크 패턴(100)은 광이 전혀 통과할 수 없으므로 해당 영역에 대응하는 포토레지스트막에서는 노광이 이루어지지 않는다.
이와 같이 노광 공정이 진행된 후에, 도 3c에 도시된 바와 같이, 본 발명의 마스크 패턴(100)에 의해 노광된 포토레지스트막(114)에 현상 공정을 진행하면 노광된 부위가 제거된다. 이에 따라 포토레지스트막(114) 표면에서부터 금속 시드층(112) 표면까지 오픈된 비아홀(118)과 포토레지스트막(114) 표면에서부터 일정 깊이로 얕게 오픈된 트렌치(120)가 형성된다.
그러므로 본 발명은 도 2의 마스크 패턴(100)을 사용하여 1회의 노광 및 현 상 공정으로 포토레지스트막(114)에 패드가 형성될 부분인 비아홀(118)을 형성함과 동시에 인덕터 패턴이 형성될 부분이 트렌치(120)를 형성함으로써 제조 공정을 단축할 수 있다.
이후 도면에 도시되지 않았지만 종래 도 1e 내지 도 1i와 같이 인덕터 제조 공정을 진행하여 3차원 인덕터를 제조한다.
이상 상술한 바와 같이, 본 발명은 반도체 소자의 패드 부분이 형성될 비아홀 영역은 그대로 광 투과 기판을 통과시키고 인덕터 패턴이 형성될 트렌치 영역은 비아홀보다 낮은 광 투과율을 갖도록 광 투과 기판 상부에 위상차 패턴이 있으며 인덕터 패턴이 형성되지 않는 부분은 위상차 패턴 상부에 광 차단 패턴이 있는 마스크 패턴을 이용한 노광 공정을 실시함으로써 1회 사진 공정으로 포토레지스트에 패드 연결용 비아홀과 인덕터 패턴용 트렌치를 동시에 형성할 수 있다. 따라서 본 발명은 RF MEMS 기술에 의한 인덕터 제조 공정 수를 줄일 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (3)

  1. 반도체 기판 상부에 금속 시드층을 형성하고 상기 금속 시드층 상부 전면에 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막에 패드 부분이 형성될 비아홀 영역은 그대로 광 투과 기판을 통과시키고 인덕터 패턴이 형성될 트렌치 영역은 상기 광 투과 기판 상부에 비아홀 영역보다 낮은 광 투과율을 갖도록 위상차 패턴이 형성되며 상기 위상차 패턴 상부에 인덕터 패턴이 형성되지 않는 부분을 마스킹하는 광 차단 패턴이 설치된 마스크 패턴을 이용하여 노광 공정을 진행하는 단계; 및
    상기 노광된 포토레지스트막에 현상 공정을 진행하여 상기 포토레지스트막 표면으로부터 상기 금속 시드층의 표면까지 오픈된 비아홀을 형성함과 동시에 상기 포토레지스트 표면으로부터 일정 깊이까지 오픈된 트렌치를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법.
  2. 제 1항에 있어서, 상기 마스크 패턴의 위상차 패턴은 광 투과율이 5%∼95%인 것을 특징으로 하는 반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법.
  3. 제 1항에 있어서, 상기 마스크 패턴의 위상차 패턴은 MoSiON, SiN, CrOF, 또는 TiN으로 이루어진 것을 특징으로 하는 반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법.
KR1020030049945A 2003-07-21 2003-07-21 반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법 KR100998964B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030049945A KR100998964B1 (ko) 2003-07-21 2003-07-21 반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049945A KR100998964B1 (ko) 2003-07-21 2003-07-21 반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법

Publications (2)

Publication Number Publication Date
KR20050011103A KR20050011103A (ko) 2005-01-29
KR100998964B1 true KR100998964B1 (ko) 2010-12-09

Family

ID=37223204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049945A KR100998964B1 (ko) 2003-07-21 2003-07-21 반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법

Country Status (1)

Country Link
KR (1) KR100998964B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922561B1 (ko) * 2007-09-28 2009-10-21 주식회사 동부하이텍 반도체 소자의 인덕터 및 그 형성방법

Also Published As

Publication number Publication date
KR20050011103A (ko) 2005-01-29

Similar Documents

Publication Publication Date Title
KR100998964B1 (ko) 반도체 소자의 인덕터용 비아홀 및 트렌치 제조 방법
KR100998963B1 (ko) 반도체 소자의 ｒｆ 인덕터 제조 방법
KR20050045673A (ko) 반도체 소자의 인덕터 제조 방법
KR100998961B1 (ko) 반도체 소자의 인덕터 제조 방법
CN105988311A (zh) 一种对准图形及其制作方法
KR101147353B1 (ko) 반도체 소자의 ｒｆ 인덕터 제조 방법
US20110033785A1 (en) Method of fabricating integrated circuit using alternating phase-shift mask and phase-shift trim mask
KR20000020823A (ko) 금속 미세 구조물 제조 방법
KR100518083B1 (ko) 리가 공정을 이용한 금속 구조물 제조방법
KR100505414B1 (ko) 정렬 키 형성 방법
KR100947458B1 (ko) 반도체 소자의 인덕터 제조 방법
KR20030001986A (ko) 반도체 제조용 노광 마스크의 제조방법
KR100577016B1 (ko) 반도체 소자의 ｒｆ 인덕터 제조 방법
CN108074806A (zh) 在基体的表面形成凸起结构的方法
KR100881518B1 (ko) 반도체 소자의 ｏｐｃ 모델링 방법 및 그 구조
KR100227634B1 (ko) 반도체 소자의 제조방법
KR101016341B1 (ko) 반도체 소자의 인덕터 제조 방법
JP2003330159A (ja) 透過型位相シフトマスク及び該透過型位相シフトマスクを用いたパターン形成方法
KR100480811B1 (ko) 노광 마스크 및 그를 이용한 노광 방법
JP2001350269A (ja) 半田印刷用マスクの製造方法
KR20070046379A (ko) 반도체 소자의 제조 방법
KR20200081041A (ko) 고분자 평면 광소자용 단일 정렬 멀티패턴 제조 방법
KR100289664B1 (ko) 노광 마스크의 제조방법
KR20010056936A (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100442288B1 (ko) 반도체소자의셀마스크및그의제작방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 10