KR20050036733A - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20050036733A
KR20050036733A KR1020040081554A KR20040081554A KR20050036733A KR 20050036733 A KR20050036733 A KR 20050036733A KR 1020040081554 A KR1020040081554 A KR 1020040081554A KR 20040081554 A KR20040081554 A KR 20040081554A KR 20050036733 A KR20050036733 A KR 20050036733A
Authority
KR
South Korea
Prior art keywords
film
sio
film forming
processing container
gas
Prior art date
Application number
KR1020040081554A
Other languages
English (en)
Other versions
KR101014062B1 (ko
Inventor
하세베가즈히데
엔도오아쯔시
스즈끼다이스께
스즈끼게이스께
Original Assignee
도쿄 엘렉트론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄 엘렉트론 가부시키가이샤 filed Critical 도쿄 엘렉트론 가부시키가이샤
Publication of KR20050036733A publication Critical patent/KR20050036733A/ko
Application granted granted Critical
Publication of KR101014062B1 publication Critical patent/KR101014062B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 과제는 이음매가 없고, 게다가 에칭 내성을 향상시킬 수 있는 성막 방법을 제공하는 것이다.
피처리체(W)의 표면에 박막을 퇴적시키는 성막 방법에 있어서, 상기 피처리체의 표면에 SiO2막을 형성하는 SiO2막 형성 공정과, 상기 SiO2막의 막질을 개선하기 위해 상기 SiO2막을 산소 활성종과 수산기 활성종을 주체로 하는 분위기 속에서 어닐링 처리하는 개질 공정을 갖는다. 이와 같이, 피처리체의 표면에 형성된 SiO2막을 산소 활성종과 수산기 활성종을 주체로 하는 분위기 속에서 어닐링 처리함으로써 개질을 행하였으므로, SiO2막 중에 이음매가 없고, 게다가 그 에칭 내성을 향상시킬 수 있다.

Description

성막 방법 및 성막 장치{FILM FORMING METHOD AND FILM FORMING APPARATUS}
본 발명은 반도체 웨이퍼 등의 피처리체의 표면에 박막을 퇴적시키는 성막 방법 및 성막 장치에 관한 것이다.
일반적으로, 반도체 집적 회로를 제조하기 위해서는 실리콘 기판 등으로 이루어지는 반도체 웨이퍼에 대해, 성막 처리, 에칭 처리, 산화 처리, 확산 처리, 개질 처리 등의 각종의 처리가 행해진다. 상기 각종의 처리 중에서, 예를 들어 성막 처리를 예로 들어 반도체 집적 회로의 최근 또 다른 고미세화의 요구 및 고집적화의 요구에 의해, 각종 퇴적막의 박막화도 요구되고 있고, 이에 수반하여 매립용의 절연막이나 게이트 절연막 등의 절연막의 박막화도 행해지고 있다.
여기서 절연막으로서 웨이퍼 표면에 형성되어 있는 트렌치나 반도체 소자 등의 고종횡비 구조의 요철을 매립하는 절연막에 대해 설명하면, 이러한 종류의 매립용의 절연막을 형성하기 위해서는 요철을 충분히 매립하기 위해 스텝률이 우수한 성막 방법이 채용되고 있고, 그 일례로서는 TEOS(Tetra Ethyl Ortho Silicate) 등의 Si를 포함하는 유기 재료를 이용하여, 예를 들어 CVD에 의해 절연막으로서 SiO2막을 형성하는 것이 행해지고 있다(특허 문헌 1).
이 성막 방법의 일례를 도6을 참조하여 설명한다. 도6은 TEOS를 이용한 일반적인 성막 방법의 일례를 도시하는 공정도이다.
우선, 도6의 (a)에 도시한 바와 같이 실리콘 기판 등으로 이루어지는 피처리체인 반도체 웨이퍼(W)의 표면에는, 매립되어야 할 요철이 형성되어 있다. 여기서 오목부(2)가 예를 들어 트랜지스터 사이에 형성된 홈형의 공간이며, 볼록부(4)가 트랜지스터나 커패시터 등의 각종의 소자에 대응하게 된다. 그런데, 이와 같이 반도체 웨이퍼(W)에 대해 유기 재료인 TEOS를 이용하여 이를 CVD에 의해 열 분해하면, 도6의 (b)에 도시한 바와 같이 오목부(2)를 매립하면서 SiO2막(6)이 차례로 퇴적되고, 최종적으로 도6의 (c)에 도시한 바와 같이 오목부(2)가 완전하게 매립되고, 또한 볼록부(4)도 완전하게 피복된 상태에서 절연막으로서 SiO2막(6)이 형성된다.
[특허 문헌1] 일본 특허 공개 제2001-77105호 공보
그런데, 상기 CVD법에 의해 퇴적된 SiO2막(6)의 표면은 매립된 요철의 형상이 반영되어 약간 요철형으로 파형으로 형성되어 있고, 이 SiO2막(6)의 표면의 요철을 없애어 평탄화하기 위해 예를 들어 CMP(Chemical Mechanical Polishing : 화학 기계적 연마) 등의 평탄화 처리를 행하고, 이 후에 하층과의 전기적 컨택트를 도모하기 위해 이 SiO2막(6)에 컨택트 홀 등이 형성되게 된다. 그리고, 이 컨택트 홀 등의 형성 후, 배선 금속을 매립하기 전에 컨택트 저항을 저하시키는 목적으로 불산 용액 등의 에칭액을 이용하여 에칭 처리(세정 처리)를 행하여 컨택트 홀 등의 바닥부를 세정하도록 되어 있다.
이 경우, 오목부(2) 내를 매립한 SiO2막(6)의 중심부에는 매립 과정에 있어서 퇴적하여 성장하고 있는 SiO2막(6)의 표면끼리가 접합하는 상태가 되므로, 여기에 에칭액이 침투하여 선형의 이음매(8)가 발생되는 경우가 있었던, 이러한 이음매(8)의 부분에는 TEOS가 분해되었을 때에 발생되는 유기물이 상당히 포함되어 있고, 이 이음매(8)의 발생은 절연막의 특성을 열화시키거나 컨택트 배선끼리 단락시키는 원인이 되므로, 이 발생을 가능한 한 억제하는 것이 기대되고 있다.
특히, 반도체 소자의 또 다른 고집적화에 의해 소자 사이의 거리가 보다 짧아져 웨이퍼 표면의 요철의 종횡비도 더 커지고 있는 현상에 있어서는, 상기한 이음매(8)가 보다 발생되기 쉬운 상황에 있어 조기의 해결이 기대되고 있다.
또한 이음매(8)의 부분 이외의 SiO2막 중에도, TEOS의 분해시에 발생되는 유기 성분이 약간 포함되어 있으므로, 이 SiO2막(6)의 에칭 내성이 매우 낮게 되어 버리고, 에칭시에 다량으로 깎어 내어 버린다는 문제가 있었다. 이 경우, 상기 특허 문헌 1에 도시한 바와 같이 수증기를 이용하여 SiO2막의 특성을 개질하는 것도 행해지고 있지만, 이 방법으로는 개질을 충분히 행할 수 없다.
본 발명은, 이상과 같은 문제점에 주목하여, 이를 유효하게 해결하기 위해 창안된 것이다. 본 발명의 목적은 이음매가 없고, 게다가 에칭 내성을 향상할 수 있는 성막 방법 및 성막 장치를 제공하는 데 있다.
청구항 1에 관한 발명은, 피처리체의 표면에 박막을 퇴적시키는 성막 방법에 있어서, 상기 피처리체의 표면에 SiO2막을 형성하는 SiO2막 형성 공정과, 상기 SiO 2막의 막질을 개선하기 위해 상기 SiO2막을 산소 활성종과 수산기 활성종을 주체로 하는 분위기 속에서 어닐링 처리하는 개질 공정을 갖는 것을 특징으로 하는 성막 방법이다.
이와 같이, 피처리체의 표면에 형성된 SiO2막을 산소 활성종과 수산기 활성종을 주체로 하는 분위기 속에서 어닐링 처리함으로써 개질을 하였기 때문에, SiO2막 중에 이음매가 없고, 게다가 그 에칭 내성을 향상시킬 수 있다.
이 경우, 예를 들어 청구항 2에 규정하도록 상기 개질 공정은 프로세스 압력이 133 Pa 이하로 설정되고, 또한 프로세스 온도가 400 ℃ 이상으로 설정된다.
또한 예를 들어 청구항 3에 규정하도록, 상기 개질 공정은 산화성 가스와 환원성 가스를 발생시킨다.
또한 예를 들어 청구항 4에 규정하도록, 상기 산화성 가스는 O2와 N20와 NO와 NO2로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 포함하고, 상기 환원성 가스는 H2 가스로 이루어진다.
또한 예를 들어 청구항 5에 규정하도록, 상기 SiO2막 형성 공정은 원료로서 Si를 포함하는 유기 재료를 이용한다.
또한 예를 들어 청구항 6에 규정하도록, 상기 SiO2막 형성 공정과 상기 개질 공정은 동일한 처리 용기 내에서 연속적으로 행해진다.
또한 예를 들어 청구항 7에 규정하도록, 상기 SiO2막을 형성하기 직전의 상기 피처리체의 표면에는 매립되어야 할 요철이 형성되어 있다.
청구항 8에 관한 발명은, 상기 성막 방법을 실시하기 위한 장치 발명이며, 즉 피처리체의 표면에 박막을 퇴적시키는 성막 장치에 있어서, 진공화 가능하게 이루어진 처리 용기와, 상기 처리 용기 내에서 상기 피처리체를 보유 지지하는 보유 지지 수단과, 상기 피처리체를 가열하는 가열 수단과, 상기 처리 용기 내로 성막용의 원료 가스를 공급하는 원료 가스 공급 수단과, 상기 처리 용기 내로 산화성 가스를 공급하는 산화성 가스 공급 수단과, 상기 처리 용기 내로 환원성 가스를 공급하는 환원성 가스 공급 수단을 구비한 것을 특징으로 하는 성막 장치이다.
이 경우, 예를 들어 청구항 9에 규정하도록, 상기 처리 용기는 상기 피처리체를 복수매 수용할 수 있는 크기로 종형으로 성형되어 있고, 상기 보유 지지 수단은 상기 복수매의 피처리체를 소정의 피치로 다단에 지지할 수 있는 동시에, 상기 처리 용기 내로 삽탈 가능하게 이루어져 있다.
이하에, 본 발명에 관한 성막 방법 및 성막 장치의 일 실시예를 첨부 도면을 기초로 하여 상세하게 서술한다.
도1은 본 발명 방법을 실시하기 위한 성막 장치의 일례를 도시하는 구성도이다. 우선 이 성막 장치에 대해 설명한다. 도시한 바와 같이, 이 성막 장치(12)는 하단부가 개방된 원통체형으로 이루어진 종형의 처리 용기(14)를 갖고 있다. 이 처리 용기(14)는, 예를 들어 내열성이 높은 석영을 이용할 수 있다.
이 처리 용기(14)의 천정부에는 개구된 배기구(16)가 설치되는 동시에, 이 배기구(16)에 예를 들어 직각으로 가로 방향으로 굴곡된 배기 노즐(18)이 연속 설치되어 있다. 그리고, 이 배기 노즐(18)에는 도중에 압력 제어 밸브(20)나 진공 펌프(22) 등이 개재 설치된 배기계(24)가 접속되어 있고, 상기 처리 용기(14) 내의 분위기를 진공화하여 배기할 수 있게 되어 있다.
상기 처리 용기(14)의 하단부는, 예를 들어 스테인레스 스틸제의 통체형의 매니폴드(26)에 의해 지지되어 있고, 이 매니폴드(26)의 하방으로부터 다수매의 피처리체로서의 반도체 웨이퍼(W)를 다단에 소정의 피치로 적재한 보유 지지 수단으로서의 석영제의 웨이퍼 보트(28)가 승강 가능하면서 삽탈 가능하게 이루어져 있다. 상기 처리 용기(14)의 하단부와 상기 매니폴드(26)의 상단부 사이에는 O링 등의 밀봉 부재(30)가 개재되고, 이 부분의 기밀성을 유지하고 있다. 본 실시예의 경우에 있어서, 이 웨이퍼 보트(28)에는, 예를 들어 50매 정도의 직경이 300 ㎜의 웨이퍼(W)를 대략 등 피치로 다단에 지지할 수 있게 되어 있다.
이 웨이퍼 보트(28)는 석영제의 보온 통(32)을 통해 테이블(34) 상에 적재되어 있고, 이 테이블(34)은 매니폴드(26)의 하단 개구부를 개폐하는 덮개부(36)를 관통하는 회전축(38)의 상단부에 지지된다. 그리고, 이 회전축(38)의 관통부에는 예를 들어 자성 유체 밀봉(40)이 개재 설치되고, 이 회전축(38)을 기밀하게 밀봉하면서 회전 가능하게 지지하고 있다. 또, 덮개부(36)의 주변부와 매니폴드(26)의 하단부에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(42)가 개재 설치되어 있고, 처리 용기(14) 내의 밀봉성을 보유 지지하고 있다.
상기한 회전축(38)은, 예를 들어 보트 엘리베이터 등의 승강 기구(44)에 지지된 아암(46)의 선단부에 부착되어 있고, 웨이퍼 보트(28) 및 덮개부(36) 등을 일체적으로 승강할 수 있게 이루어져 있다. 또한, 상기 테이블(34)을 상기 덮개부(36) 측으로 고정하여 설치하고, 웨이퍼 보트(28)를 회전시키는 일 없이 웨이퍼(W)의 처리를 행하도록 해도 된다.
상기 처리 용기(14)의 측부에는, 이를 둘러싸도록 하고 있었던 예를 들어 일본 특허 공개 제2003-209063호 공보에 기재된 카본와이어제의 히터로 이루어지는 가열 수단(48)이 마련되어 있고, 이 내측에 위치하는 상기 반도체 웨이퍼(W)를 가열할 수 있게 되어 있다. 이 카본와이어 히터는 청정한 프로세스가 실현되고, 또한 승강온 특성이 우수하고, 본 발명과 같은 복수 연속 처리 공정에 적합하다. 또 이 가열 수단(48)의 외주에는 단열재(50)가 설치되어 있고, 이 열적 안정성을 확보하도록 되어 있다. 그리고, 상기 매니폴드(26)에는 각종의 가스를 이 처리 용기(14) 내로 도입하여 공급하기 위한 각종의 가스 공급 수단이 마련되어 있다.
구체적으로는, 이 매니폴드(26)에는 상기 처리 용기(14) 내로 성막용의 원료 가스를 공급하는 원료 가스 공급 수단(52)과, 처리 용기(14) 내로 산화성 가스를 공급하는 산화성 가스 공급 수단(54)과, 처리 용기(14) 내로 환원성 가스를 공급하는 환원성 가스 공급 수단(56)이 각각 마련되어 있다. 상기 각 가스 공급 수단(52, 54, 56)은 상기 매니폴드(26)의 측벽을 관통시켜서 그 선단부를 처리 용기(14) 내를 향해 설치한 가스 노즐(52A, 54A, 56A)을 갖고 있다.
그리고, 각 가스 노즐(52A, 54A, 56A)로부터 연장되는 가스 통로(52B, 54B, 56B)의 도중에는 질량 유량 제어기와 같은 유량 제어기(52C, 54C, 56C)가 각각 개재 설치되어 있고, 마이크로 컴퓨터 등으로 이루어지는 주 제어부(58)에 의해 상기 각 유량 제어기(52C, 54C, 56C)를 제어하여 각 가스 유량을 제어할 수 있게 되어 있다. 또한, 각 가스 통로(52B, 54B, 56B)에는 각각 개폐 밸브(도시하지 않음)가 개재 설치되어 있고, 필요에 따라서 상기 주 제어부(58)에 의해 각 가스의 공급의 개시 및 정지도 제어할 수 있게 되어 있다. 그리고, 여기서는 일례로서 원료 가스로서는 Si를 포함하는 유기 재료인 TEOS가 이용되고, 산화성 가스로서는 O2 가스가 이용되고, 환원성 가스로서는 H2 가스가 이용되어 있다.
다음에, 이상과 같이 구성된 성막 장치(12)를 이용하여 행해지는 성막 방법에 대해 설명한다.
본 발명 방법의 특징은, 반도체 웨이퍼(W)의 표면에 SiO2막을 형성하는 SiO2막 형성 공정과, 이 SiO2막의 막질을 개선하기 위해 SiO2막을 산소 활성종과 수산기 활성종을 주체로 하는 분위기 속에서 어닐링 처리하는 개질 공정을 행하는 점이며, 여기서는 상기 각 공정을 동일한 처리 용기(14) 내에서 연속적으로 행한다.
우선, 예를 들어 실리콘 웨이퍼로 이루어지는 반도체 웨이퍼(W)가 언로드 상태에서 성막 장치(12)가 대기 상태일 때에는, 처리 용기(14)는 프로세스 온도보다 낮은 온도로 유지되어 있고, 상온의 다수매, 예를 들어 50매의 웨이퍼(W)가 적재된 상태의 웨이퍼 보트(28)를 처리 용기(14) 내에 그 하방으로부터 상승시켜 로드하고, 덮개부(36)로 매니폴드(26)의 하단 개구부를 폐쇄함으로써 처리 용기(14) 내를 밀폐한다.
그리고, 처리 용기(14) 내를 진공화하여 소정의 프로세스 압력으로 유지하는 동시에, 가열 수단(48)으로의 공급 전력을 증대시킴으로써, 웨이퍼 온도를 상승시켜 CVD 성막용의 프로세스 온도까지 승온하여 안정시키고, 그 후 각 처리 공정을 행할 때마다 필요로 되는 소정의 처리 가스를 유량 제어하면서 각 가스 공급 수단(52, 54, 56)의 가스 노즐(52A, 54A, 56A)로부터 처리 용기(14) 내로 공급한다.
이 처리 가스는 처리 용기(14) 내를 상승하면서, 회전하고 있는 웨이퍼 보트(28)에 수용되어 있는 웨이퍼(W)와 접촉하여 웨이퍼 표면에 대해 성막 처리나 개질 처리가 실시되게 된다. 그리고, 이 처리 가스, 혹은 반응에 의해 생성한 가스는 처리 용기(14)의 천정부의 배기구(16)로부터 시스템 밖으로 배기되게 된다. 여기서는 사용하는 가스를 차례로 바꿔, 전술한 바와 같이 성막 처리 및 개질 처리가 차례로 행해진다.
다음에 상기 성막 공정을 상세하게 설명한다. 도2는 본 발명의 성막 방법을 설명하기 위한 공정도이다. 또한, 도5에 도시한 부분과 동일 구성 부분에 대해서는 동일 부호를 부여하여 설명한다.
우선, 처리 용기(14) 내로 도입된 최초의 웨이퍼(W)의 표면은 도2의 (a)에 도시한 바와 같이 오목부(2) 및 볼록부(4)가 형성되어 있고, 오목부(2)가 매립되어야 할 예를 들어 층간 절연막의 홈형의 영역이며, 볼록부(4)가 트랜지스터나 커패시터 등의 각종의 소자에 대응하게 된다.
이러한 상태에서, 우선 SiO2막 형성 공정을 행한다. 여기서는 원료 가스 공급 수단(52)에 의해 유기 재료인 가스형의 TEOS를 처리 용기(14) 내로 공급하고, 이 TEOS를 열 분해시켜서 CVD에 의해 SiO2막(6)을 웨이퍼 표면에 퇴적시킨다. 도2의 (b)는 SiO2막(6)의 퇴적 도중을 도시하고 있고, 도2의 (c)는 SiO2막(6)의 퇴적이 완료된 상태를 도시한다. 또한, SiO2막의 퇴적 중에는 O2 가스 및 H2 가스의 공급은 행해지지 않는 것은 물론이다.
이 SiO2막의 퇴적시에 있어서의 프로세스 조건은, 프로세스 온도가 550 내지 750 ℃의 범위 내에서 예를 들어 680 ℃ 정도이며, 프로세스 압력이 30 내지 266 Pa의 범위 내에서 예를 들어 133 Pa 정도이다. TEOS의 가스 유량은 100 내지 400 sccm의 범위 내에서 예를 들어 200 sccm 정도이다.
이와 같이 하여, 웨이퍼(W)의 표면 전체에 절연막인 SiO2막(6)이 퇴적되어 오목부(2) 내는 매립되게 된다. 여기서 절연막인 상기 SiO2막(6)을 형성한 단계에서는, 도2의 (c)에 도시한 바와 같이 오목부(2) 내에 매립된 SiO2막(6)의 중심부에 상하 방향으로 연장되는 선형의 이음매(8)가 발생된다.
이와 같이 하여, SiO2막 형성 공정이 완료되었으면 다음에, 도2의 (d)에 도시한 바와 같이 개질 공정으로 이행한다. 이 개질 공정에서는, TEOS는 공급하지 않고, 산화성 가스 공급 수단(54)과 환원성 가스 공급 수단(56)의 각 노즐(54A, 56A)로부터 각각 O2 가스 및 H2 가스를 처리 용기(14) 내로 공급하고, 이 처리 용기(14) 내에서 O*(산소 활성종)와 OH*(수산기 활성종)를 발생시켜서 상기 SiO2막(6)의 개질 처리를 행한다. 이 때의 가스 유량은 H2 가스가 100 내지 5000 sccm의 범위 내에서, 예를 들어 270 sccm, O2 가스가 100 내지 5000 sccm의 범위 내에서, 예를 들어 2400 sccm이다. 프로세스 온도는 웨이퍼 온도의 승강온에 시간을 요하기 때문에, 앞서 SiO2막 형성 공정에 있어서의 프로세스 온도와 동일한 것이 바람직하다.
구체적인 처리의 흐름은, 상술한 바와 같이 처리 용기(14) 내로 각각 도입된 O2 가스와 H2 가스는 고온벽 상태가 된 처리 용기(14) 내를 상승하면서 웨이퍼(W)의 바로 근처에서 수소의 연소 반응을 통해 산소 활성종과 수산기 활성종을 주체로 하는 분위기가 형성되고, 이러한 활성종에 의해 SiO2막(6) 중 유기 성분이 제거되는 등으로 하여 개질이 행해진다. 이 결과, 도2의 (d)에 도시한 바와 같이 이음매(8)[도2의 (c) 참조]가 소멸되고, 또한 후술하는 바와 같이 SiO2막(6)의 에칭 내성도 향상시키는 것이 가능하게 이루어진다. 또한, 도2의 (d) 중에는 소멸한 이음매(8)를 파단선으로 나타내고 있다. 이 때의 프로세스 조건은 웨이퍼 온도가 400 ℃ 이상, 예를 들어 400 내지 1000 ℃의 범위 내, 바람직하게는 하층 소자의 내열성 등을 고려하여 800 내지 1000 ℃의 범위 내, 압력은 133 Pa(1 Torr) 이하이다. 또한, 수소 가스의 농도 H2 농도는 공급 가스의 총량에 대해 40 ％ 이하의 농도가 되도록 설정하는 것이 좋다.
여기서 상기한 활성종의 형성 과정은, 다음과 같이 생각된다. 즉, 감압 분위기 하에서 수소와 산소를 각각 처리 용기(14) 내로 도입함으로써, 웨이퍼(W)의 바로 근처에서 이하와 같은 수소의 연소 반응이 진행된다고 생각된다. 또한, 하기의 식 중에 있어서 * 표시를 부여한 화학 기호는 그 활성종을 나타낸다.
H2 + O2 → H* + HO2
O2 + H* → OH* + O*
H2 + O* → H* + OH*
H2 + OH* → H* + H2O
이와 같이, H2 및 O2를 각각 처리 용기(14) 내로 도입하면, 수소의 연소 반응 과정 중에 있어서 O*(산소 활성종)와 OH*(수산기 활성종)와 H2O(수증기)가 발생하고, 이에 의해 웨이퍼 표면의 SiO2막(6) 중으로부터 유기 성분이 제거되어 이 SiO2막(6)이 개질된다. 이 경우, 특히 상기 O*와 OH*의 양 활성종이 크게 작용하는 것이라고 생각된다. 바꿔 말하면, 상술한 바와 같이 프로세스 압력이 훨씬 낮은 진공 분위기 하에서 개질 처리를 행하도록 하였기 때문에, H2 가스와 O2 가스가 처리 용기(14) 내를 상승하면서 상기한 일련의 화학 반응식으로 나타내는 반응이 서서히 진행하기 때문에, 웨이퍼(W)의 어느 높이 위치에 있어서도 과부족이 없는 상태에서 O*와 OH*가 존재하는 상태가 되고, 이로 인해 개질이 웨이퍼(W)의 어떤 높이 위치에서도 대략 균등하게 행해지고, 이 결과 개질 처리의 면간 균일성도 향상시키는 것이 가능하게 이루어진다. 즉, 상술한 바와 같이 프로세스 압력을 133 Pa 이하로 설정하여 매우 낮게 함으로써, 산소와 수산기의 활성종의 수명이 함께 길어지고, 따라서 이 활성종이 처리 용기(14) 내의 높이 방향에 따라서 흐를 때에 도중에서 그다지 소멸하지 않고, 개질 반응에 기여하면서 상승하게 되고, 따라서 개질 처리의 면간 균일성도 향상된다.
그리고 상술한 바와 같이 하여 개질 처리를 행한 SiO2막(6)에 대해 습윤 에칭 처리를 행한 결과, 개질 처리를 행하고 있지 않은 종래 방법에 의한 SiO2막에 대해, 에칭률은 70 ％ 정도로 감소하고 있고, 에칭 내성을 대폭 향상할 수 있는 것을 확인할 수 있었다. 이 때의 에칭 조건은 에칭액으로서 0.5 ％ HF액을 이용하여 온도 23 ℃에서 60초의 에칭 처리를 행하였다.
여기서 이음매의 유무 및 에칭 내성에 대해 실제로 처리를 행하여 평가를 하였기 때문에, 그 평가 결과에 대해 설명한다.
도3은 이음매의 유무를 평가하기 위한 반도체 웨이퍼의 단면의 확대 사진이며, 도4는 에칭 내성을 평가하기 위한 반도체 웨이퍼의 단면의 기준 형상을 도시하는 확대 사진이며, 도5는 에칭 처리 후의 반도체 웨이퍼의 단면의 확대 사진이다. 또한, 도3 내지 도5에 있어서는 모두 모식도를 병기하고 있다.
우선, 도3 중에 있어서 도3의 (a)는 종래 방법에 의한 SiO2막을 도시하고, 도3의 (b)는 본 발명 방법에 의한 SiO2막을 도시한다. 여기서는 실리콘 웨이퍼의 표면에 홈형의 오목부(트렌치)를 형성하고, 이를 SiO2막으로 매립하고 있다. 이 점은 후술하는 도4 및 도5에 도시한 경우도 마찬가지다. 도시한 바와 같이, 도3의 (a)에 도시한 종래 방법에 의한 SiO2막 속에서는 오목부에 있어서 이음매(8)가 발생되어 있는 데 반해, 도3의 (b)에 도시한 본 발명의 SiO2막 속에서는 오목부에 있어서 이음매가 소멸되어 인식할 수 없는 것을 확인할 수 있었다.
또한 도4는 에칭 처리 전의 기준이 되는 형상의 사진을 도시하고, 도5의 (a)는 종래 방법에 의한 SiO2막을 에칭 처리한 후의 단면 사진을 도시하고, 도5의 (b)는 본 발명 방법에 의한 SiO2막을 에칭 처리한 후의 단면 사진을 도시한다.
도5의 (a)에 도시한 바와 같이 종래 방법에 의한 SiO2막은 에칭 처리에 의해 대폭 깎여 에칭량이 커지고 있고, 에칭 내성이 낮다. 이에 대해, 도5의 (b)에 도시한 본 발명 방법에 의한 SiO2막은 에칭 처리에 의해서도 그 정도 깎이는 일이 없어 에칭량이 작아지고 있고, 에칭 내성이 높은 것을 확인할 수 있었다. 여기서, 양쪽 에칭 처리의 프로세스 조건은 동일하게 되도록 설정하고 있고, 에칭액으로서는 모두 0.5 ％의 HF액을 이용하였다.
또, 상기 개질 공정에 있어서의 프로세스 압력 및 프로세스 온도에 대해 평가한 결과, 다음과 같이 평가 결과를 행하였다.
우선, 프로세스 압력에 관해서는 이 프로세스 압력을 133 Pa보다 높게 설정하면, 처리 용기(14) 내의 높이 방향에 있어서 개질 처리의 면간 균일성이 허용치 이하로 열화되기 때문에 바람직하지 못하다. 이 이유는, 산소 활성종 및 수산기 활성종의 농도가 크게 달라져 버리기 때문이라고 생각된다. 또한 프로세스 온도에 관해서는, 이 프로세스 온도를 400 ℃보다도 낮게 설정하면 상기한 활성종이 발생되지 않기 때문에, 상기 개질 처리 자체를 행할 수 없었다.
또한, 상기 실시예에서는 SiO2막을 형성할 때의 원료로서는 TEOS를 이용하였지만, Si를 포함하는 다른 유기 재료, 예를 들어 SOG(Spin On Glass)를 이용해도 좋고, 또 유기 재료 이외의 Si를 포함하는 재료, 예를 들어 실란계 가스를 이용하여 고온으로 산화 처리(HTO : High Temperature Oxide)해도 된다.
또한, 이상의 실시예에서는 산화성 가스로서 O2 가스를 이용하고, 환원성 가스로서 H2 가스를 이용한 경우를 예로 들어 설명하였지만, 산화성 가스로서는 O2, N2O, NO, NO2로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 이용할 수 있다.
이 경우에도, 웨이퍼 표면의 개질 반응에는 전술한 바와 같이 환원성 가스의 연소 과정에 생기는 산소 활성종과 수산기 활성종이 주로 기여하게 된다. 또한, 가스로서 O2나 H2 이외의 상기 가스를 이용한 경우에도, 웨이퍼 온도 및 프로세스 압력 등의 프로세스 조건은 전술한 바와 같이 O2와 H2를 이용한 경우와 대략 마찬가지로 설정하면 좋다.
또한 여기서는 SiO2막을, 웨이퍼 표면의 요철을 매립하는 매립용의 절연막으로서 이용한 경우를 예로 들어 설명하였지만 이에 한정되지 않고, 게이트 절연막이나 커패시터 절연막으로서 이용할 수도 있다.
게다가, 본 발명 방법은 한 번에 복수매의 웨이퍼를 처리할 수 있는 소위 배치식의 성막 장치에 대해 설명하였지만 이에 한정되지 않고, 웨이퍼를 1매씩 처리하는 매엽식의 성막 장치에 대해서도 본 발명을 적용할 수 있다.
또한, 본 발명 방법은 피처리체로서는 반도체 웨이퍼로 한정되지 않고, LCD 기판 및 유리 기판 등에도 적용할 수 있다.
본 발명의 성막 방법 및 성막 장치에 따르면, 다음과 같이 우수한 작용 효과를 발휘할 수 있다.
피처리체의 표면에 형성된 SiO2막을 산소 활성종과 수산기 활성종을 주체로 하는 분위기 속에서 어닐링 처리함으로써 개질을 행하였기 때문에 SiO2막 중에 이음매가 없고, 게다가 그 에칭 내성을 향상시킬 수 있다.
도1은 본 발명 방법을 실시하기 위한 성막 장치의 일례를 도시하는 구성도.
도2는 본 발명의 성막 방법을 설명하기 위한 공정도.
도3은 이음매의 유무를 평가하기 위한 반도체 웨이퍼의 단면의 확대 사진.
도4는 에칭 내성을 평가하기 위한 반도체 웨이퍼의 단면의 기준 형상을 도시하는 확대 사진.
도5는 에칭 처리 후의 반도체 웨이퍼의 단면의 확대 사진.
도6은 TEOS를 이용한 일반적인 성막 방법의 일례를 도시하는 공정도.
<도면의 주요 부분에 대한 부호의 설명>
12 : 성막 장치
14 : 처리 용기
28 : 웨이퍼 보트(보유 지지 수단)
48 : 가열 수단
52 : 원료 가스 공급 수단
54 : 산화성 가스 공급 수단
56 : 환원성 가스 공급 수단
W : 반도체 웨이퍼(피처리체)

Claims (9)

  1. 피처리체의 표면에 박막을 퇴적시키는 성막 방법에 있어서,
    상기 피처리체의 표면에 SiO2막을 형성하는 SiO2막 형성 공정과,
    상기 SiO2막의 막질을 개선하기 위해 상기 SiO2막을 산소 활성종과 수산기 활성종을 주체로 하는 분위기 속에서 어닐링 처리하는 개질 공정을 갖는 것을 특징으로 하는 성막 방법.
  2. 제1항에 있어서, 상기 개질 공정은 프로세스 압력이 133 Pa 이하로 설정되고, 또한 프로세스 온도가 400 ℃ 이상으로 설정되는 것을 특징으로 하는 성막 방법.
  3. 제1항 또는 제2항에 있어서, 상기 개질 공정은 산화성 가스와 환원성 가스를 발생시키는 것을 특징으로 하는 성막 방법.
  4. 제3항에 있어서, 상기 산화성 가스는 O2와 N2O와 NO와 NO2로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 포함하고, 상기 환원성 가스는 H2 가스로 이루어지는 것을 특징으로 하는 성막 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 SiO2막 형성 공정은 원료로서 Si를 포함하는 유기 재료를 이용하는 것을 특징으로 하는 성막 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 SiO2막 형성 공정과 상기 개질 공정은 동일한 처리 용기 내에서 연속적으로 행해지는 것을 특징으로 하는 성막 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 SiO2막을 형성하기 직전의 상기 피처리체의 표면에는 매립되어야 할 요철이 형성되어 있는 것을 특징으로 하는 성막 방법.
  8. 피처리체의 표면에 박막을 퇴적시키는 성막 장치에 있어서,
    진공화 가능하게 이루어진 처리 용기와,
    상기 처리 용기 내에서 상기 피처리체를 보유 지지하는 보유 지지 수단과,
    상기 피처리체를 가열하는 가열 수단과,
    상기 처리 용기 내로 성막용의 원료 가스를 공급하는 원료 가스 공급 수단과,
    상기 처리 용기 내로 산화성 가스를 공급하는 산화성 가스 공급 수단과,
    상기 처리 용기 내로 환원성 가스를 공급하는 환원성 가스 공급 수단을 구비한 것을 특징으로 하는 성막 장치.
  9. 제8항에 있어서, 상기 처리 용기는 상기 피처리체를 복수매 수용할 수 있는 크기로 종형으로 성형되어 있고,
    상기 보유 지지 수단은 상기 복수매의 피처리체를 소정의 피치로 다단으로 지지할 수 있는 동시에, 상기 처리 용기 내로 삽탈 가능하게 이루어져 있는 것을 특징으로 하는 성막 장치.
KR1020040081554A 2003-10-14 2004-10-13 성막 방법 및 성막 장치 KR101014062B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00354233 2003-10-14
JP2003354233A JP4285184B2 (ja) 2003-10-14 2003-10-14 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
KR20050036733A true KR20050036733A (ko) 2005-04-20
KR101014062B1 KR101014062B1 (ko) 2011-02-14

Family

ID=34612262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040081554A KR101014062B1 (ko) 2003-10-14 2004-10-13 성막 방법 및 성막 장치

Country Status (4)

Country Link
US (1) US7220461B2 (ko)
JP (1) JP4285184B2 (ko)
KR (1) KR101014062B1 (ko)
TW (1) TWI393185B (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527671B1 (ko) * 2004-02-19 2005-11-28 삼성전자주식회사 웨이퍼 상에 막을 형성하는 방법
JP4624207B2 (ja) * 2005-08-03 2011-02-02 東京エレクトロン株式会社 成膜方法及び成膜装置
US20070277734A1 (en) * 2006-05-30 2007-12-06 Applied Materials, Inc. Process chamber for dielectric gapfill
US7825038B2 (en) * 2006-05-30 2010-11-02 Applied Materials, Inc. Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US7790634B2 (en) * 2006-05-30 2010-09-07 Applied Materials, Inc Method for depositing and curing low-k films for gapfill and conformal film applications
US7902080B2 (en) * 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US8232176B2 (en) * 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
JP4983159B2 (ja) * 2006-09-01 2012-07-25 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP4899744B2 (ja) * 2006-09-22 2012-03-21 東京エレクトロン株式会社 被処理体の酸化装置
JP5211464B2 (ja) * 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
JP4748070B2 (ja) * 2007-01-26 2011-08-17 トヨタ自動車株式会社 半導体基板の製造方法
US7745352B2 (en) * 2007-08-27 2010-06-29 Applied Materials, Inc. Curing methods for silicon dioxide thin films deposited from alkoxysilane precursor with harp II process
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
US7803722B2 (en) * 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
US7943531B2 (en) * 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
US7867923B2 (en) 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
US8357435B2 (en) 2008-05-09 2013-01-22 Applied Materials, Inc. Flowable dielectric equipment and processes
JP5383332B2 (ja) * 2008-08-06 2014-01-08 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US7935643B2 (en) * 2009-08-06 2011-05-03 Applied Materials, Inc. Stress management for tensile films
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US7989365B2 (en) * 2009-08-18 2011-08-02 Applied Materials, Inc. Remote plasma source seasoning
US20110136347A1 (en) * 2009-10-21 2011-06-09 Applied Materials, Inc. Point-of-use silylamine generation
US8449942B2 (en) 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2013516763A (ja) 2009-12-30 2013-05-13 アプライド マテリアルズ インコーポレイテッド フレキシブルな窒素／水素比を使用して生成されるラジカルを用いる誘電体膜成長
US8329262B2 (en) * 2010-01-05 2012-12-11 Applied Materials, Inc. Dielectric film formation using inert gas excitation
KR101528832B1 (ko) 2010-01-06 2015-06-15 어플라이드 머티어리얼스, 인코포레이티드 유동성 유전체 층의 형성 방법
WO2011084752A2 (en) 2010-01-07 2011-07-14 Applied Materials, Inc. In-situ ozone cure for radical-component cvd
US8563445B2 (en) 2010-03-05 2013-10-22 Applied Materials, Inc. Conformal layers by radical-component CVD
US8236708B2 (en) 2010-03-09 2012-08-07 Applied Materials, Inc. Reduced pattern loading using bis(diethylamino)silane (C8H22N2Si) as silicon precursor
US7994019B1 (en) 2010-04-01 2011-08-09 Applied Materials, Inc. Silicon-ozone CVD with reduced pattern loading using incubation period deposition
US8476142B2 (en) 2010-04-12 2013-07-02 Applied Materials, Inc. Preferential dielectric gapfill
US8524004B2 (en) 2010-06-16 2013-09-03 Applied Materials, Inc. Loadlock batch ozone cure
US8318584B2 (en) 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill
US8997686B2 (en) 2010-09-29 2015-04-07 Mks Instruments, Inc. System for and method of fast pulse gas delivery
US9348339B2 (en) * 2010-09-29 2016-05-24 Mks Instruments, Inc. Method and apparatus for multiple-channel pulse gas delivery system
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US20130153201A1 (en) * 2010-12-30 2013-06-20 Poole Ventura, Inc. Thermal diffusion chamber with cooling tubes
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US10031531B2 (en) * 2011-02-25 2018-07-24 Mks Instruments, Inc. System for and method of multiple channel fast pulse gas delivery
US10353408B2 (en) 2011-02-25 2019-07-16 Mks Instruments, Inc. System for and method of fast pulse gas delivery
US10126760B2 (en) 2011-02-25 2018-11-13 Mks Instruments, Inc. System for and method of fast pulse gas delivery
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
JP2014011234A (ja) * 2012-06-28 2014-01-20 Tokyo Electron Ltd シリコン酸化膜の形成方法およびその形成装置
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
JP6013313B2 (ja) * 2013-03-21 2016-10-25 東京エレクトロン株式会社 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置
JP6185512B2 (ja) * 2014-06-24 2017-08-23 ウルトラテック インク 周囲酸素ガスの局在化制御を用いた半導体ウエハのレーザアニーリング方法
US9613828B2 (en) 2014-06-24 2017-04-04 Ultratech, Inc. Method of laser annealing a semiconductor wafer with localized control of ambient oxygen
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9570289B2 (en) * 2015-03-06 2017-02-14 Lam Research Corporation Method and apparatus to minimize seam effect during TEOS oxide film deposition
JP6456893B2 (ja) 2016-09-26 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、記録媒体および基板処理装置
JP6806719B2 (ja) 2018-01-17 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6980624B2 (ja) 2018-09-13 2021-12-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
CN116845096A (zh) * 2022-03-25 2023-10-03 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086017A (en) * 1991-03-21 1992-02-04 Industrial Technology Research Institute Self aligned silicide process for gate/runner without extra masking
JP3172307B2 (ja) * 1993-01-18 2001-06-04 富士通株式会社 半導体装置の製造方法
JPH0845852A (ja) * 1994-08-02 1996-02-16 Toshiba Corp 気相成長装置と気相成長方法
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
JP3245136B2 (ja) 1999-09-01 2002-01-07 キヤノン販売株式会社 絶縁膜の膜質改善方法
US6337289B1 (en) * 1999-09-24 2002-01-08 Applied Materials. Inc Method and apparatus for integrating a metal nitride film in a semiconductor device
KR100560867B1 (ko) * 2000-05-02 2006-03-13 동경 엘렉트론 주식회사 산화방법 및 산화시스템
TW578214B (en) * 2000-05-29 2004-03-01 Tokyo Electron Ltd Method of forming oxynitride film or the like and system for carrying out the same
US6632478B2 (en) * 2001-02-22 2003-10-14 Applied Materials, Inc. Process for forming a low dielectric constant carbon-containing film
US6699799B2 (en) * 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
US6455417B1 (en) * 2001-07-05 2002-09-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming damascene structure employing bi-layer carbon doped silicon nitride/carbon doped silicon oxide etch stop layer
JP2003209063A (ja) 2001-11-08 2003-07-25 Tokyo Electron Ltd 熱処理装置および熱処理方法
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
JP2004087720A (ja) * 2002-08-26 2004-03-18 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2004111747A (ja) * 2002-09-19 2004-04-08 Tokyo Electron Ltd 半導体基板の処理方法及び半導体素子

Also Published As

Publication number Publication date
JP2005123275A (ja) 2005-05-12
KR101014062B1 (ko) 2011-02-14
US20050196533A1 (en) 2005-09-08
TWI393185B (zh) 2013-04-11
TW200520095A (en) 2005-06-16
US7220461B2 (en) 2007-05-22
JP4285184B2 (ja) 2009-06-24

Similar Documents

Publication Publication Date Title
KR101014062B1 (ko) 성막 방법 및 성막 장치
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
JP5661523B2 (ja) 成膜方法及び成膜装置
KR101046523B1 (ko) 케미컬 산화막의 제거 방법
KR100903484B1 (ko) 실리콘 함유 절연막을 형성하는 ｃｖｄ 방법 및 장치
KR101174953B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체
KR100935260B1 (ko) 피처리체의 산화 방법, 산화 장치 및 기억 매체
KR20080029846A (ko) 실리콘 산화막을 형성하기 위한 성막 방법 및 장치
WO2005096362A1 (ja) 金属シリケート膜の成膜方法および装置、並びに半導体装置の製造方法
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
JP2009170788A (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
JP4624207B2 (ja) 成膜方法及び成膜装置
JP4039385B2 (ja) ケミカル酸化膜の除去方法
KR101033399B1 (ko) 피처리체의 산화방법
JP4238812B2 (ja) 被処理体の酸化装置
JP4086054B2 (ja) 被処理体の酸化方法、酸化装置及び記憶媒体
CN117766384A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理系统及记录介质
TWI821885B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JPWO2006090645A1 (ja) 半導体装置の製造方法および基板処理装置
JP4112591B2 (ja) 半導体装置の製造方法および基板処理装置
JP2004228330A (ja) 被処理体の酸化方法及び酸化装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090205

Effective date: 20101029

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 9