KR100527671B1 - 웨이퍼 상에 막을 형성하는 방법 - Google Patents

웨이퍼 상에 막을 형성하는 방법 Download PDF

Info

Publication number
KR100527671B1
KR100527671B1 KR10-2004-0010879A KR20040010879A KR100527671B1 KR 100527671 B1 KR100527671 B1 KR 100527671B1 KR 20040010879 A KR20040010879 A KR 20040010879A KR 100527671 B1 KR100527671 B1 KR 100527671B1
Authority
KR
South Korea
Prior art keywords
boat
wafer
reaction tube
gas
oxide film
Prior art date
Application number
KR10-2004-0010879A
Other languages
English (en)
Other versions
KR20050082457A (ko
Inventor
양지상
박영욱
한재종
장점수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2004-0010879A priority Critical patent/KR100527671B1/ko
Priority to JP2005032015A priority patent/JP2005236283A/ja
Priority to US11/061,407 priority patent/US7763550B2/en
Publication of KR20050082457A publication Critical patent/KR20050082457A/ko
Application granted granted Critical
Publication of KR100527671B1 publication Critical patent/KR100527671B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/136—Associated with semiconductor wafer handling including wafer orienting means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/139—Associated with semiconductor wafer handling including wafer charging or discharging means for vacuum chamber

Abstract

웨이퍼 상에 막을 형성하기 위한 방법에 있어서, 상기 웨이퍼는 트랜스퍼 챔버 내부에서 보트에 적재되며, 상기 보트는 트랜스퍼 챔버의 상부에 배치되는 반응 튜브 내부로 상승된다. 상기 웨이퍼 상에는 반응 튜브 내부로 공급되는 반응 가스에 의해 막이 형성된다. 이어서, 상기 보트는 반응 튜브로부터 반출되도록 하강한다. 상기 보트의 상승 및 하강, 그리고 막 형성 동안, 상기 보트는 기 설정된 회전 속도로 회전된다. 따라서, 웨이퍼 상에 형성되는 막의 균일도가 향상될 수 있다.

Description

웨이퍼 상에 막을 형성하는 방법{Method of forming a layer on a wafer}
본 발명은 실리콘웨이퍼 상에 막을 형성하기 위한 방법에 관한 것이다. 보다 상세하게는, 다수의 웨이퍼들 상에 실리콘 산화막을 형성하기 위한 방법에 관한 것이다.
일반적으로, 반도체 장치는 반도체 기판으로 사용되는 실리콘웨이퍼에 대한 다수의 공정들을 수행함으로써 제조될 수 있다. 예를 들면, 증착 공정은 상기 웨이퍼 상에 막을 형성하기 위해 수행되며, 산화 공정은 상기 웨이퍼 표면 상에 산화막을 형성하기 위해 또는 상기 웨이퍼 상에 형성된 막을 산화막으로 형성하기 위해 수행되고, 포토리소그래피(photolithography) 공정은 상기 웨이퍼 상에 형성된 막을 특정한 형상을 갖는 패턴들로 형성하기 위해 상기 막의 일부분을 제거하기 위해 수행되고, 평탄화 공정은 상기 웨이퍼 상에 형성된 막을 평탄화시키기 위해 수행된다.
일반적으로 상기 산화막은 열 산화 공정(thermal oxidation process)을 통해 형성된다. 상기와 같은 열 산화 공정은 산소(O2) 가스를 이용하는 수직형 확산로(vertical diffusion furnace)를 갖는 열처리 장치를 이용하여 수행될 수 있으며, 상기와 같은 열처리 장치의 일 예는 미합중국 특허 제6,235,121호(issued to Honma et al.)에 개시되어 있다.
상기 열처리 장치는 수직형 프로세스 챔버(process chamber)와, 트랜스퍼 챔버(transfer chamber), 웨이퍼 보트(wafer boat), 회전 구동 유닛, 수직 구동 유닛 등을 포함한다. 상기 프로세스 챔버는 반응 튜브(reaction chamber)와, 상기 반응 튜브를 감싸도록 배치되는 가열로(heating furnace)와, 상기 반응 튜브의 하부에 결합되는 실린더형 매니폴드(cylindrical manifold)를 포함한다.
최근에는 웨이퍼 상에 개선된 전기적 특정을 갖는 산화막을 형성하기 위하여 산소 라디칼(oxygen radical) 또는 산소 원자(atomic oxygen)를 이용한 라디칼 산화 공정(radical oxidation process)이 사용되고 있다. 상기 라디칼 산화 공정에 대한 일 예는 미합중국 특허 제6,358,867호(issued to Tews et al.)에 개시되어 있다.
상기 열처리 장치를 이용하여 수행되는 라디칼 산화 공정을 개략적으로 설명하면 다음과 같다.
다수의 웨이퍼들은 상기 웨이퍼 보트에 복층으로 파지되며, 상기 웨이퍼 보트는 수직 구동 유닛에 의해 트랜스퍼 챔버로부터 상기 반응 튜브 내부로 이동된다. 산소(O2) 가스와 수소(H2) 가스를 포함하는 반응 가스가 상기 반응 튜브 내부로 공급된다. 상기 웨이퍼들의 표면은 상기 반응 가스에 의해 산화되고, 이로 인해 웨이퍼들 상에 산화막이 성장된다. 상기 반응 가스가 공급되는 동안 상기 웨이퍼 상에 산화막이 균일하게 형성되도록 상기 웨이퍼들은 상기 회전 구동 유닛에 의해 회전된다.
상기 라디칼 산화 공정을 통해 형성된 산화막은 트랜지스터의 게이트 절연막으로의 사용에 적합한 정도로 전기적 특성이 우수하다. 그러나, 상기 웨이퍼의 에지 부위 상에 형성된 산화막의 두께가 상기 웨이퍼의 중앙 부위 상에 형성된 산화막의 두께보다 두껍다는 문제점이 발생된다. 따라서, 웨이퍼 상에 형성된 산화막의 두께 균일도를 향상시키기 위한 개선된 공정이 요구된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 웨이퍼 상에 균일한 두께를 갖는 막을 형성하기 위한 방법을 제공하는데 있다.
본 발명의 제2목적은 산소 라디칼을 이용하여 웨이퍼 상에 균일한 두께를 갖는 산화막을 형성하기 위한 산화막 형성 방법을 제공하는데 있다.
상기 제1목적을 달성하기 위한 본 발명에 따르면, 막 형성 방법은, 웨이퍼를 보트에 적재하는 단계와, 상기 보트를 반응 튜브(reaction tube) 내부로 반입시키는 단계와, 상기 웨이퍼 상에 막을 형성하기 위해 상기 반응 튜브 내부로 반응 가스를 공급하는 단계와, 상기 보트를 상기 반응 튜브로부터 반출하는 단계를 포함한다. 여기서, 상기 보트의 반입 단계, 상기 가스 공급 단계 및 상기 보트의 반출 단계를 수행하는 동안 상기 보트는 기 설정된 회전 속도로 회전되는 것이 바람직하다.
상기 제2목적을 달성하기 위한 본 발명에 따르면, 산화막 형성 방법은, 다수의 웨이퍼들을 트랜스퍼 챔버 내부에 배치된 보트에 복층으로 적재하는(loading) 단계와, 상기 보트를 상기 트랜스퍼 챔버의 상부에 배치된 수직형 반응 튜브로 반입시키기 위해 상기 보트를 상승시키는 단계와, 상기 반응 튜브의 내부에서 상기 보트에 적재된 웨이퍼들의 표면에 산화막을 형성하기 위해 상기 웨이퍼들의 표면에 산소 라디칼(oxygen radical)을 제공하는 단계와, 상기 보트를 상기 반응 튜브로부터 상기 트랜스퍼 챔버로 반출시키기 위해 상기 보트를 하강시키는 단계와, 상기 웨이퍼들을 상기 보트로부터 언로딩하는 단계를 포함한다. 여기서, 상기 보트의 상승 내지 하강 단계를 수행하는 동안 상기 보트를 기 설정된 회전 속도로 회전시키는 것이 바람직하다.
상술한 바와 같은 본 발명에 따르면, 상기 웨이퍼들이 적재된 보트는 산화막을 형성하는 동안뿐만 아니라 상기 반응 튜브로/로부터 상승 및 하강하는 동안에도 일정한 속도로 회전된다. 즉, 상기 웨이퍼들의 로딩 및 언로딩 단계들 사이에서 상기 보트는 일정 속도로 회전된다. 따라서, 각각의 웨이퍼들 상에 산화막이 균일한 두께로 형성될 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 막 형성 방법을 설명하기 위한 순서도이고, 도 2는 도 1에 도시된 막 형성 방법을 수행하기 위한 막 형성 장치를 설명하기 위한 개략적인 구성도이다.
도 1 및 도 2를 참조하면, 상기 막 형성 장치(100, 수직형 열처리 장치로 불린다)는 수직형 프로세스 챔버(110)와, 트랜스퍼 챔버(120, 또는 로드록 챔버), 웨이퍼 보트(130), 회전 구동 유닛(140), 수직 구동 유닛(150) 등을 포함한다. 상기 프로세스 챔버(110)는 내측 튜브와 외측 튜브로 이루어지는 이중 벽 구조(double-walled structure)의 반응 튜브(112)와, 상기 반응 튜브(112)를 감싸도록 배치되는 가열로(114, heating furnace)와, 상기 반응 튜브(112)의 하부에 결합되는 실린더형 매니폴드(116, cylindrical manifold)를 포함한다.
웨이퍼 보트(130)는 상기 매니폴드(116)의 하부 개구를 통해 상기 반응 튜브(112) 내부로 반입되며, 상기 매니폴드(116)의 하부 개구는 리드 부재(118, lid member)에 의해 커버된다. 상기 반응 튜브(112)와 매니폴드(116) 사이 및 상기 리드 부재(118)와 매니폴드(116) 사이에는 밀봉을 제공하기 위한 밀봉 부재들(sealing member)이 개재된다. 상기 웨이퍼 보트(130)는 턴테이블(132) 상에 배치되며, 상기 턴테이블(132)은 회전축(142)을 통해 회전 구동 유닛(140)과 연결된다. 상기 회전 구동 유닛(140)은 수직 구동 유닛(150)의 수평 암(152)의 하부와 연결되며, 상기 리드 부재(118)는 상기 수직 구동 유닛(150)의 수평 암(152)의 상부에 배치되며, 상기 회전축(142)은 상기 리드 부재(118)와 수평 암(152)을 통해 회전 구동 유닛(140)과 연결된다.
상기와 같은 구성 요소들은 본 발명의 기술 분야에서 널리 알려져 있으며, 그 예로써, 미합중국 특허 제5,407,181호(issued to Ohsawa), 미합중국 특허 제5,595,604호(issued to Kobayashi et al.), 미합중국 특허 제5,829,969호(issued to Miyashita et al.), 미합중국 특허 제6,358,867호(issued to Tews et al.) 등에 공지되어 있다. 따라서, 본 발명은 상기와 같은 구성 요소들에 의해 한정되지는 않는다.
도시된 화살표들은 웨이퍼 보트(130)의 수직 이동 방향, 웨이퍼 보트(130)의 회전 방향, 반응 가스의 공급 방향 및 반응 가스의 배출 방향을 각각 의미한다.
상술한 바와 같은 막 형성 장치(100)를 이용하여 웨이퍼(W) 상에 막을 형성하기 위한 방법(예를 들면, 라디칼 산화 공정) 을 도 1 및 도 2를 참조하여 설명하면 다음과 같다.
먼저, 웨이퍼들(W)을 웨이퍼 보트(130)에 적재한다(단계 S100), 상기 웨이퍼들(W)은 트랜스퍼 로봇(transfer robot, 미도시)에 의해 웨이퍼 보트(130)에 복층으로 적재된다. 예를 들면, 1 내지 150매의 웨이퍼들(W)이 웨이퍼 보트(130)에 적층될 수 있다. 그러나, 상기 웨이퍼들(W)의 수량은 본 발명의 범위를 한정하지 않으며, 다양하게 변경될 수 있다.
상기 웨이퍼 보트(130)에 적재된 웨이퍼들(W)의 표면에 자연 산화막이 불균일하게 형성되는 것을 방지하기 위해 상기 웨이퍼들(W)이 적재된 웨이퍼 보트(130)를 기 설정된 회전 속도로 회전시킨다(단계 S110). 상기 웨이퍼 보트(130)는 회전 구동 유닛(140)에 의해 회전될 수 있으며, 상기 웨이퍼 보트(130)의 회전 속도는 약 0.5rpm 내지 약 5rpm 정도인 것이 바람직하다. 더욱 바람직하게는, 약 1rpm 내지 2rpm 정도가 바람직하다. 상기 웨이퍼 보트(130)의 회전 속도가 과도하게 높은 경우, 웨이퍼 보트(130)에 적재된 웨이퍼들(W)이 웨이퍼 보트(130)로부터 이탈될 수 있으므로 웨이퍼들(W)이 웨이퍼 보트(130)로부터 이탈되지 않도록 적절하게 조절되는 것이 바람직하다. 또한, 웨이퍼 보트(130)에 적재된 웨이퍼들(W)의 중심들은 상기 웨이퍼 보트(130)의 회전 중심축 상에 위치되는 것이 바람직하다.
상기 웨이퍼 보트(130)를 반응 튜브(112) 내부로 반입시키기 위해 상승시킨다(단계 S120). 상기 웨이퍼 보트(130)는 수직 구동 유닛(150)에 의해 상방으로 이동될 수 있으며, 이동되는 동안 회전 구동 유닛(140)에 의해 상기 기 설정된 회전 속도로 회전된다.
상기 S110 단계 내지 S120 단계를 수행하는 동안 상기 트랜스퍼 챔버(120) 내부에는 웨이퍼들(W)의 표면에 자연 산화막이 형성되는 것을 억제하기 위해 질소 가스를 공급하는 것이 바람직하다. 즉, 질소 가스를 웨이퍼들(W)의 표면으로 공급함으로써 상기 자연 산화막의 성장을 억제할 수 있다.
상기 반응 튜브(112) 내부에 위치된 웨이퍼들(W)의 표면에 산화막을 형성한다(단계 S130). 상기 산화막은 상기 반응 튜브(112) 내부로 공급되는 반응 가스에 의해 형성된다. 상기 반응 가스는 산소(O2) 가스와 수소(H2) 가스를 포함한다. 상기 산소(O2) 가스와 수소(H2) 가스는 상기 반응 튜브(112) 내부에서 반응하여 산소 라디칼(또는 산소 원자)을 형성하며, 상기 웨이퍼들(W)의 표면들은 상기 산소 라디칼에 의해 산화된다. 이에 따라 상기 웨이퍼들(W) 상에는 상기 산화 반응에 의해 산화막이 형성된다.
상기 산화막을 형성하는 동안 상기 반응 튜브(112) 내부의 온도는 600℃ 내지 1200℃ 정도로 유지되는 것이 바람직하며, 반응 튜브(112)의 내부 압력은 25pa 내지 100pa 정도로 유지되는 것이 바람직하다. 또한, 상기 산화막을 형성하는 동안 상기 웨이퍼 보트(130)는 회전 구동 유닛(140)에 의해 상기 기 설정된 회전 속도로 회전된다.
상기 웨이퍼 보트(130)를 반응 튜브(112)로부터 반출시키기 위해 하강시킨다(단계 S140). 상기 웨이퍼 보트(130)의 하강 단계는 수직 구동 유닛(150)에 의해 수행되며, 상기 웨이퍼 보트(130)가 하강하는 동안 상기 회전 구동 유닛(140)에 의해 상기 기 설정된 회전 속도로 회전된다.
상기 웨이퍼 보트(130)의 회전을 중지시키기 위해 상기 회전 구동 유닛(140)의 동작을 중지시킨다(단계 S150).
마지막으로, 상기 트랜스퍼 로봇에 의해 웨이퍼 보트(130)에 적재된 웨이퍼들(W)이 상기 웨이퍼 보트(130)로부터 언로딩된다(단계 S160).
상기 S140 단계 내지 S160 단계를 수행하는 동안 상기 트랜스퍼 챔버(120)로 질소 가스가 공급되는 것이 바람직하다.
상술한 바에 의하면, 상기 S110 단계 내지 S150 단계를 수행하는 동안 웨이퍼 보트(130)는 상기 기 설정된 회전 속도로 회전되며, 이에 따라 산화막의 두께 균일도가 향상될 수 있다. 한편, 상술한 바에 의하면, 상기 S110 단계와 S120 단계는 순차적으로 수행되고 있으나, 동시에 수행될 수도 있다.
표 1은 종래의 라디칼 산화 공정을 통해 웨이퍼들 상에 형성된 산화막의 두께(Å)를 나타내며, 도 3은 웨이퍼 상에 설정된 측정 포인트들을 나타내기 위한 웨이퍼의 평면도이다.
웨이퍼 번호측정 포인트 11 37 63 89 115
1 27.739 27.766 27.856 28.192 27.720
2 28.135 28.135 28.138 28.367 27.738
3 27.683 27.586 27.831 28.037 27.952
4 27.593 27.595 27.667 28.023 27.810
5 28.046 27.746 27.801 28.132 27.809
6 28.165 27.921 27.867 28.068 27.408
7 28.513 28.405 28.465 28.605 27.891
8 27.784 27.714 27.831 28.149 27.625
9 28.229 27.917 27.870 28.188 27.832
10 28.972 28.717 28.658 28.990 28.301
11 29.888 29.720 29.232 29.233 28.000
12 28.192 28.222 28.568 29.017 28.206
13 27.875 28.177 28.354 28.585 27.993
평균 28.22 28.12 28.16 28.43 27.87
차이값 2.30 2.13 1.56 1.21 0.89
균일도 4.07 3.79 2.73 2.13 1.6
상기 종래의 라디칼 산화 공정은, 웨이퍼들을 보트에 적재하는 제1단계, 웨이퍼들이 적재된 보트를 반응 튜브 내부로 반입시키기 위해 상기 보트의 회전 없이 상승시키는 단계, 상기 반응 튜브 내부에서 상기 보트를 기 설정된 회전 속도로 회전시키고 상기 반응 튜브 내부로 반응 가스를 공급하여 상기 웨이퍼들 상에 산화막들을 형성하는 단계, 상기 보트를 반응 튜브로부터 반출하기 위해 상기 보트의 회전 없이 하강시키는 단계, 및 상기 보트로부터 상기 웨이퍼들을 언로딩하는 단계를 포함한다.
상기 종래의 라디칼 산화 공정을 수행하는 동안 산소(O2) 가스와 수소(H2) 가스를 포함하는 반응 가스는 약 4분 동안 공급되었다. 상기 반응 가스가 공급되는 동안 상기 반응 튜브의 내부 온도는 약 850℃ 정도로 유지되었고, 반응 튜브의 내부 압력은 약 35pa 정도로 유지되었다. 또한, 상기 반응 가스가 공급되는 동안 상기 보트는 약 1rpm 정도로 회전되었다.
표 1에서, 웨이퍼 번호는 웨이퍼 보트의 슬롯 번호와 대응하며, 측정 포인트들은 도 3에 도시된 바와 같다.
표 2는 도 1 및 도 2를 참조하여 기 설명된 막 형성 방법을 통해 웨이퍼들 상에 형성된 산화막의 두께(Å)를 나타낸다.
웨이퍼 번호측정 포인트 11 37 63 89 115
1 27.479 27.552 27.632 27.991 27.510
2 27.520 27.561 27.719 28.013 27.601
3 27.607 28.013 28.347 28.770 28.290
4 27.490 27.537 27.658 27.993 27.518
5 27.395 27.408 27.565 27.778 27.387
6 27.561 27.484 27.600 27.903 27.318
7 27.653 27.869 27.871 28.138 27.485
8 27.711 27.658 27.788 28.131 27.549
9 27.493 27.547 27.632 27.978 27.461
10 28.183 28.275 28.392 28.526 27.594
11 27.823 28.011 28.010 28.260 27.591
12 27.711 27.831 27.875 28.124 27.555
13 27.674 27.645 27.797 28.159 27.401
평균 27.64 27.72 27.84 28.14 27.56
차이값 0.79 0.87 0.83 0.99 0.97
균일도 1.42 1.56 1.49 1.76 1.76
표 2에서, 웨이퍼 번호는 웨이퍼 보트의 슬롯 번호와 대응하며, 측정 포인트들은 도 3에 도시된 바와 같다. 본 발명의 실시예에 따른 막 형성 방법을 수행하는 동안, 산소(O2) 가스와 수소(H2) 가스를 포함하는 반응 가스는 약 4분 동안 공급되었다. 상기 반응 가스가 공급되는 동안 상기 반응 튜브의 내부 온도는 약 850℃ 정도로 유지되었고, 반응 튜브의 내부 압력은 약 35pa 정도로 유지되었다. 한편, 상기 보트는 상승 단계로부터 하강 단계까지 약 1rpm 정도로 회전되었다.
표 1 및 표 2를 참조하면, 각각의 차이값은 각각의 웨이퍼 상에 형성된 산화막의 최대 두께와 최소 두께 사이의 값을 의미한다. 종래의 라디칼 산화 공정을 통해 형성된 산화막들의 평균 두께는 본 발명의 실시예에 따른 막 형성 방법을 통해 형성된 산화막들의 평균 두께와 유사하다. 그러나, 종래의 라디칼 산화 공정을 통해 형성된 산화막들의 차이값들은 약 2Å 정도인데 반하여, 본 발명의 실시예에 따른 막 형성 방법을 통해 형성된 산화막들의 차이값들은 1Å보다 작다.
구체적으로, 종래의 라디칼 산화 공정을 통해 형성된 산화막들의 경우, 에지 부위들(측정 포인트 10, 11, 12 및 13)의 두께들이 나머지 부분들에 비하여 더 두껍다는 것을 쉽게 알 수 있다. 이에 대하여, 본 발명의 실시예에 따른 막 형성 방법을 통해 형성된 산화막들의 경우, 두께 측정값들이 모든 측정 포인트들에서 균일하게 측정되고 있다는 것을 알 수 있다.
한편, 표 1 및 표 2에서, 균일도는 하기하는 수학식에 의해 산출된다.
다시 표 1 및 표 2를 참조하면, 본 발명의 실시예에 따른 막 형성 방법을 통해 형성된 산화막들의 균일도들이 종래의 라디칼 산화 공정에 의해 형성된 산화막들의 균일도들보다 크게 개선됨을 알 수 있다.
도 4는 보트의 회전 없이 보트의 상승 및 하강 동안에 웨이퍼 상에 형성된 산화막의 두께를 보여주는 웨이퍼의 평면도이다.
도 4를 참조하면, 웨이퍼의 상승 및 하강 동안에 웨이퍼 상에 형성된 산화막의 에지 부위의 두께가 중심 부위의 두께보다 두껍다는 것을 알 수 있다. 즉, 웨이퍼의 상승 및 하강 동안에 웨이퍼 상에 산화막이 불균일하게 형성된다는 것을 의미한다.
상술한 바와 같은 본 발명에 따르면, 웨이퍼들이 적재된 보트를 반응 튜브로/로부터 반입 및 반출하는 동안, 상기 보트를 회전시킴으로써 웨이퍼들 상에 산화막들이 불균일하게 형성되는 것을 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 막 형성 방법을 설명하기 위한 순서도이다.
도 2는 도 1에 도시된 막 형성 방법을 수행하기 위한 막 형성 장치를 설명하기 위한 개략적인 구성도이다.
도 3은 웨이퍼 상에 설정된 측정 포인트들을 나타내기 위한 웨이퍼의 평면도이다.
도 4는 보트의 회전 없이 보트의 상승 및 하강 동안에 웨이퍼 상에 형성된 산화막의 두께를 보여주는 웨이퍼의 평면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 막 형성 장치 110 : 프로세스 챔버
112 : 반응 튜브 114 : 가열로
116 : 매니폴드 118 : 리드 부재
120 : 트랜스퍼 챔버 130 : 웨이퍼 보트
132 : 턴테이블 140 : 회전 구동 유닛
142 : 회전축 150 : 수직 구동 유닛
152 : 수평 암 W : 웨이퍼

Claims (15)

  1. 웨이퍼를 보트에 적재하는 단계;
    상기 보트를 반응 튜브(reaction tube) 내부로 반입시키는 단계;
    상기 웨이퍼 상에 막을 형성하기 위해 상기 반응 튜브 내부로 반응 가스를 공급하는 단계; 및
    상기 보트를 상기 반응 튜브로부터 반출하는 단계를 포함하되, 상기 보트의 반입 단계, 상기 가스 공급 단계 및 상기 보트의 반출 단계를 수행하는 동안 상기 보트를 회전시키는 것을 특징으로 하는 막 형성 방법.
  2. 제1항에 있어서, 상기 웨이퍼는 수평 방향으로 상기 보트에 적재되는 것을 특징으로 하는 막 형성 방법.
  3. 제2항에 있어서, 상기 보트의 회전 중심축은 상기 웨이퍼의 중심을 통과하는 것을 특징으로 하는 막 형성 방법.
  4. 제1항에 있어서, 상기 보트의 회전 속도는 0.5rpm 내지 5rpm인 것을 특징으로 하는 막 형성 방법.
  5. 제1항에 있어서, 상기 보트의 회전 속도는 1rpm 내지 2rpm인 것을 특징으로 하는 막 형성 방법.
  6. 제1항에 있어서, 상기 반응 가스는 산소(O2) 가스와 수소(H2) 가스를 포함하는 것을 특징으로 하는 막 형성 방법.
  7. 제1항에 있어서, 상기 보트의 반입 및 반출 단계를 수행하는 동안 상기 보트에 적재된 웨이퍼를 향해 질소(N2) 가스를 공급하는 것을 특징으로 하는 막 형성 방법.
  8. 제1항에 있어서, 상기 막은 실리콘 산화막인 것을 특징으로 하는 막 형성 방법.
  9. 제1항에 있어서, 상기 웨이퍼를 적재하는 동안 상기 보트는 상기 반응 튜브의 아래에 위치되며, 상기 반응 튜브 내부로의 반입을 위해 상승하고, 상기 반응 튜브로부터의 반출을 위해 하강하는 것을 특징으로 하는 막 형성 방법.
  10. 다수의 웨이퍼들을 트랜스퍼 챔버(transfer chamber) 내부에 배치된 보트(boat)에 복층으로 적재하는(loading) 단계;
    상기 보트를 상기 트랜스퍼 챔버의 상부에 배치된 수직형 반응 튜브로 반입시키기 위해 상기 보트를 상승시키는 단계;
    상기 반응 튜브의 내부에서 상기 보트에 적재된 웨이퍼들의 표면에 산화막을 형성하기 위해 상기 웨이퍼들의 표면에 산소 라디칼(oxygen radical)을 제공하는 단계;
    상기 보트를 상기 반응 튜브로부터 상기 트랜스퍼 챔버로 반출시키기 위해 상기 보트를 하강시키는 단계; 및
    상기 웨이퍼들을 상기 보트로부터 언로딩하는 단계를 포함하되,
    상기 보트의 상승 내지 하강 단계를 수행하는 동안 상기 보트를 기 설정된 회전 속도로 회전시키는 것을 특징으로 하는 산화막 형성 방법.
  11. 제10항에 있어서, 상기 반응 튜브 내부로 산소(O2) 가스와 수소(H2) 가스를 포함하는 반응 가스를 공급하는 단계를 더 포함하되, 상기 산소 라디칼은 상기 산소(O2) 가스와 수소(H2) 가스의 반응에 의해 형성되는 것을 특징으로 하는 산화막 형성 방법.
  12. 제10항에 있어서, 각 웨이퍼의 에지 부위 상에 형성된 산화막의 제1두께와 중심 부위 상에 형성된 산화막의 제2두께 사이의 차이값은 1Å보다 작은 것을 특징으로 하는 산화막 형성 방법.
  13. 제10항에 있어서, 상기 산화막을 형성하는 동안 상기 반응 튜브의 내부 온도는 600℃ 내지 1200℃인 것을 특징으로 하는 산화막 형성 방법.
  14. 제10항에 있어서, 상기 산화막을 형성하는 동안 상기 반응 튜브의 내부 압력은 25pa 내지 100pa인 것을 특징으로 하는 산화막 형성 방법.
  15. 제10항에 있어서, 상기 트랜스퍼 챔버의 내부에는 질소(N2) 가스가 공급되는 것을 특징으로 하는 산화막 형성 방법.
KR10-2004-0010879A 2004-02-19 2004-02-19 웨이퍼 상에 막을 형성하는 방법 KR100527671B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2004-0010879A KR100527671B1 (ko) 2004-02-19 2004-02-19 웨이퍼 상에 막을 형성하는 방법
JP2005032015A JP2005236283A (ja) 2004-02-19 2005-02-08 ウェーハ上に膜を形成する方法
US11/061,407 US7763550B2 (en) 2004-02-19 2005-02-18 Method of forming a layer on a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0010879A KR100527671B1 (ko) 2004-02-19 2004-02-19 웨이퍼 상에 막을 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20050082457A KR20050082457A (ko) 2005-08-24
KR100527671B1 true KR100527671B1 (ko) 2005-11-28

Family

ID=35018862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0010879A KR100527671B1 (ko) 2004-02-19 2004-02-19 웨이퍼 상에 막을 형성하는 방법

Country Status (3)

Country Link
US (1) US7763550B2 (ko)
JP (1) JP2005236283A (ko)
KR (1) KR100527671B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4415924B2 (ja) * 2005-03-25 2010-02-17 セイコーエプソン株式会社 半導体素子の製造方法、半導体素子の製造装置
JP6475135B2 (ja) * 2015-09-29 2019-02-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、ガス供給方法及び基板処理装置並びに基板保持具

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3177035B2 (ja) 1992-11-26 2001-06-18 東京エレクトロン株式会社 縦型熱処理装置
JP3292540B2 (ja) * 1993-03-03 2002-06-17 東京エレクトロン株式会社 熱処理装置
JP3218488B2 (ja) * 1993-03-16 2001-10-15 東京エレクトロン株式会社 処理装置
JP3190165B2 (ja) * 1993-04-13 2001-07-23 東京エレクトロン株式会社 縦型熱処理装置及び熱処理方法
US5645419A (en) * 1994-03-29 1997-07-08 Tokyo Electron Kabushiki Kaisha Heat treatment method and device
JP2732224B2 (ja) 1994-09-30 1998-03-25 信越半導体株式会社 ウエーハ支持ボート
KR100310249B1 (ko) * 1995-08-05 2001-12-17 엔도 마코토 기판처리장치
US5829969A (en) 1996-04-19 1998-11-03 Tokyo Electron Ltd. Vertical heat treating apparatus
JPH10256159A (ja) * 1997-03-11 1998-09-25 Sony Corp 減圧ｃｖｄ装置及び半導体ウエハ表面の薄膜形成処理方法
KR19990039877A (ko) 1997-11-14 1999-06-05 왕중일 플라이백 트랜스포머의 코일구조
KR100297873B1 (ko) 1998-09-16 2001-10-26 윤종용 반도체장치제조용확산공정설비
JP3579278B2 (ja) 1999-01-26 2004-10-20 東京エレクトロン株式会社 縦型熱処理装置及びシール装置
US6358867B1 (en) 2000-06-16 2002-03-19 Infineon Technologies Ag Orientation independent oxidation of silicon
JP3670617B2 (ja) * 2002-03-22 2005-07-13 東京エレクトロン株式会社 熱処理装置および熱処理方法
US20070137794A1 (en) * 2003-09-24 2007-06-21 Aviza Technology, Inc. Thermal processing system with across-flow liner
JP4285184B2 (ja) * 2003-10-14 2009-06-24 東京エレクトロン株式会社 成膜方法及び成膜装置

Also Published As

Publication number Publication date
KR20050082457A (ko) 2005-08-24
US7763550B2 (en) 2010-07-27
JP2005236283A (ja) 2005-09-02
US20050233559A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
KR101066136B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP5840268B1 (ja) 基板処理装置、半導体装置の製造方法および記録媒体
KR101177366B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP4944228B2 (ja) 基板処理方法及び基板処理装置
KR100918005B1 (ko) 반도체 장치의 제조방법 및 기판처리장치
TWI558839B (zh) A substrate processing apparatus, a manufacturing method and a program for a semiconductor device
JPH0982655A (ja) 熱処理方法
US8026187B2 (en) Method of forming silicon oxide film and method of production of semiconductor memory device using this method
WO2007018139A1 (ja) 半導体装置の製造方法および基板処理装置
US8367560B2 (en) Semiconductor device manufacturing method
JPH04218910A (ja) 熱処理成膜方法
KR100527671B1 (ko) 웨이퍼 상에 막을 형성하는 방법
KR101178856B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JPWO2007132884A1 (ja) 半導体装置の製造方法および基板処理装置
JP4553227B2 (ja) 熱処理方法
JP2011066187A (ja) 成膜方法及び処理システム
JP4115331B2 (ja) 基板処理装置
JP2000174094A (ja) 半導体製造装置
JP2000077389A (ja) プラズマ処理方法及び装置
KR102490356B1 (ko) 기판 처리 장치의 내부재 처리 방법
KR20180104870A (ko) 에피텍셜 웨이퍼 제조 방법 및 장치
JP5032059B2 (ja) 半導体装置の製造方法、基板処理方法、及び基板処理装置
JP2022186307A (ja) 成膜方法及び成膜装置
JP2005050841A (ja) 基板処理装置および半導体装置の製造方法
JP2009044088A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111101

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee