KR20050031907A - 회로 장치 - Google Patents

회로 장치 Download PDF

Info

Publication number
KR20050031907A
KR20050031907A KR1020040076223A KR20040076223A KR20050031907A KR 20050031907 A KR20050031907 A KR 20050031907A KR 1020040076223 A KR1020040076223 A KR 1020040076223A KR 20040076223 A KR20040076223 A KR 20040076223A KR 20050031907 A KR20050031907 A KR 20050031907A
Authority
KR
South Korea
Prior art keywords
semiconductor element
conductive
conductive pattern
opening
conductive paste
Prior art date
Application number
KR1020040076223A
Other languages
English (en)
Other versions
KR100593763B1 (ko
Inventor
나까노아쯔시
가또아쯔시
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20050031907A publication Critical patent/KR20050031907A/ko
Application granted granted Critical
Publication of KR100593763B1 publication Critical patent/KR100593763B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

회로 소자와 다른 구성 요소와의 밀착성을 향상시킨 회로 장치를 제공한다. 본 형태의 회로 장치(10A)는, 도전 패턴(12)과, 제1 개구부(11A)를 제외하고 도전 패턴(12)을 피복하는 피복 수지(14)와, 도전 페이스트(9)를 개재하여 제1 개구부(11A)로부터 노출되는 도전 패턴(12)에 전기적으로 접속된 반도체 소자(13A)를 갖고, 제1 개구부(11A)의 크기는 반도체 소자(13A)보다도 작게 형성되고, 도전 페이스트(9)는 제1 개구부(11A)로부터 노출되는 도전 패턴(12) 및 피복 수지(14)의 양방에 접촉하는 구성으로 되어 있다.

Description

회로 장치{CIRCUIT DEVICE}
본 발명은 회로 장치에 관한 것으로, 특히, 회로 소자와 다른 구성 요소와의 밀착성을 향상시킨 회로 장치에 관한 것이다.
도 9를 참조하여, 종래형의 반도체 장치(100)의 구성에 대하여 설명한다. 도 9의 (A)는 반도체 장치(100)의 평면도이고, 도 9의 (B)는 그 단면도이다(특허 문헌1 참조).
도 9의 (A)를 참조하면, 반도체 장치(100)의 중앙부에는 도전 재료로 이루어지는 랜드(102)가 형성되고, 랜드(102)의 주위에는 다수개의 리드(101)의 일단이 근접해 있다. 리드(101)의 일단은 금속 세선(105)을 개재하여 반도체 소자(104)와 전기적으로 접속되고, 타단은 밀봉 수지(103)로부터 노출되어 있다. 밀봉 수지(103)는, 반도체 소자(104), 랜드(102) 및 리드(101)를 밀봉하여 일체로 지지하는 기능을 갖는다.
<특허 문헌1>
일본 특개평11-340257호 공보
그러나, 상술한 장치에서는, 도금막이 그 표면에 형성된 랜드(102)의 표면에 반도체 소자(104)가 실장된다. 이 때문에, 은 페이스트 등의 밀착성이 낮은 접착제를 개재하여 반도체 소자(104)를 랜드(102)에 실장한 경우, 반도체 소자(104)와 랜드(102)와의 밀착성이 부족하여, 접촉 불량을 일으키게 되는 문제가 있었다. 또한, 반도체 소자(104)와 랜드(102)를 접착시키는 접착제가, 랜드(102)로부터 유출되는 문제도 있었다.
본 발명은 상술한 문제점을 감안하여 이루어진 것으로서, 본 발명의 주된 목적은, 회로 소자와 다른 구성 요소와의 밀착성을 향상시킨 회로 장치를 제공하는 것에 있다.
본 발명은, 도전 패턴과, 개구부를 제외하고 상기 도전 패턴을 피복하는 피복 수지와, 도전 페이스트를 개재하여 상기 개구부로부터 노출되는 상기 도전 패턴에 전기적으로 접속된 반도체 소자를 갖고, 상기 개구부는 상기 반도체 소자보다도 작게 형성되고, 상기 도전 페이스트는 상기 개구부로부터 노출되는 상기 도전 패턴 및 상기 피복 수지의 양방에 접촉하는 것을 특징으로 한다.
또한 본 발명은, 상기 도전 페이스트는, 은 페이스트인 것을 특징으로 한다.
또한 본 발명은, 상기 개구부로부터 노출되는 상기 도전 패턴의 표면에는, 도금막이 형성되는 것을 특징으로 한다.
또한 본 발명은, 상기 개구부를 상기 반도체 소자의 각 변의 중간부를 따라서 형성하고, 상기 반도체 소자의 각부는, 상기 도전 페이스트를 개재하여 상기 피복 수지에 접착되는 것을 특징으로 한다.
또한 본 발명은, 상기 반도체 소자를 밀봉하도록 밀봉 수지가 형성되는 것을 특징으로 한다.
또한 본 발명은, 상기 도전 패턴은, 복수층의 배선 구조를 갖는 것을 특징으로 한다.
<실시예>
도 1을 참조하여, 본 형태의 회로 장치(10A)의 구성을 설명한다. 도 1의 (A)는 회로 장치(10A)의 평면도이고, 도 1의 (B)는 그 단면도이다.
도 1의 (A)를 참조하면, 본 형태의 회로 장치(10A)는, 반도체 소자(13A)가 밀봉 수지(18)로 수지 밀봉된 패키지이다. 또한, 제1 배선층(20) 및 제2 배선층(21)으로 이루어지는 다층의 배선이 형성되어 있다. 여기서는, 제1 배선층(20)은, 제1 도전 패턴(12A) 및 제2 도전 패턴(12B)을 포함한다. 이하에 각 요소의 상세 내용 및 관련 구성을 설명한다.
도 1의 (B)를 참조하면, 제1 배선층(20) 및 제2 배선층(21)으로 이루어지는 다층의 배선 구조가 구성되어 있다. 또한, 3층 이상의 다층 배선 구조를 구성할 수도 있다. 상술한 제1 도전 패턴(12A) 및 제2 도전 패턴(12B)은, 제1 배선층(20)에 형성되어 있다. 또한, 이들 도전 패턴(12)끼리 접속하는 배선부가 형성되어도 된다. 제2 배선층(21)은, 외부 전극을 부착시키기 위한 패드부를 형성하고 있다. 또, 전기 회로를 교차시키기 위한 배선부를 제2 배선층(21)에 형성해도 된다. 제1 배선층(20)과 제2 배선층(21)은, 수지로 이루어지는 절연층(32)을 개재하여 적층되고, 접속부(23)에 의해 원하는 개소에서 전기적으로 접속되어 있다.
제1 도전 패턴(12A)은, 상술한 바와 같이 반도체 소자의 하방에 형성되어 있다. 그리고, 제1 도전 패턴(12A)의 평면적인 크기는, 반도체 소자(13A)보다도 큰 랜드 형상으로 형성되어도 된다. 제1 도전 패턴(12A)은 피복 수지(14)에 의해 그 표면은 피복되어 있고, 제1 개구부(11A)로부터 그 표면이 부분적으로 노출되어 있다. 노출되는 부분의 제1 도전 패턴(12A)은, 도전 페이스트(9)를 개재하여 반도체 소자의 이면과 전기적으로 접속되어도 된다. 또한, 제1 도전 패턴(12A)은, 접속부(23)를 개재하여, 하층의 제2 배선층(21)과 접속되어도 된다. 또한, 외부 전극(17)을 개재하여, 실장하는 측의 실장 기판 등에 전기적으로 접속되어도 된다.
제2 도전 패턴(12B)은, 상술한 랜드형의 제1 도전 패턴을 둘러싸도록 배치되어 있다. 그리고, 제2 도전 패턴(12B)의 표면은, 피복 수지(14)에 형성된 제2 개구부(11B)로부터 노출되어 있다. 제2 도전 패턴(12B)은, 금속 세선(15)을 개재하여 반도체 소자(13A)와 전기적으로 접속되어 있다.
회로 소자(13)는, 여기서는, 반도체 소자(13A)가 채용되어 있다. 또한, LSI칩, 베어의 트랜지스터칩, 다이오드 등의 능동 소자를 회로 소자(13)로서 채용하는 것도 가능하다. 또한, 칩 저항, 칩 컨덴서, 또는, 인덕터 등의 수동 소자를 회로 소자(13)로서 채용할 수도 있다. 그리고, 이들 복수개의 회로 소자(13)를 내장시키고 내부에서 전기적으로 접속시키는 것도 가능하다. 반도체 소자(13A)는, 그 이면이 도전 패턴(12)에 도전 페이스트(9)를 개재하여 고착되어 있다. 그리고, 반도체 소자(13A)의 표면의 전극과, 제2 도전 패턴(12B)과는, 금속 세선(15)을 개재하여 전기적으로 접속되어 있다. 또한, 반도체 소자(13A)는 페이스 다운으로 접속하는 것도 가능하다. 칩 소자인 경우에는, 그 양단의 전극이, 땜납 등의 용가재를 개재하여 도전 패턴(12)에 고착된다.
밀봉 수지(18)는, 주입 몰드에 의해 형성되는 열가소성 수지, 또는, 트랜스퍼 몰드에 의해 형성되는 열경화성 수지로 이루어진다. 그리고, 밀봉 수지(18)는 장치 전체를 밀봉하는 기능을 가짐과 함께, 장치 전체를 기계적으로 지지하는 기능도 갖는다.
제2 배선층(21)은, 수지로 이루어지는 레지스트(16)로 피복된다. 그리고, 레지스트(16)에 형성된 개구부로부터 노출되는 제2 배선층(21)의 표면에, 땜납 등의 용가재로 이루어지는 외부 전극(17)이 형성된다.
제1 개구부(11A)는, 제1 도전 패턴(12)을 피복하는 피복 수지(14)를 부분적으로 제거한 영역으로서, 이 영역으로부터 제1 도전 패턴(12)이 부분적으로 노출되어 있다. 제2 개구부(11B)는, 제2 도전 패턴(13)을 피복하는 피복 수지(14)를 부분적으로 제거한 영역이다. 이와 같이, 전기적으로 회로 소자(13)와 접속되는 개소의 도전 패턴(12)은, 개구부로부터 노출되어 있다. 이들 개구부의 구체적인 구성에 관해서는, 도 2를 참조하여 상술한다. 또한, 개구부로부터 노출되는 개소의 도전 패턴(12)의 표면에는, 도금막이 형성되어 있다. 여기서, 도금막으로서는, 은, 또는, 금으로 이루어지는 도금막을 채용할 수 있다.
반도체 소자(13A)와 제1 도전 패턴(12A)과의 관련 구성을 설명한다. 반도체 소자(13A)는, 은 페이스트 등의 도전 페이스트(9)를 이용하여, 피복 수지(14)의 표면에 고착된다. 여기서, 반도체 소자(13A)의 장착 영역에는 제1 개구부(11A)가 형성되어 있고, 이 제1 개구부(11A)의 평면적인 크기는, 반도체 소자(13A)보다도 작다. 그리고, 도전 페이스트(9)는, 반도체 소자(13A)의 이면 전역에 부착된다. 따라서, 도전 페이스트(9)는, 제1 개구부(11A)로부터 노출되는 제1 도전 패턴(11A)의 표면과, 피복 수지(14)의 양방에 접촉하게 된다.
도전 페이스트(9)가 제1 도전 패턴(11A)의 표면에 접촉함으로써, 반도체 소자(13A)의 이면과 제1 도전 패턴(12A)을 전기적으로 접속할 수 있다. 따라서, 반도체 소자(13A)가 IC인 경우에는, 반도체 소자(13A)의 이면과 접지 전위를 접속할 수 있다. 또는, 접지 전위 이외의 전기 신호가 통과하는 반도체 소자(13A)의 이면과 제1 도전 패턴(12A)을 전기적으로 접속할 수도 있다.
또한, 도전 페이스트(9)가 피복 수지(14)에 접촉함으로써, 반도체 소자(13A)의 고정 강도를 향상시킬 수 있다. 상술한 바와 같이, 제1 개구부(11A)로부터 노출되는 제1 도전 패턴(12A)의 표면에는 도금막이 형성되어 있다. 이 때문에, 이 도금막과 도전 페이스트(9)와의 부착 강도는 매우 약하다. 그래서, 본 발명에서는, 도전 페이스트(9)를 피복 수지(14)에도 접촉시키는 것에 의해, 반도체 소자(13A)의 접속 강도를 확보하고 있다. 수지 성분을 포함하는 도전 페이스트(9)와, 피복 수지(14)와의 밀착 강도는 크기 때문에, 반도체 소자(13A)의 고착 강도를 향상시킬 수 있다.
도 2를 참조하여, 제1 개구부(11A)의 구체적 구성을 중심으로 설명한다. 도 2의 (A)의 평면도 및 도 2의 (B)의 단면도는, 금속 세선 등을 생략하여 도시하고 있다.
도 2의 (A)를 참조하면, 제1 개구부(11A)는 구형(矩形)의 평면적인 형상을 갖고 있다. 그리고, 도 2의 (A)에서 점선으로 도시되는 반도체 소자(13A)의 주변부를 따라서, 4개의 제1 개구부(11A)가 형성되어 있다. 또한, 개개의 제1 개구부(11A)는, 반도체 소자(13A)의 변의 중간부를 따라서 형성되어 있다. 또한, 제1 개구부(11A)의 길이 방향은 반도체 소자(13A)의 변의 방향을 따라서 연장하고 있다. 그리고, 제1 개구부(11A)의 짧은 방향은, 반도체 소자(13A)의 하방으로부터, 반도체 소자(13A)의 외부까지 연장하고 있다.
반도체 소자(13A)의 각부(코너부)의 하방에는, 제1 개구부(11A)는 형성되어 있지 않다. 이것은, 반도체 소자(13A)의 각부와 도전 페이스트(9)와의 사이에는 큰 응력이 작용하여, 이 개소의 접속은, 반도체 소자(13A)의 고착을 행하는 데에 있어서 중요하기 때문이다. 따라서, 이 개소에서 도전 페이스트(9)와 피복 수지(14)를 접착시키는 것에 의해, 반도체 소자(13A)의 고착 구조를 보다 강고한 것으로 할 수 있다.
즉, 반도체 소자(13A)의 하방에 있어서, 제1 도전 패턴(12A)이 형성되어 있지 않은 영역에서는, 도전 페이스트(9)와 피복 수지(14)가 강고하게 밀착한다. 도 2의 (A)를 참조하면, 도전 페이스트(9)와 피복 수지(14)가 밀착하는 영역을 고착 영역(A1)으로 나타내고 있다. 즉, 반도체 소자(13A)의 중앙부 및 코너부에, 이 고착 영역(A1)이 연장하고 있다. 환언하면, 반도체 소자(13A) 주변부의, 각 변의 중간부를 제외한 영역에, 고착 영역(A1)이 연장하고 있다.
도 2의 (B)를 참조하여, 제1 개구부(11A)의 또 다른 효과를 설명한다. 제1 개구부(11A)는, 도전 페이스트(9)의 번짐을 억지하는 기능을 갖는다. 구체적으로 설명하면, 제1 개구부(11A)를 형성하는 것에 의해, 피복 수지(14)의 두께에 대응한 단차를 형성할 수 있다. 그리고, 이 단차에 의해 도전 페이스트(9)의 번짐을 억지하여, 도전 페이스트(9)가 다른 도전 패턴(12)과 쇼트하는 것을 방지할 수 있다. 또, 도전 페이스트(9)의 번짐은, 반도체 소자(13A)의 각부보다도 반도체 소자(13A)의 변의 중간부 부근이 더 크다. 따라서, 반도체 소자(13A)의 변의 중간부에 대응하는 개소에 제1 개구부(11A)를 형성하는 것에 의해, 이 중간부에서의 도전 페이스트(9)의 과도한 번짐을 억지할 수 있다. 또한, 도전 페이스트(9)의 번짐을 억지할 수 있기 때문에, 도전 페이스트(9)를 개재하여 접속되는 도전 패턴(12)과, 다른 도전 패턴과의 간격을 근접시킬 수도 있다.
도 3을 참조하여 다른 형태의 회로 장치(10B)의 구성을 설명한다. 회로 장치(10B)의 기본적인 구성은, 도 1에 도시한 반도체 장치(10A)와 동일하고, 상위점은, 단층의 배선 구조를 갖고 있는 점에 있다. 여기서의 도전 패턴(12)끼리는, 분리홈(19)에 충전된 피복 수지(24)에 의해 분리되어 있다. 그리고, 도전 패턴(12)의 이면은, 피복 수지(24)로부터 하방으로 노출되어 있다. 그리고 다른 구성은, 회로 장치(10A)와 마찬가지이다. 또한, 도전 패턴(12)의 이면은, 외부 전극(17)과 전기적으로 접속되어 있다.
도 4를 참조하여, 다른 형태의 회로 장치(10C)의 구성을 설명한다. 도 4에 단면을 도시하는 회로 장치(10C)의 기본적인 구성은, 도 1에 도시한 회로 장치(10A)와 마찬가지이고, 상위점은 지지 기판(31)을 갖고 있는 점에 있다. 이 지지 기판(31)으로서는, 유리 에폭시 기판 등의 수지제의 기판, 세라믹 기판, 금속 기판 등의 주지의 기판을 이용할 수 있다.
이하에 도 5 내지 도 8을 참조하여, 도 1에 도시한 회로 장치(10A)의 제조 방법을 설명한다. 우선, 도 5의 (A)를 참조하면, 제1 도전박(33) 및 제2 도전박(34)이 절연층(32)을 개재하여 적층된 적층 시트를 준비한다.
다음으로, 도 5의 (B)를 참조하면, 제1 도전박(33)의 표면에 레지스트 PR을 적층시키고, 그 패터닝을 행한다. 구체적으로 설명하면, 형성 예정의 접속부에 대응하는 개소의 레지스트 PR을 개구시킨다.
도 5의 (C)를 참조하면, 패터닝된 레지스트 PR을 개재하여 제1 도전박(33)의 에칭을 행한다. 이 에칭에 의해, 접속부가 형성 예정의 영역의 제1 도전박(33)을 부분적으로 제거하여, 관통홀(35)을 형성할 수 있다.
도 5의 (D)를 참조하면, 관통홀(35)이 형성된 후에는, 레지스트 PR은 제거된다. 계속해서, 관통홀(35)의 하방에 위치하는 절연층(32)을 제거하는 것에 의해, 관통홀(35)을 제2 도전박(34)의 표면까지 도달시킨다. 이 절연층(32)의 제거는, 탄산가스 레이저를 이용하여 행할 수 있다.
그리고, 도 6의 (A)를 참조하면, 구리 등의 금속으로 이루어지는 도금막을 구성하는 것에 의해, 접속부(23)를 관통홀(35)에 형성하여, 제1 도전박(33)과 제2 도전박(34)을 전기적으로 접속한다. 계속해서, 도 6의 (B)를 참조하면, 제1 도전박(33)의 상면 및 제2 도전박(34)의 하면을, 레지스트 PR로 피복한다. 그리고, 이 양 레지스트 PR의 패터닝을 행한다. 또한, 레지스트 PR을 이용하여, 양 도전박을 에칭한다.
도 6의 (C)를 참조하면, 레지스트 PR을 에칭 마스크로 하여, 제1 도전박(33) 및 제2 도전박(34)을 에칭한다. 이 결과, 제1 배선층(20) 및 제2 배선층(21)이 형성된다. 이 에칭이 종료한 후에, 도 6의 (D)에 도시한 바와 같이, 레지스트 PR은 박리된다. 그리고, 제1 배선층(20)은 피복 수지(14)로 피복되어, 원하는 개소의 도전 패턴이 노출되도록, 개구부(11)가 형성된다.
도 7의 (A)의 단면도 및 도 7의 (B)의 평면도를 참조하면, 제1 개구부(11A)는, 장착 예정의 반도체 소자(13A)의 주변부에 형성되어 있다. 그리고, 금속 세선이 접속하는 본딩 패드로 되는 영역은, 제2 개구부(11B)가 형성되어 있다. 피복 수지(14)를 부분적으로 제거하는 것에 의해, 개구부(11)는 형성된다. 피복 수지(14)의 부분적인 제거는, 레이저 등을 이용함으로써 행할 수 있다. 또한, 피복 수지(14)의 부분적인 제거는, 리소그래피 공정으로 행하는 것도 가능하다.
다음으로, 도 8의 (A)의 단면도 및 도 8의 (B)의 평면도를 참조하면, 도전 페이스트(9)를 개재하여, 반도체 소자(13A)와 제1 도전 패턴(12A)을 전기적으로 접속한다. 이 공정에서는, 제1 개구부(11A)로부터 노출되는 제1 도전 패턴(12A)에, 도전 페이스트(9)가 접촉됨으로써, 반도체 소자(13A)의 이면과 제1 도전 패턴(12A)이 도통한다. 그리고, 도전 페이스트(9)가 피복 수지(14)에 밀착함으로써, 반도체 소자(13A)의 고착 강도가 향상된다. 구체적으로 설명하면, 우선, 도전 페이스트(9)를 피복 수지(14)의 상부에 도포하여, 도전 페이스트(9)에 반도체 소자(13A)를 장착한다. 본 공정에서는, 제1 개구부(11A)는, 도전 페이스트(9)의 과도한 번짐을 저지하는 저지 영역으로서 기능하고 있다. 따라서, 도 8의 (B)에 점선으로 도시하는 반도체 소자(13A)의 장착 영역으로부터, 도전 페이스트(9)가 과도하게 비어져 나오는 것을 억지할 수 있다. 이 때문에, 유출된 도전 페이스트(9)에 의한 도전 패턴(12)끼리의 쇼트를 방지할 수 있다. 상기 공정 후에는, 반도체 소자(13A)와 제2 도전 패턴(12B)을 접속하는 금속 세선(15)을 형성하여, 반도체 소자(13A)가 피복되도록 밀봉 수지(18)를 형성함으로써, 도 1에 도시한 바와 같은 회로 장치(10A)가 제조된다.
또한, 상기의 도전 페이스트를 대신하여 절연성의 접착제를 사용하는 것도 가능하다. 이 경우에도, 제1 개구부의 작용에 의해 절연성의 접착제의 과도한 확산을 억지할 수 있다.
본 발명의 회로 장치에 따르면, 도전 패턴과 그것을 피복하는 피복 수지의 양방에, 반도체 소자의 접착을 행하는 도전 페이스트가 접촉됨으로써, 피복 수지를 개재하여 반도체 소자와 도전 패턴과의 밀착을 향상시킬 수 있다. 또한, 피복 수지로부터 도전 패턴이 노출되는 개구부를 반도체 소자의 각 변의 중간부를 따라서 형성함으로써, 도전 페이스트의 과도한 번짐을 억지하고 있다.
도 1의 (A)는 본 발명의 회로 장치를 도시하는 평면도, 도 1의 (B)는 본 발명의 회로 장치를 도시하는 단면도.
도 2의 (A)는 본 발명의 회로 장치를 도시하는 평면도, 도 2의 (B)는 본 발명의 회로 장치를 도시하는 단면도.
도 3은 본 발명의 회로 장치를 도시하는 단면도.
도 4는 본 발명의 회로 장치를 도시하는 단면도.
도 5의 (A) 내지 도 5의 (D)는 본 발명의 회로 장치의 제조 방법을 도시하는 단면도.
도 6의 (A) 내지 도 6의 (D)은 본 발명의 회로 장치의 제조 방법을 도시하는 단면도.
도 7의 (A)는 본 발명의 회로 장치의 제조 방법을 도시하는 단면도, 도 7의 (B)는 본 발명의 회로 장치의 제조 방법을 도시하는 평면도.
도 8의 (A)는 본 발명의 회로 장치의 제조 방법을 도시하는 단면도, 도 8의 (B)는 본 발명의 회로 장치의 제조 방법을 도시하는 평면도.
도 9의 (A)는 종래의 회로 장치를 도시하는 평면도, 도 9의 (B)는 종래의 회로 장치를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10A, 10B : 회로 장치
11A : 제1 개구부
11B : 제2 개구부
12A : 제1 도전 패턴
12B : 제2 도전 패턴
13A : 반도체 소자
14 : 피복층
20 : 제1 배선층
21 : 제2 배선층

Claims (6)

  1. 도전 패턴과,
    개구부를 제외하고 상기 도전 패턴을 피복하는 피복 수지와,
    도전 페이스트를 개재하여 상기 개구부로부터 노출되는 상기 도전 패턴에 전기적으로 접속된 반도체 소자를 구비하고,
    상기 개구부는 상기 반도체 소자보다도 작게 형성되고,
    상기 도전 페이스트는 상기 개구부로부터 노출되는 상기 도전 패턴 및 상기 피복 수지의 양방에 접촉하는 것을 특징으로 하는 회로 장치.
  2. 제1항에 있어서,
    상기 도전 페이스트는, 은 페이스트인 것을 특징으로 하는 회로 장치.
  3. 제1항에 있어서,
    상기 개구부로부터 노출되는 상기 도전 패턴의 표면에는, 도금막이 형성되는 것을 특징으로 하는 회로 장치.
  4. 제1항에 있어서,
    상기 개구부를 상기 반도체 소자의 각 변의 중간부를 따라서 형성하고,
    상기 반도체 소자의 각부는, 상기 도전 페이스트를 개재하여 상기 피복 수지에 접착되는 것을 특징으로 하는 회로 장치.
  5. 제1항에 있어서,
    상기 반도체 소자를 밀봉하도록 밀봉 수지가 형성되는 것을 특징으로 하는 회로 장치.
  6. 제1항에 있어서,
    상기 도전 패턴은, 복수층의 배선 구조를 갖는 것을 특징으로 하는 회로 장치.
KR20040076223A 2003-09-30 2004-09-23 회로 장치 KR100593763B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003342081A JP2005109225A (ja) 2003-09-30 2003-09-30 回路装置
JPJP-P-2003-00342081 2003-09-30

Publications (2)

Publication Number Publication Date
KR20050031907A true KR20050031907A (ko) 2005-04-06
KR100593763B1 KR100593763B1 (ko) 2006-06-28

Family

ID=34509681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040076223A KR100593763B1 (ko) 2003-09-30 2004-09-23 회로 장치

Country Status (5)

Country Link
US (1) US7019409B2 (ko)
JP (1) JP2005109225A (ko)
KR (1) KR100593763B1 (ko)
CN (1) CN1301044C (ko)
TW (1) TWI259571B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8897046B2 (en) * 2009-12-25 2014-11-25 Rohm Co., Ltd. DC voltage conversion module, semiconductor module, and method of making semiconductor module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04254396A (ja) * 1991-01-30 1992-09-09 Matsushita Electric Ind Co Ltd 高密度実装基板の製造方法
JP3958864B2 (ja) 1998-05-21 2007-08-15 浜松ホトニクス株式会社 透明樹脂封止光半導体装置
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3945968B2 (ja) * 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法
CN1265451C (zh) * 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN1301044C (zh) 2007-02-14
US7019409B2 (en) 2006-03-28
TWI259571B (en) 2006-08-01
JP2005109225A (ja) 2005-04-21
US20050087857A1 (en) 2005-04-28
CN1604719A (zh) 2005-04-06
TW200512914A (en) 2005-04-01
KR100593763B1 (ko) 2006-06-28

Similar Documents

Publication Publication Date Title
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US7405486B2 (en) Circuit device
JP4143345B2 (ja) チップ積層型パッケージ素子及びその製造方法
US6921980B2 (en) Integrated semiconductor circuit including electronic component connected between different component connection portions
US20040136123A1 (en) Circuit devices and method for manufacturing the same
EP1069616A2 (en) Multi-layer flexible printed wiring board
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
JP4498378B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US20050054187A1 (en) Method for forming ball pads of BGA substrate
JPH11312756A (ja) 半導体装置
KR100411862B1 (ko) 배선기판 및 반도체장치
JP2005286057A (ja) 回路装置およびその製造方法
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
KR100431307B1 (ko) 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
KR102633431B1 (ko) 반도체 장치 및 이의 제조 방법
KR100593763B1 (ko) 회로 장치
KR20020055687A (ko) 반도체 패키지
JP4183500B2 (ja) 回路装置およびその製造方法
JP4168494B2 (ja) 半導体装置の製造方法
KR102628100B1 (ko) 내장된 칩을 구비하는 반도체 패키지 및 이의 제조 방법
JP7467214B2 (ja) 配線基板、電子装置及び配線基板の製造方法
KR100668939B1 (ko) 보드 레벨 반도체 장치 및 그 제조 방법
KR100426493B1 (ko) 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법
KR0122757B1 (ko) 인쇄회로기판을 이용한 멀티 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 14