KR20050029291A - 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법 - Google Patents

아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법 Download PDF

Info

Publication number
KR20050029291A
KR20050029291A KR1020030065404A KR20030065404A KR20050029291A KR 20050029291 A KR20050029291 A KR 20050029291A KR 1020030065404 A KR1020030065404 A KR 1020030065404A KR 20030065404 A KR20030065404 A KR 20030065404A KR 20050029291 A KR20050029291 A KR 20050029291A
Authority
KR
South Korea
Prior art keywords
signal
vertical
vertical period
variation
video signal
Prior art date
Application number
KR1020030065404A
Other languages
English (en)
Other versions
KR100510148B1 (ko
Inventor
최용훈
김병진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0065404A priority Critical patent/KR100510148B1/ko
Priority to CNB2004800271633A priority patent/CN100413315C/zh
Priority to PCT/KR2004/002346 priority patent/WO2005029844A1/en
Priority to EP04774605A priority patent/EP1673934A4/en
Priority to US10/942,969 priority patent/US7327401B2/en
Publication of KR20050029291A publication Critical patent/KR20050029291A/ko
Application granted granted Critical
Publication of KR100510148B1 publication Critical patent/KR100510148B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 아날로그 영상신호 수신 시스템에서 수신되는 아날로그 영상신호의 수평 주파수 및 수직 주파수가 변동되어도 안정된 화면 출력을 가능하게 하는 디스플레이 동기신호 생성 장치 및 방법을 개시한다.
본 발명에 따른 장치는, 입력되는 영상신호의 수직 주기 변동분 검출부, 변동분 환산부, 및 수직 동기신호 생성부를 포함한다. 검출부는 입력되는 영상신호의 현재 수직 주기와 이전 수직 주기간을 비교하여 입력되는 영상신호의 수직 주기 변동분을 검출한다. 변동분 환산부는 현재 수직 주기 및 프레임당 총 픽셀 수를 이용하여 검출부에서 검출된 변동분을 디스플레이 될 영상신호의 수직 주기 변동분으로 환산한다. 수직 동기신호 생성부는 변동분 환산부에서 환산된 변동분에 따라 프레임당 총 픽셀 수를 변동시킨 결과를 이용하여 디스플레이 될 영상신호의 수직 동기신호를 생성한다.

Description

아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호 생성 장치 및 방법{Display synchronization signal generation apparatus in the analog video signal receiver and method thereof}
본 발명은 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호 생성 장치 및 방법에 관한 것으로, 특히 수신되는 아날로그 영상신호의 수평 주파수 및 수직 주파수의 변동되어도 안정된 화면(display screen) 출력을 가능하게 하는 디스플레이 동기 신호 생성 장치 및 방법에 관한 것이다.
아날로그 영상신호 수신 시스템에서 수신 가능한 아날로그 영상신호는 복합영상신호(CVBS(Composite Video Bust Synchronization), 이하 CVBS라고 약함), S-비디오 신호, 및 콤포넌트(Component) 신호를 포함한다.
CVBS는 아날로그 영상신호 수신 시스템에 포함되어 있는 튜너를 통해 수신되거나 VCR(Video Cassette Recorder, 이하 VCR이라 약함) 연결단자를 통해 입력될 수 있다. S-비디오 신호는 S-VHS(Video Home System) VCR 또는 S-비디오 출력을 구비하는 DVD(Digital Versatile Disc)와 같은 장치와 연결될 수 있는 단자를 통해 아날로그 영상신호 수신 시스템으로 입력될 수 있다. S-비디오 신호는 휘도신호(Y)와 색신호(C)로 구성된다. 상기 콤포넌트 신호는 RGB(Red, Green, Blue) 신호 또는 Y/Pb/Pr 또는 Y/Cb/Cr 형태를 갖는 것으로 컴퓨터와 같은 장치와 연결될 수 있는 단자를 통해 아날로그 영상신호 수신 시스템으로 입력될 수 있다.
이러한 아날로그 영상신호들은 주변 환경에 의하여 수평 주파수 및 수직 주파수가 변경될 수 있다. 특히 VCR의 경우에는 녹화방식, 데크(deck) 속도 등에 의하여 수평 주파수 및 수직 주파수가 변경되는 현상이 심하게 발생된다.
그러나, 아날로그 영상신호 수신 시스템에서 사용되는 디스플레이 픽셀 클록의 주파수는 고정되어 있다. 상기 디스플레이 픽셀 클록은 수신된 영상신호를 디스플레이 디바이스에 맞는 타이밍으로 출력하기 위해 사용된다.
따라서 아날로그 영상신호 수신 시스템에서 디스플레이 될 영상신호의 수평 주파수와 수직 주파수는 설정된 수직 모드 또는 수평 모드에 의해서만 가변 될 수 있다. 상기 수직 모드는 프레임당 총 라인 수로 정의될 수 있고, 상기 수평 모드는 프레임당 총 픽셀 수로 정의될 수 있다.
이와 같이 아날로그 영상신호 수신 시스템은 디스플레이 픽셀 클록의 주파수가 고정되어 있으므로, 입력되는 영상신호의 수평 주파수 및 수직 주파수가 변동될 경우에, 수신되는 영상신호의 전송속도와 영상신호의 디스플레이 속도간에 차가 발생될 수 있다. 상기 차가 발생되면, 화면 튐 또는 화면 끊김 현상과 같이 화면이 불안정한 상태가 될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 아날로그 영상신호 수신 시스템에서 수신되는 아날로그 영상신호의 수평 주파수 및 수직 주파수가 변동되어도 안정된 화면 출력을 가능하게 하는 디스플레이 동기신호 생성 장치 및 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 아날로그 영상신호 수신 시스템에서 디스플레이 될 영상신호의 수직 주파수를 입력되는 아날로그 영상신호의 수직 주파수와 연동시켜 수신되는 아날로그 영상신호의 수평 주파수 및 수직 주파수가 변동되어도 안정된 화면 출력을 가능하게 하는 디스플레이 동기신호 생성장치 및 방법을 제공하는데 있다.
상기 기술적 과제들을 달성하기 위하여 본 발명은, 입력되는 영상신호의 현재 수직 주기와 이전 수직 주기간을 비교하여 입력되는 영상신호의 수직 주기 변동분을 검출하는 검출부; 현재 수직 주기 및 프레임당 총 픽셀 수를 이용하여 검출부에서 검출된 변동분을 디스플레이 될 영상신호의 수직 주기 변동분으로 환산하는 변동분 환산부; 변동분 환산부에서 환산된 변동분에 따라 프레임당 총 픽셀 수를 변동시킨 결과를 이용하여 디스플레이 될 영상신호의 수직 동기신호를 생성하는 수직 동기신호 생성부를 포함하는 디스플레이 동기신호 생성장치를 제공한다.
상기 기술적 과제들을 달성하기 위하여 본 발명은, 소정의 기본 클록을 토대로 디스플레이 픽셀 클록을 생성하는 픽셀 클록 생성부; 픽셀 클록 생성부에서 생성되는 디스플레이 픽셀 클록에 연동되는 수평 동기신호를 생성하고, 생성된 수평 동기신호를 디스플레이 될 영상신호의 수평 동기신호로 출력하는 수평 동기신호 생성부; 픽셀 클록 생성부에서 생성되는 디스플레이 픽셀 클록을 이용하여 입력되는 영상신호의 현재 수직 주기를 검출하고, 현재 수직 주기와 입력되는 영상신호의 이전 수직 주기간을 비교하여 입력되는 영상신호의 수직 주기 변동분을 검출하는 검출부; 현재 수직 주기 및 프레임당 총 픽셀 수를 이용하여 검출부에서 검출된 변동분을 디스플레이 될 영상신호의 수직 주기 변동분으로 환산하는 변동분 환산부; 변동분 환산부에서 환산된 변동분에 따라 프레임당 총 픽셀 수를 변동시킨 결과를 이용하여 디스플레이 될 영상신호의 수직 동기신호를 생성하는 수직 동기신호 생성부를 포함하는 디스플레이 동기신호 생성장치를 제공한다.
상기 기술적 과제들을 달성하기 위하여 본 발명은, 입력되는 영상신호의 현재 수직 주기와 이전 수직 주기간의 차를 입력되는 영상신호의 수직 동기신호의 변동분으로 검출하는 단계; 현재 수직 주기와 프레임당 총 픽셀 수를 이용하여 검출된 변동분을 디스플레이 될 영상신호의 수직 주기 변동분으로 환산하는 단계; 디스플레이 될 영상신호의 수직 주기 변동분으로 프레임당 총 픽셀 수를 변경한 결과를 토대로 디스플레이 될 영상신호의 수직 동기신호를 생성하는 단계를 포함하는 디스플레이 동기신호 생성 방법을 제공한다.
상기 기술적 과제들을 달성하기 위하여 본 발명은, 소정의 기본 클록을 토대로 픽셀 클록을 생성하는 단계; 입력되는 영상신호의 수직 동기신호 주기 동안 픽셀 클록을 카운트하는 단계; 입력되는 영상신호의 수직 동기신호가 입력될 때마다 픽셀 클록에 대한 카운트 값을 현재 수직 주기 데이터로 저장하는 단계; 현재 수직 주기 데이터와 입력되는 아날로그 영상신호의 이전 수직 주기 데이터를 비교하여 입력되는 영상신호의 수직 주기 변동분을 검출하는 단계; 현재 수직 주기 데이터와 프레임당 총 픽셀 수를 이용하여 수직 주기 변동분을 디스플레이 될 영상신호의 수직 주기 변동분으로 환산하는 단계; 디스플레이 될 영상신호의 수직 주기 변동분에 의해 프레임당 총 픽셀수를 변동시킨 결과를 이용하여 디스플레이 될 영상신호의 수직 동기신호를 생성하는 단계; 디스플레이 픽셀 클록에 연동되는 수평 동기신호를 디스플레이 될 영상신호의 수평 동기신호로서 생성하는 단계를 포함하는 디스플레이 동기신호 생성방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세하게 설명하기로 한다.
도 1은 본 발명에 따른 디스플레이 동기신호 생성 장치의 기능 블록 도이다. 도 1을 참조하면, 본 발명에 따른 디스플레이 동기신호 생성장치는 입력 수직 주기 변동분 검출부(100), 변동분 환산부(110), 수직 동기신호 생성부(120), 픽셀 클록 생성부(130), 수평 동기신호 생성부(140)로 구성된다.
입력 수직 주기 변동분 검출부(100)는 입력되는 영상신호의 현재 수직 주기(current Vertical Period, cVP)와 이전 수직 주기(previous Vertical Period, pVP)간을 비교하여 입력되는 영상신호의 수직 주기 변동분을 검출한다.
이를 위하여 입력 수직 주기 변동분 검출부(100)는 도 2에 도시된 바와 같이 구성될 수 있다. 도 2를 참조하면, 입력 수직 주기 변동분 검출부(100)는 카운터(201), 현재 수직 주기 레지스터(202), 이전 수직 주기 레지스터(203), 감산기(204)로 구성된다.
카운터(201)는 입력되는 영상신호의 수직 동기신호 주기동안 픽셀 클록을 카운트한다. 픽셀 클록은 입력되는 영상신호를 디스플레이 디바이스(미 도시됨)에 맞는 타이밍으로 출력하기 위해 사용되는 것으로, 디스플레이 디바이스(미 도시됨)의 동작 조건에 맞는 주파수를 갖는다. 따라서 픽셀 클록은 디스플레이 픽셀 클록이라고도 한다.
현재 수직 주기 레지스터(202)는 입력되는 영상신호의 수직 동기신호가 입력될 때마다 카운터(201)의 카운트 값을 입력되는 영상신호의 현재 수직 주기 데이터로 저장한다. 이는 현재 수직 주기 레지스터(202)에 저장된 현재 수직 주기 데이터가 입력되는 영상신호의 수직 동기신호가 입력될 때마다 업데이트 되는 것을 의미한다.
이를 위하여 현재 수직 주기 레지스터(202)에는 상기 입력되는 영상신호의 수직 동기신호가 입력되는 시점을 알리기 위한 제어 신호가 입력된다. 상기 제어 신호는 입력되는 영상신호의 수직 동기신호 입력시점(또는 검출시점)을 판단할 수 있는 기능 블록(미 도시됨)으로부터 제공될 수 있다. 상기 기능 블록은 예를 들어, 아날로그 영상신호 수신 시스템에 구비되어 있는 중앙 제어 장치일 수 있다. 또는 카운터(201)로 입력되는 수직 동기신호를 상기 제어 신호로 이용할 수 있다.
이전 수직 주기 레지스터(203)는 입력되는 영상신호의 이전 수직 주기 데이터를 저장한다. 이전 수직 주기 레지스터(203)는 입력되는 영상신호의 수직 주기 변동분이 검출되어 출력될 때마다 현재 수직 주기 레지스터(202)에 저장되어 있는 데이터를 이용하여 이전 수직 주기 데이터를 업데이트 한다. 즉, 현재 수직 주기 레지스터(202)에 저장되어 있는 데이터가 이전 수직 주기 레지스터(203)로 제공되어 저장된다.
이전 수직 주기 데이터를 업데이트 하기 위하여 이전 수직 주기 레지스터(203)에는 상기 입력되는 영상신호의 수직 주기 변동분이 출력되는 시점을 알리는 제어신호가 인가된다. 상기 제어신호는 상술한 현재 수직 주기 레지스터(202)에서와 같이 아날로그 영상신호 수신 시스템의 중앙 제어 장치이거나 감산기(204)로부터 출력되는 신호를 이용하여 생성될 수 있다.
감산기(204)는 현재 수직 주기 레지스터(202)에 저장되어 있는 현재 수직 주기 데이터와 이전 수직 주기 레지스터(203)에 저장되어 있는 이전 수직 주기 데이터를 비교하고, 그 차를 검출한다. 검출된 차는 입력되는 영상신호의 수직 주기 변동분으로서 출력된다.
이와 같이 입력 수직 변동분 검출부(200)는 디스플레이 픽셀 클록을 카운트 한 값을 이용하여 검출한 현재 수직 주기 데이터를 이용함으로, 입력 수직 주기 변동분 검출부(200)에서 출력되는 입력되는 영상신호의 수직 주기 변동분은 픽셀 단위이다.
변동분 환산부(210)는 현재 수직 주기 및 현재 프레임당 총 픽셀 수를 이용하여 입력되는 영상신호의 수직 주기 변동분을 디스플레이 될 영상신호의 수직 주기 변동분으로 환산한다. 이를 위하여 변동분 환산부(210)는 제산기(111)와 승산기(112)를 포함한다.
제산기(111)는 입력 수직 주기 변동분 검출부(200)로부터 출력되는 입력되는 영상신호의 수직 주기 변동분을 입력 수직 주기 변동분 검출부(200)로부터 제공되는 현재 수직 주기 데이터로 제산한다.
승산기(112)는 제산기(111)에서 제산한 결과와 현재 프레임당 총 픽셀 수를 승산하여 출력한다. 승산기(112)에서 출력되는 신호는 디스플레이 될 영상신호의 수직 주기 변동분이다.
수직 동기신호 생성부(120)는 변동분 환산부(110)에서 제공되는 변동분에 따라 현재 프레임당 총 픽셀 수를 변동시킨 결과를 이용하여 디스플레이 될 영상신호의 수직 동기신호를 생성한다. 이를 위하여, 수직 동기신호 생성부(120)는 연산기(121), 총 픽셀 수 생성기(122), 및 수직 동기신호 생성기(123)로 구성된다.
연산기(121)는 총 픽셀 수 생성기(122)로부터 제공되는 프레임당 총 픽셀 수를 변동분 환산부(110)로부터 출력되는 환산된 변동분에 따라 변동시켜 출력한다. 도 1에서 연산기(121)는 감산기이다. 그러나, 연산기(121)는 가산기일 수 있다. 이는 상기 환산된 변동분에 따라 연산기(121)에서 출력되는 픽셀 수는 총 픽셀 수 생성기(122)로부터 제공되는 프레임당 총 픽셀 수보다 감소할 수도 있으나 증가할 수도 있기 때문이다.
총 픽셀 수 생성기(122)는 프레임당 총 픽셀 수를 생성한다. 초기에는 사전에 설정된 수직 모드에 따라 결정된 프레임당 총 픽셀 수를 생성한다. 연산기(121)로부터 변동된 프레임당 총 픽셀 수가 출력되면, 저장되어 있는 프레임당 총 픽셀 수를 연산기(121)로부터 출력된 프레임당 총 픽셀 수로 업데이트하고, 업데이트된 프레임당 총 픽셀 수를 생성한다.
상기 수직 모드는 영상신호를 디스플레이 할 디스플레이 디바이스의 동작 조건을 고려하여 프로그램 가능하도록 설정될 수 있다. 상기 수직 모드는 V-total을 이용하여 설정될 수 있다. V-total은 프레임 당 총 라인수로서, V addressable, V Bottom Border, V FP(Odd field), V sync, V BP(Odd field), V top Border에 할당된 라인 수를 모두 포함한 라인 수이다.
수직 동기신호 생성기(123)는 연산기(121)로부터 출력되는 프레임당 총 픽셀 수를 토대로 디스플레이 될 영상신호의 수직 동기신호(V_sync)를 생성한다. 이는 수직 동기신호 생성기(123)에서 출력되는 수직 동기신호(V_sync)의 주기가 연산기(121)로부터 출력되는 프레임당 총 픽셀 수에 따라 결정되는 것을 의미한다.
픽셀 클록 생성부(130)는 사전에 설정된 기본(basic) 클록을 토대로 디스플레이 픽셀 클록을 생성한다. 생성되는 디스플레이 픽셀 클록은 영상신호를 디스플레이 할 디스플레이 디바이스(미 도시됨)의 동작 조건에 맞는 주파수를 갖는다.
픽셀 클록 생성부(130)는 원하는 주파수를 갖는 픽셀 클록을 생성하기 위하여 복수의 스케일링을 수행한다. 즉, 도 3에 도시된 바와 같이 프리 스케일러(301), 위상 동기 루프(310), 포스트 스케일러(320)로 구성되어 기본 클록에 대해 복수의 스케일링을 수행한다.
프리 스케일러(301)는 사전에 설정된 제 1 스케일링 계수(P)를 이용하여 입력되는 기본 클록을 스케일링한다. 프리 스케일러(301)는 분주기로 구성될 수 있다.
위상 동기 루프(310)는 프리 스케일러(301)로부터 출력되는 스케일링된 기본 클록과 제 2 스케일링 계수(M)에 의해 스케일링된 출력 주파수 사이의 위상 동기를 유지시킨다.
위상 동기 루프(310)는 위상 검출기(311), 루프 필터(312), 전압 제어 발진기(Votage Control Osillator, 이하 VCO라고 약함)(313), 스케일러(314)로 구성된다. 위상 검출기(311)는 프리 스케일러(301)로부터 출력되는 스케일링된 기본 클록과 스케일러(314)에서 제 2 스케일링 계수에 의해 스케일링된 출력 주파수간의 위상차를 검출한다. 루프 필터(312)는 입력되는 위상차의 주파수 성분을 제한한 제어전압을 출력한다. VCO(313)는 루프 필터(312)에서 출력되는 제어 전압에 대응되는 주파수를 발진한다. VCO(313)에서 출력되는 신호는 프리 스케일러(301)에서 출력되는 신호에 동기가 맞게 된다. VCO(313)에서 발진된 주파수는 스케일러(314)로 제공된다. 스케일러(314)는 입력된 발진 주파수를 상기 제 2 스케일링 계수(M)에 의해 스케일링하여 출력한다.
포스트 스케일러(320)는 사전에 설정된 제 3 스케일링 계수(S)에 의해 위상 동기 루프(310)의 VCO(313)에서 출력되는 주파수를 스케일링하고, 스케일링 결과를 픽셀 클록으로서 출력한다.
상기 기본 클록, 제 1 스케일링 계수, 제 2 스케일링 계수 및 제 3 스케일링 계수는 프로그램 가능하게 설정될 수 있다. 또한 디스플레이 디바이스(미 도시됨)의 동작 조건에 맞는 주파수를 갖는 픽셀 클록을 정확하게 생성하기 위하여, 디스플레이 디바이스(미 도시됨)의 동작 조건을 고려하여 기본 클록, 제 1 내지 제 3 스케일링 계수는 설정될 수 있다. 이는 픽셀 클록 생성부(130)의 동작 조건이 디스플레이 디바이스(미 도시됨)의 동작 조건에 따라 프로그램 가능하게 설정될 수 있는 것을 의미한다.
포스트 스케일러(320)에서 출력되는 픽셀 클록은 입력 수직 주기 변동분 검출부(110)와 수평 동기신호 생성부(140)로 각각 제공된다.
사전에 설정된 수평 모드를 고려하여 수평 동기신호 생성부(140)는 입력되는 디스플레이 픽셀 클록에 연동되는 수평 동기신호를 디스플레이 될 영상신호의 수평 동기신호(H_sync)로서 생성한다. 상기 수평 모드는 H-total을 이용하여 설정될 수 있다. H-total은 프레임당 총 픽셀 수로서, H addressable, H right border, H front porch, H sync, H back porch, H left border에 할당된 픽셀 수를 모두 포함한다. 상기 수평 모드는 디스플레이 디바이스(미 도시됨)의 동작 조건에 따라 프로그램 가능하게 설정될 수 있다.
도 4는 본 발명에 따른 디스플레이 동기신호 생성 장치를 아날로그 영상신호 수신 시스템에 적용한 예이다. 도 4를 참조하면, 아날로그 영상신호 수신 시스템은 비디오 프로세서(400), 디스플레이 프로세서(410), 시스템 제어부(420), 메모리(430), 및 디스플레이 디바이스(440)를 포함한다.
비디오 프로세서(400)는 아날로그 영상신호인 CVBS가 입력되면, 수신된 아날로그 영상신호를 Y/C/Sync로 분리하고, C신호는 U/V로 다시 분리하여 ITU-R 656 또는 ITU-601 형태로 포맷팅(formatting)하여 디지털 영상신호로 출력한다.
입력되는 아날로그 영상신호가 휘도신호(Y)와 색신호(C)로 구성된 S-비디오 신호이면, 비디오 프로세서(400)는 Y신호에서 동기신호(Sync)를 분리하고, C신호를 U/V 신호로 분리하고, 이를 ITU-R 656 또는 ITU-R 601 형태로 포맷팅하여 디지털 영상신호로 출력한다.
수신되는 영상신호가 콤포넌트 신호이면, 비디오 프로세서(400)는 Y신호에서 동기신호(Sync)를 분리하고, 이를 ITU-R 656 또는 ITU-R 601 형태로 포맷팅하여 디지털 영상신호로 출력한다.
디스플레이 프로세서(410)는 입력되는 디지털 영상신호를 디스플레이 디바이스(440)에 맞는 해상도로 스케일링 업(scaling up) 또는 스케일링 다운(scaling down)한다. 이를 위하여 디스플레이 프로세서(410)는 디스플레이 디바이스(440)로 출력될 영상신호에 대한 수직 동기신호(V_sync)와 수평 동기신호(H_sync)를 생성하는 디스플레이 동기신호 생성장치(411)와 영상 출력부(412)를 포함한다.
디스플레이 동기신호 생성 장치(411)는 도 1에 도시된 바와 같이 구성된다. 따라서, 디스플레이 동기신호 생성장치(411)는 입력되는 영상신호의 수직 동기신호, 기본 클록 및 프로그램 가능한 수직 모드 및 수평 모드를 이용하여 도 1에서 설명한 바와 같이 디스플레이 될 영상신호의 수직 동기신호(V-sync)와 수평 동기신호(H-sync)를 각각 생성한다.
디스플레이 동기신호 생성 장치(411)에서 수직 동기신호(V_sync)와 수평 동기신호(H_sync)가 각각 생성되면, 영상 출력부(412)는 시스템 제어부(420)로부터 제공되는 수평 및 수직 타이밍 신호들(V_back porch, V_sync width, V_front porch, H_back porch, H_sync width, H_front porch)과 상기 수평 동기 신호(H_sync) 및 수직 동기신호(V_sync)에 의해 메모리(430)에 저장되어 있는 영상 데이터를 읽어 디스플레이 디바이스(440)로 출력한다. 상기 수평 및 수직 타이밍 신호들을 제공하는 시스템 제어부(420)의 기능은 디스플레이 프로세서(410)에 포함시킬 수 있다.
디스플레이 디바이스(440)는 LCD(Liquid Crystal Display) 또는 PDP(Plasma Display Panel)와 같은 디바이스로서, 디스플레이 프로세서(410)로부터 디지털 RGB 신호가 전송되면, 이를 디스플레이 한다.
시스템 제어부(420)는 아날로그 영상신호 수신 시스템의 중앙 제어 장치에 해당된다. 메모리(430)는 디스플레이 될 영상신호를 저장한다.
도 5는 본 발명에 따른 디스플레이 동기신호 생성 방법에 있어서 입력되는 영상신호의 수직 주기 변동분 검출 과정에 대한 동작 흐름도이다.
제 501 단계에서 소정의 기본 클록을 토대로 도 1의 픽셀 클록 생성부(130)에서와 같이 디스플레이 픽셀 클록을 생성한다. 디스플레이 픽셀 클록은 디스플레이 디바이스(440)의 동작 조건에 맞는 주파수를 갖는다.
제 502 단계에서 입력되는 영상신호의 수직 동기신호 주기동안 생성되는 픽셀 클록을 카운트한다.
제 503 단계에서 입력되는 영상신호의 수직 동기신호가 입력될 때마다 픽셀 클록의 카운트 값을 현재 수직 주기 데이터로 저장한다.
제 504 단계에서 입력되는 영상신호의 현재 수직 주기와 이전 수직 주기를 비교하고, 현재 수직 주기와 이전 수직 주기간의 차를 검출하고, 검출된 차를 입력되는 영상신호의 수직 주기 변동분으로 출력한다.
입력되는 영상신호의 수직 주기 변동분이 검출되면, 제 505 단계에서 제 503 단계에서 저장된 현재 수직 주기 데이터를 이용하여 이전 수직 주기 데이터를 업데이트 한다. 즉, 상기 현재 수직 주기 데이터를 이전 수직 주기 데이터로 저장한다.
제 506 단계에서 픽셀 클록 카운트 값을 리셋시키고, 제 501 단계로 리턴 된다.
도 6은 본 발명에 따른 디스플레이 동기신호 생성 방법에 있어서 디스플레이 될 영상신호의 수직 동기신호 생성 과정에 대한 동작 흐름도이다.
제 601 단계에서 디스플레이 될 영상신호의 수직 주기 변동분을 획득한다. 즉, 현재 수직 주기와 현재 프레임당 총 픽셀 수를 이용하여 도 5의 제 504 단계에서 얻어진 입력되는 영상신호의 수직 주기 변동분을 디스플레이 될 영상신호의 수직 주기 변동분으로 환산한다.
좀더 구체적으로 설명하면, 상기 제 504 단계에서 검출된 변동분을 상기 현재 수직 주기 데이터로 제산하고, 제산된 결과와 상기 현재 프레임당 총 픽셀 수를 승산한 결과를 상기 디스플레이 될 영상신호의 수직 주기 변동분으로 얻는다.
제 602 단계에서 상기 제 601 단계에서 얻은 디스플레이 될 영상신호의 수직 주기 변동분으로 현재 프레임당 총 픽셀 수를 변경하고, 변경된 프레임당 총 픽셀 수를 토대로 디스플레이 될 영상신호의 수직 동기신호를 생성한다.
디스플레이 될 영상신호의 수평 동기신호는 도 5의 제 501 단계에서 생성되는 디스플레이 픽셀 클록에 연동시켜 생성한다. 이 때, 도 1에서와 같이 디스플레이 디바이스의 동작 조건에 따라 설정된 수평 모드를 고려할 수 있다.
상술한 바와 같이 본 발명은 수신되는 아날로그 영상신호의 수평 주파수 및 수직 주파수가 변하는 경우에 아날로그 영상신호 수신 시스템은 디스플레이 픽셀 클록과 디스플레이 디바이스로 제공되는 수평 동기신호의 주기를 고정시키고 디스플레이 디바이스로 제공되는 수직 동기신호의 주기는 입력되는 아날로그 영상신호의 수직 동기신호에 연동시킴으로써 디스플레이 디바이스를 통해 안정된 화면을 제공할 수 있다. 즉, 디스플레이 디바이스에 디스플레이 되는 화면의 수평 떨림 현상이나 화면 튐 또는 끊김 현상과 같이 불안정한 화면 상태가 발생되는 것을 방지할 수 있다.
본 발명은 상술한 실시 예에 한정되지 않으며, 본 발명의 사상 내에서 당업자에 의한 변형이 가능함은 물론이다. 따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술하는 청구범위로 정해질 것이다.
도 1은 본 발명에 따른 디스플레이 동기신호 생성장치의 기능 블록도이다.
도 2는 도 1에 도시된 입력 수직 주기 변동분 검출부의 상세 블록도이다.
도 3은 도 1에 도시된 픽셀 클록 생성부의 상세도이다.
도 4는 본 발명에 따른 디스플레이 동기신호 생성 장치를 아날로그 영상신호 수신 시스템에 적용한 예이다.
도 5는 본 발명에 따른 디스플레이 동기신호 생성 방법에 있어서 입력되는 영상신호의 수직 주기 변동분 검출 과정에 대한 동작 흐름도이다.
도 6은 본 발명에 따른 디스플레이 동기신호 생성 방법에 있어서 디스플레이 될 영상신호의 수직 동기신호 생성 과정에 대한 동작 흐름도이다.

Claims (15)

  1. 입력되는 영상신호의 현재 수직 주기와 이전 수직 주기간을 비교하여 상기 입력되는 영상신호의 수직 주기 변동분을 검출하는 검출부;
    상기 현재 수직 주기 및 프레임당 총 픽셀 수를 이용하여 상기 검출부에서 검출된 변동분을 디스플레이 될 영상신호의 수직 주기 변동분으로 환산하는 변동분 환산부;
    상기 변동분 환산부에서 환산된 변동분에 따라 상기 프레임당 총 픽셀 수를 변동시킨 결과를 이용하여 상기 디스플레이 될 영상신호의 수직 동기신호를 생성하는 수직 동기신호 생성부를 포함하는 디스플레이 동기신호 생성장치.
  2. 제 1 항에 있어서, 상기 검출부는 상기 디스플레이 될 영상신호의 디스플레이 픽셀 클록을 카운트한 값을 이용하여 상기 현재 수직 주기를 검출하는 것을 특징으로 하는 디스플레이 동기신호 생성장치.
  3. 제 1 항에 있어서, 상기 검출부는,
    상기 입력되는 영상신호의 수직 동기신호 주기동안 상기 디스플레이 될 영상신호의 디스플레이 픽셀 클록을 카운트하는 카운터;
    상기 입력되는 영상신호의 수직 동기신호가 입력될 때마다 상기 카운터의 카운트 값을 상기 현재 수직 주기 데이터로 저장하는 제 1 레지스터;
    상기 이전 수직 주기 데이터를 저장하고, 상기 입력되는 영상신호의 수직 주기 변동분이 출력될 때마다 상기 제 1 레지스터에 저장되어 있는 데이터를 이용하여 상기 이전 수직 주기 데이터를 업데이트 하는 제 2 레지스터;
    상기 제 1 레지스터에 저장되어 있는 현재 수직 주기 데이터와 상기 제 2 레지스터에 저장되어 있는 이전 수직 주기 데이터간의 차를 검출하고, 검출된 차를 상기 입력되는 영상신호의 수직 주기 변동분으로 출력하는 감산기를 포함하는 디스플레이 동기신호 생성장치.
  4. 제 1 항에 있어서, 상기 변동분 환산부는,
    상기 검출부에서 검출된 변동분을 상기 현재 수직 주기로 제산하는 제산기;
    상기 제산기에서 제산한 결과와 상기 프레임당 총 픽셀 수를 승산한 결과를 상기 디스플레이 될 영상신호의 수직 주기 변동분으로 출력하는 승산기를 포함하는 디스플레이 동기신호 생성장치.
  5. 제 1 항에 있어서, 상기 수직 동기신호 생성부는,
    상기 프레임당 총 픽셀 수를 상기 변동분 환산부에서 제공되는 변동분에 따라 변동시켜 출력하는 연산기;
    초기에는 소정의 수직 모드에 따라 프레임당 총 픽셀 수를 생성하고, 상기 연산기로부터 변동된 프레임당 총 픽셀 수가 출력되면, 상기 프레임당 총 픽셀 수를 상기 연산기에서 출력되는 프레임당 총 픽셀 수로 업데이트 하여 생성하는 총 픽셀 수 생성기;
    상기 연산기에서 출력되는 프레임당 총 픽셀 수를 이용하여 디스플레이 될 영상신호의 수직 동기신호를 생성하는 수직 동기신호 생성기를 포함하는 디스플레이 동기신호 생성장치.
  6. 제 5 항에 있어서, 상기 소정의 수직 모드는 상기 영상신호에 대한 디스플레이 디바이스의 동작 조건에 따라 프로그램 가능하게 설정된 것을 특징으로 하는 디스플레이 동기신호 생성장치.
  7. 제 1 항에 있어서, 상기 입력되는 영상신호는 아날로그 영상신호인 것을 특징으로 하는 디스플레이 동기신호 생성장치.
  8. 소정의 기본 클록을 토대로 디스플레이 픽셀 클록을 생성하는 픽셀 클록 생성부;
    상기 픽셀 클록 생성부에서 생성되는 디스플레이 픽셀 클록에 연동되는 수평 동기신호를 생성하고, 생성된 수평 동기신호를 디스플레이 될 영상신호의 수평 동기신호로 출력하는 수평 동기신호 생성부;
    상기 픽셀 클록 생성부에서 생성되는 디스플레이 픽셀 클록을 이용하여 입력되는 영상신호의 현재 수직 주기를 검출하고, 상기 현재 수직 주기와 상기 입력되는 영상신호의 이전 수직 주기간을 비교하여 상기 입력되는 영상신호의 수직 주기 변동분을 검출하는 검출부;
    상기 현재 수직 주기 및 프레임당 총 픽셀 수를 이용하여 상기 검출부에서 검출된 변동분을 디스플레이 될 영상신호의 수직 주기 변동분으로 환산하는 변동분 환산부;
    상기 변동분 환산부에서 환산된 변동분에 따라 상기 프레임당 총 픽셀 수를 변동시킨 결과를 이용하여 상기 디스플레이 될 영상신호의 수직 동기신호를 생성하는 수직 동기신호 생성부를 포함하는 디스플레이 동기신호 생성장치.
  9. 제 8 항에 있어서, 수평 동기신호 생성부는 상기 영상신호에 대한 디스플레이 디바이스의 동작 조건에 따라 프로그램 가능하게 설정된 수평 모드에 따라 상기 디스플레이 픽셀 클록에 연동되는 수평 동기신호를 생성하는 것을 특징으로 하는 디스플레이 동기신호 생성장치.
  10. 제 8 항에 있어서, 상기 소정의 기본 클록 및 상기 픽셀 클록 생성부의 동작 조건은 상기 영상신호에 대한 디스플레이 디바이스의 동작 조건에 따라 프로그램 가능하게 설정된 것을 특징으로 하는 디스플레이 동기신호 생성장치.
  11. 영상신호 수신 시스템의 디스플레이 동기신호 생성 방법에 있어서,
    입력되는 영상신호의 현재 수직 주기와 이전 수직 주기간의 차를 상기 입력되는 영상신호의 수직 동기신호의 변동분으로 검출하는 단계;
    상기 현재 수직 주기와 프레임당 총 픽셀 수를 이용하여 상기 검출된 변동분을 디스플레이 될 영상신호의 수직 주기 변동분으로 환산하는 단계;
    상기 디스플레이 될 영상신호의 수직 주기 변동분으로 상기 프레임당 총 픽셀 수를 변경한 결과를 토대로 상기 디스플레이 될 영상신호의 수직 동기신호를 생성하는 단계를 포함하는 디스플레이 동기신호 생성 방법.
  12. 제 11 항에 있어서, 상기 입력되는 영상신호의 수직 주기 변동분 검출 단계는 상기 영상신호 수신 시스템에 포함되어 있는 디스플레이 디바이스의 디스플레이 픽셀 클록을 카운트 한 값을 이용하여 상기 현재 수직 주기를 검출하는 단계를 더 포함하는 디스플레이 동기신호 생성 방법.
  13. 제 11 항에 있어서, 상기 입력되는 영상신호의 수직 주기 변동분 검출 단계는,
    상기 입력되는 영상신호의 수직 동기신호 주기동안 상기 영상신호 수신 시스템에 포함되어 있는 디스플레이 디바이스의 디스플레이 픽셀 클록을 카운트하는 단계;
    상기 입력되는 영상신호의 수직 동기신호가 입력될 때마다 상기 디스플레이 픽셀 클록을 카운트 한 값을 상기 현재 수직 주기 데이터로 저장하는 단계;
    상기 현재 수직 주기 데이터와 상기 입력되는 영상신호의 이전 수직 주기 데이터간의 차를 검출하고, 검출된 차를 상기 입력되는 영상신호의 수직 주기 변동분으로 출력하는 단계;
    상기 입력되는 영상신호의 수직 주기 변동분이 출력되면, 상기 이전 수직 주기 데이터를 업데이트하고, 상기 디스플레이 픽셀 클록을 카운트한 값을 리셋시키는 단계를 포함하는 디스플레이 동기신호 생성 방법.
  14. 제 11 항에 있어서, 상기 변동분 환산 단계는,
    상기 검출된 변동분을 상기 현재 수직 주기 데이터로 제산하는 단계;
    상기 제산된 결과와 프레임당 총 픽셀 수를 승산한 결과를 상기 디스플레이 될 영상신호의 수직 주기 변동분으로 출력하는 단계를 포함하는 디스플레이 동기신호 생성 방법.
  15. 소정의 기본 클록을 토대로 픽셀 클록을 생성하는 단계;
    입력되는 영상신호의 수직 동기신호 주기 동안 상기 픽셀 클록을 카운트하는 단계;
    상기 입력되는 영상신호의 수직 동기신호가 입력될 때마다 상기 픽셀 클록에 대한 카운트 값을 현재 수직 주기 데이터로 저장하는 단계;
    상기 현재 수직 주기 데이터와 상기 입력되는 아날로그 영상신호의 이전 수직 주기 데이터를 비교하여 상기 입력되는 영상신호의 수직 주기 변동분을 검출하는 단계;
    상기 현재 수직 주기 데이터와 프레임당 총 픽셀 수를 이용하여 상기 수직 주기 변동분을 상기 디스플레이 될 영상신호의 수직 주기 변동분으로 환산하는 단계;
    상기 디스플레이 될 영상신호의 수직 주기 변동분에 의해 상기 프레임당 총 픽셀수를 변동시킨 결과를 이용하여 상기 디스플레이 될 영상신호의 수직 동기신호를 생성하는 단계;
    상기 디스플레이 픽셀 클록에 연동되는 수평 동기신호를 상기 디스플레이 될 영상신호의 수평 동기신호로서 생성하는 단계를 포함하는 디스플레이 동기신호 생성방법.
KR10-2003-0065404A 2003-09-20 2003-09-20 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법 KR100510148B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2003-0065404A KR100510148B1 (ko) 2003-09-20 2003-09-20 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법
CNB2004800271633A CN100413315C (zh) 2003-09-20 2004-09-15 模拟视频信号接收机中的显示同步信号生成设备和方法
PCT/KR2004/002346 WO2005029844A1 (en) 2003-09-20 2004-09-15 Display synchronization signal generation apparatus and method in analog video signal receiver
EP04774605A EP1673934A4 (en) 2003-09-20 2004-09-15 DISPLAY SYNCHRONIZATION SIGNAL GENERATOR AND METHOD IN AN ANALOG VIDEO SIGNAL RECEIVER
US10/942,969 US7327401B2 (en) 2003-09-20 2004-09-17 Display synchronization signal generation apparatus and method in analog video signal receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0065404A KR100510148B1 (ko) 2003-09-20 2003-09-20 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050029291A true KR20050029291A (ko) 2005-03-25
KR100510148B1 KR100510148B1 (ko) 2005-08-25

Family

ID=36406350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0065404A KR100510148B1 (ko) 2003-09-20 2003-09-20 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법

Country Status (5)

Country Link
US (1) US7327401B2 (ko)
EP (1) EP1673934A4 (ko)
KR (1) KR100510148B1 (ko)
CN (1) CN100413315C (ko)
WO (1) WO2005029844A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383841C (zh) * 2004-12-30 2008-04-23 鸿富锦精密工业（深圳）有限公司 基于低端锁相环调节虚拟像素时钟的装置及方法
KR100657145B1 (ko) * 2005-02-24 2006-12-13 매그나칩 반도체 유한회사 스케일러를 구비한 이미지센서 및 이미지센서의 이미지 스케일링 방법
WO2010116445A1 (ja) * 2009-03-30 2010-10-14 Ｎｅｃディスプレイソリューションズ株式会社 映像表示装置
KR20110024642A (ko) * 2009-09-02 2011-03-09 삼성전자주식회사 디스플레이장치 및 그 제어 방법
JP5251926B2 (ja) * 2010-06-16 2013-07-31 セイコーエプソン株式会社 撮影装置およびタイミング制御回路
US20120147020A1 (en) * 2010-12-13 2012-06-14 Ati Technologies Ulc Method and apparatus for providing indication of a static frame
US9883082B2 (en) 2014-10-30 2018-01-30 Lattice Semiconductor Corporation Timing based corrector for video

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2352355A1 (de) * 1973-10-18 1975-04-24 Standard Elektrik Lorenz Ag Schaltungsanordnung zur synchronisierung eines fernsehempfaengers
IT1071590B (it) * 1977-03-03 1985-04-10 Indesit Circuito di sincornizzazione digitale
JPS6043709B2 (ja) * 1977-07-13 1985-09-30 日本電気株式会社 垂直同期装置
US5031041A (en) * 1989-04-20 1991-07-09 Thomson Consumer Electronics, Inc. Digital detector/filter for synchronizing signals
JPH06138834A (ja) 1992-10-30 1994-05-20 Matsushita Electric Ind Co Ltd ディスプレイ装置
JP3515614B2 (ja) 1994-07-22 2004-04-05 ジヤトコ株式会社 クリップ
FR2742623B1 (fr) * 1995-12-18 1998-03-06 Sgs Thomson Microelectronics Dispositif de traitement de signaux de synchronisation
KR100218442B1 (ko) 1996-07-27 1999-09-01 구자홍 영상신호 및 동기신호 처리장치
KR19990018314A (ko) 1997-08-27 1999-03-15 구자홍 티브이 수상기의 화면 왜곡 보정장치
KR100324194B1 (ko) * 1997-08-29 2002-02-16 모리시타 요이찌 동기신호발생장치
TW376629B (en) * 1997-12-19 1999-12-11 Toshiba Corp Digital image decoding method and device
JP2000056729A (ja) * 1998-08-05 2000-02-25 Matsushita Electric Ind Co Ltd 自動表示幅調整回路
US6538656B1 (en) * 1999-11-09 2003-03-25 Broadcom Corporation Video and graphics system with a data transport processor
JP3447636B2 (ja) * 1999-12-22 2003-09-16 Ｎｅｃビューテクノロジー株式会社 クロストークした垂直同期信号の波形整形回路と方法
JP3839206B2 (ja) 2000-01-06 2006-11-01 Ｎｅｃディスプレイソリューションズ株式会社 映像表示装置
JP3632541B2 (ja) * 2000-01-24 2005-03-23 松下電器産業株式会社 同期処理回路
US6356212B1 (en) * 2000-02-18 2002-03-12 Sarnoff Corporation Single clock reference for compressed domain processing systems
JP2001257664A (ja) * 2000-03-14 2001-09-21 Nec Corp ディジタル放送受信機におけるクロック周波数同期制御回路
JP4257478B2 (ja) * 2000-06-27 2009-04-22 ソニー株式会社 記録再生装置
US6316974B1 (en) * 2000-08-26 2001-11-13 Rgb Systems, Inc. Method and apparatus for vertically locking input and output signals
JP2002311929A (ja) 2001-04-18 2002-10-25 Sony Corp 同期周波数の変換回路
EP1406434A1 (en) * 2001-06-29 2004-04-07 Matsushita Electric Industrial Co., Ltd. Vertical synchronizing signal generation apparatus and video signal processing apparatus
CN1290334C (zh) * 2001-11-14 2006-12-13 松下电器产业株式会社 用于校正时钟频率的方法、接收设备、再现设备和程序

Also Published As

Publication number Publication date
CN1853410A (zh) 2006-10-25
EP1673934A4 (en) 2008-09-10
KR100510148B1 (ko) 2005-08-25
WO2005029844A1 (en) 2005-03-31
EP1673934A1 (en) 2006-06-28
CN100413315C (zh) 2008-08-20
US7327401B2 (en) 2008-02-05
US20050062887A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
US7969507B2 (en) Video signal receiver including display synchronizing signal generation device and control method thereof
US8384707B2 (en) Method for synchronizing display of images in a multi-display computer system
KR100268061B1 (ko) 비디오 포맷 모드 검출기
JP2004508747A (ja) 入力ビデオ信号と出力ビデオ信号を垂直にロックさせるための方法および装置
KR20060047515A (ko) 동기화 신호 발생기, 비디오 변환 회로, 동기화 신호 발생방법 및 비디오 변환 방법
KR100510148B1 (ko) 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법
US8970631B2 (en) Video display device
CN100527785C (zh) 数字广播接收机中的显示同步信号产生装置和解码器
KR100790979B1 (ko) 동기검출장치
KR20010070301A (ko) 동기 주파수의 변환회로
JP3911862B2 (ja) ピクセルクロック信号生成装置および同期信号生成装置
KR100661167B1 (ko) 픽셀 클럭을 고정한 영상 신호 수신장치 및 그 제어방법
JP3578747B2 (ja) 画像出力装置
JPH08263032A (ja) 画面位置自動調整装置
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
JP2002116740A (ja) 画面表示制御装置および表示制御方法
KR20010081557A (ko) 평면 모니터의 동기신호 안정화장치
JP3221562B2 (ja) 擬似映像信号生成回路
KR890004992B1 (ko) 비디오신호를 입력신호로 하는 전자발광 모니터 구동회로
JP2002311929A (ja) 同期周波数の変換回路
JP3199933B2 (ja) 選局回路
KR100453067B1 (ko) 480ｐ 신호로부터 비디오 재생용 클록을 생성하는 장치 및방법
KR19990053686A (ko) 멀티 싱크를 구현하는 피엘엘 시스템
JP2001166755A (ja) 同期周波数の変換回路
JP2004310128A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080731

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee