KR20050020289A - 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법 - Google Patents

임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법 Download PDF

Info

Publication number
KR20050020289A
KR20050020289A KR1020030058072A KR20030058072A KR20050020289A KR 20050020289 A KR20050020289 A KR 20050020289A KR 1020030058072 A KR1020030058072 A KR 1020030058072A KR 20030058072 A KR20030058072 A KR 20030058072A KR 20050020289 A KR20050020289 A KR 20050020289A
Authority
KR
South Korea
Prior art keywords
filter
filter stage
pcb substrate
metal layer
duplexer
Prior art date
Application number
KR1020030058072A
Other languages
English (en)
Other versions
KR100546832B1 (ko
Inventor
황준식
박윤권
송인상
하병주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030058072A priority Critical patent/KR100546832B1/ko
Priority to EP04253883A priority patent/EP1508936B1/en
Priority to DE602004020716T priority patent/DE602004020716D1/de
Priority to JP2004242915A priority patent/JP2005073265A/ja
Priority to US10/923,086 priority patent/US7893792B2/en
Publication of KR20050020289A publication Critical patent/KR20050020289A/ko
Application granted granted Critical
Publication of KR100546832B1 publication Critical patent/KR100546832B1/ko
Priority to US13/006,052 priority patent/US8418331B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/205—Comb or interdigital filters; Cascaded coaxial cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0571—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

고집적 듀플렉서 및 그 제조 방법이 개시된다. 본 듀플렉서는, 송신 주파수 대역의 신호를 통과시키는 제1필터단, 수신 주파수 대역의 신호를 통과시키는 제2필터단, 표면상의 일정 부분에 제1필터단 및 제2필터단이 서로 소정 거리 이격되어 접합되고, 제1필터단 및 제2필터단을 격리시키는 필터격리부를 내장한 임베디드 PCB 기판, 및 제1필터단 및 상기 제2필터단의 상층으로 일정 거리 이격되도록 임베디드 PCB 기판 상부 전면을 덮는 패키징 기판을 구비한다. 이에 따라, 보다 적은 사이즈의 고성능, 고집적 듀플렉서를 제조할 수 있다.

Description

임베디드 ＰＣＢ 기판을 사용한 듀플렉서 및 그 제조 방법 {Duplexer fabrication method using embedded ＰＣＢ and Duplexer fabricated by the same}
본 발명은 듀플렉서 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 임베디드 인쇄 회로 기판(Embedded Printed Circuit Board)을 이용하여 제조된 고집적 듀플렉서(Duplexer)에 관한 것이다.
듀플렉서란 필터(Filter)를 복합적으로 이용하는 대표적인 소자의 한 종류로써, 주파수 분할 방식(FDD)방식으로 구현되는 통신 시스템에서 하나의 안테나(antenna)를 통하여 송신되는 신호 및 수신되는 신호를 적절하게 분기함으로써, 같은 안테나를 효율적으로 공유할 수 있도록 하는 역할을 하는 소자이다.
듀플렉서의 기본 구조는 안테나를 제외하고 크게 송신단 필터 및 수신단 필터로 이루어 진다. 송신단 필터는 송신하고자 하는 주파수만을 통과시켜주는 밴드 패스 필터(Band Pass Filter), 수신단 필터는 수신하고자 하는 주파수만을 통과시켜주는 밴드 패스 필터로써, 듀플렉서는 송신단 필터 및 수신단 필터에서 패스되는 주파수를 달리 조정함으로써, 하나의 안테나로 송수신이 이루어 질수 있도록 한다.
한편, 휴대전화로 대표되는 이동통신기기의 급속한 보급에 의해, 이러한 기기에서 사용되는 소형, 경량의 듀플렉서의 수요가 급격하게 증대하고 있다. 뿐만 아니라, 듀플렉서의 내부 구성요소인 송신단 필터 및 수신단 필터의 역할을 하는 소형경량의 필터의 수요도 아울러 증대하고 있다. 소형, 경량으로 구현되면서, 대전력의 용도에 적합한 필터를 구성하기 위한 유력한 수단으로서는 FBAR(Film Bulk Acoustic Resonator)이 알려져 있는데, FBAR은 최소한의 비용으로 대량 생산이 가능하며, 최소형으로 구현할수 있다는 장점이 있다. 또한, 필터의 주요한 특성인 높은 품질계수(Quality Factor: Q)값을 구현하는 것이 가능하고, 마이크로주파수 대역에서도 사용이 가능하며, 특히 PCS(Personal Communication System)와 DCS(Digital Cordless System) 대역까지도 구현할수 있는 장점을 가지고 있다.
한편, 송신단 필터 및 수신단 필터를 통해 송수신되는 신호의 주파수는 그 차이가 미미하므로, 상호간의 간섭에 의해 민감하게 반응하게 되는바, 송신단 필터 및 수신단 필터를 격리시켜서 상호간섭을 방지하는 필터 격리부(Isolation)를 추가하여 보다 성능이 향상된 듀플렉서를 제작할 수 있다. 필터 격리부는 통상적으로 커패시터 및 인덕터를 사용하여 위상 쉬프터(Phasor Shifter)를 구현함으로써, 송신 신호 및 수신 신호의 주파수의 위상차를 90°가 되도록 하여 상호 간섭을 방지하도록 하고 있다.
종래에 이러한 FBAR을 사용하여 제조된 듀플렉서의 구조에 대하여는 도1a 및 도1b에서 도시하고 있다.
도1a는 송신단 필터(30) 및 수신단 필터(40)를 각각 제조한후, 양 필터를 격리시키는 필터 격리부(즉, Isolation부 : 20)와 함께 인쇄회로기판(이하 "PCB 기판"이라 한다: 10)상에 하이브리드(hybrid)를 이용하여 접합시킴으로써 구현된 듀플렉서를 나타낸다.
PCB기판(10)이란, 여러 종류의 많은 부품을 페놀 수지 또는 에폭시수지로 된 평판위에 밀집탑재하고 각 부품간을 연결하는 회로를 평판의 표면에 밀집단축하여 고정시킨 회로기판을 의미한다.
송신단 필터(30) 및 수신단 필터(40) 각각에 대해서는 와이어 본딩(wire bonding)을 통하여 외부 전극을 연결시키고, 각각을 따로 패키징한 후 접합하게 된다. 또한 별도로 제작된 필터 격리부(20)도 같은 방법으로 접합시킴으로써 듀플렉서를 완성하게 된다. 하지만, 이와 같이 와이어 본딩을 사용하여 접합을 한 경우, 와이어에 의한 손실 및 기생 성분이 증가하여 소자의 성능이 감소한다는 문제점이 있다. 또한, 송수신단 필터단 각각(30, 40)에 이루어진 패키징의 사이즈 및 그 필터단 사이에 접합된 필터 격리부(20)의 크기 때문에 최종적으로 제작된 듀플렉서 소자의 크기가 증대되어 휴대폰과 같은 소형화 장비에 사용하기에 불리하고, 제조 비용이 증가된다는 문제점이 있다.
한편, 도1b는 음향 임피던스가 큰 물질과 작은 물질을 격층으로 증착시켜 제작한 반사층(64)상에 하부전극(63), 압전층(62), 상부전극(61)을 차례로 적층한 구조로 이루어지는 브레그(Bregg) 타입 FBAR을 송수신단 필터로 사용하여 하나의 기판상에 제작한 듀플렉서를 나타낸다. 도면에서, 하나의 직렬 공진기(60) 및 병렬 공진기(70)로 구현되는 수신단 필터와 또다른 직렬 공진기(80) 및 병렬 공진기(90)로 구현되는 송신단 필터가 하나의 기판(50)상에 집적되어 있음을 볼 수 있다. 상기 브레그 타입 듀플렉서는 비록 하나의 기판상에 제조됨으로써 ONE-Chip 화를 이룰수 있고, 견고한 구조를 가지지만, 각층의 두께를 정확하게 조절하기가 어렵고, 두꺼운 반사층의 형성에 의한 응력때문에 박막에 금이 가기 쉬운 문제점이 있다. 특히, Q값이 에어갭 형 FBAR을 이용한 듀플렉서에 비해 현저히 떨어진다는 문제점도 가진다.
뿐만 아니라, 수신단 필터(60, 70) 및 송신단 필터(80, 90) 간의 간섭현상을 방지해줄 필터 격리부가 없어 잡음이 심하다는 문제점도 가진다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 필터 격리(Isolation)부를 내장한 임베디드 인쇄회로기판(embedded print circuit board)을 사용하여 제조된 듀플렉서(duplexer) 및 그 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 듀플렉서는, 송신 주파수 대역의 신호를 통과시키는 제1필터단, 수신 주파수 대역의 신호를 통과시키는 제2필터단, 상부표면의 일정 부분에 상기 제1필터단 및 제2필터단이 서로 소정 거리 이격되어 접합되고, 상기 제1필터단 및 제2필터단간의 신호간섭을 방지하는 필터격리부를 내장한 임베디드 PCB 기판, 및 상기 제1필터단 및 상기 제2필터단의 상층으로 일정 거리 이격되도록 상기 임베디드 PCB 기판 상부 전면을 덮는 패키징 기판을 포함한다.
바람직하게는, 상기 제1필터단 및 제2필터단 중 적어도 하나는, 하부전극, 압전층 및 상부전극이 차례로 적층되어 이루어지는 압전 박막 음향 공진기를 적어도 하나 포함하며, 도전성 범프를 사용하는 범핑(bumping)방식으로, 각각 상기 임베디드 PCB 기판 상면과 소정간격의 에어갭을 가지도록 접합할 수 있다.
한편, 상기 필터 격리부는, 상기 제1필터단 및 제2필터단으로 입력되는 신호의 주파수 위상차를 90°로 만들어 상호간섭을 방지할 수 있다.
바람직하게는, 상기 필터격리부는, PCB 기판의 양면에 제1메탈층, 유전층 및 제2메탈층이 순차적으로 적층되어 형성되는 커패시터 및 코일을 포함하는 LC단을 사용할 수 있고, 또는, 순차적으로 적층된 수개의 PCB 기판 사이에 제작되어, 상기 제1필터단 및 제2필터단 중 어느 하나가 통과시키는 신호 파장(λ)의 1/4에 해당하는 길이를 가지는 트랜스미션 라인(λ/4 transmission line)을 사용할 수 있다.
한편, 본 발명에 따른 듀플렉서의 제조 방법은, (a) 필터 격리부가 내장된 임베디드 PCB 기판을 제조하는 단계, (b) 상기 임베디드 PCB 기판상의 일정 부분상에 외부단자와의 접속을 위한 복수개의 패드(pad)를 형성하는 단계, (c) 하부전극, 압전층 및 상부전극이 차례로 적층된 압전 박막 음향 공진기를 적어도 하나 포함하는 제1필터단 및 제2필터단을 개별적으로 제작하는 단계, (d) 상기 임베디드 PCB기판에 형성된 상기 복수개의 패드에 상기 제1필터단 및 제2필터단을 각각 접합하는 단계, 및 (e) 상기 제1필터단 및 제2필터단과 소정거리 이격된 상태로 상기 임베디드 PCB 기판 전면을 패키징하는 단계를 포함한다.
바람직하게는, 상기 필터 격리부는, PCB 기판의 양면에 제1메탈층, 유전층 및 제2메탈층이 순차적으로 적층되어 형성되는 커패시터 및 코일을 포함하는 LC단을 사용할 수 있다.
이 경우, 상기 필터 격리부가 내장된 임베디드 PCB 기판의 제조 단계는, PCB 기판 양면에 제1메탈층을 적층하는 단계, 상기 제1메탈층에 포토레지스트 막을 적층한 후, 에칭하여 코일의 하부패턴을 제조하는 단계, 상기 코일의 하부패턴 상에 제1프리프레그(prepreg) 및 유전체를 차례로 적층하고, 상기 유전체를 패터닝하는 단계, 상기 패터닝된 유전체 상에 제2프리프레그 및 제2메탈층을 차례로 적층하는 단계, 상기 제2메탈층을 하프에칭(half etching)한 후, 패터닝하여 코일의 상부 패턴을 제조하는 단계, 상기 제2메탈층이 패터닝으로 제거된 부분을 드릴링(drilling)하여 상기 코일의 하부패턴을 노출시키는 단계, 상기 드릴링된 부분을 메탈 도금하여 상기 코일의 하부패턴 및 상부패턴을 연결시키는 단계, 상기 메탈 도금된 부분을 부분 에칭하여 코일을 제작하는 단계, 및 상기 코일 상에 제3프리프레그 및 제3메탈층을 차례로 적층하는 단계를 포함한다.
한편, 상기 필터 격리부로, 순차적으로 적층된 수개의 PCB 기판 사이에 제작된, 상기 제1필터단 및 제2필터단 중 어느 하나가 통과시키는 신호 파장(λ)의 1/4에 해당하는 길이를 가지는 λ/4 트랜스미션 라인(quater wave transmission line)을 사용할 수 있다.
한편, 바람직하게는, 상기 (b)단계는, 상기 임베디드 PCB 기판의 일정 부분을 관통하는 두 개의 쓰루홀(through hole)을 제작하는 단계, 상기 임베디드 PCB 기판의 상하면 및 상기 쓰루홀의 양측 벽을 제4메탈층으로 도금하는 단계, 양측 벽이 동도금된 상기 쓰루홀의 내부 및 상기 임베디드 PCB 기판의 상하면의 일정부분에 솔더 레지스트를 증착하는 단계, 및 상기 임베디드 PCB 기판의 상하부 표면상에서 상기 솔더 레지스트가 증착되지 않은 부분을 제5메탈층으로 도금하는 단계를 포함한다.
또 한편으로는, 상기 (d)단계는, 상기 복수개의 패드 상부에 각각 도전성 범프를 제작하는 단계, 및 상기 임베디드 PCB 기판과의 사이에서 일정한 에어갭을 가지도록 상기 제1필터단 및 제2필터단을 각각 상기 도전성 범프와 접합하는 단계를 포함하는 것이 바람직하다.
보다 바람직하게는, 상기 (e)단계는, 별도 PCB 기판의 소정 부분을 식각하여 패키징 기판을 제조하는 단계, 상기 PCB 기판 상에서 식각된 부분을 제외한 부분에 본딩 물질을 입히는 단계, 및 상기 식각된 부분 내에 상기 제1필터단 및 제2필터단이 소정거리 이격되어 위치하도록, 상기 패키징 기판을 상기 임베디드 PCB 기판에 접합하는 단계를 포함할 수 있다.
이와 같은 방법으로 필터 격리부가 PCB기판에 내장된 고집적 듀플렉서를 제조할 수 있다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2는 본 발명에 따라 제조된 듀플렉서의 최종 구조도를 나타낸다. 도면에 따르면, 필터 격리부(110) 및 패드(160a, 160b)가 형성된 임베디드 PCB 기판(200)상에 송신 필터단(혹은, 제1필터단 : 120) 및 수신 필터단(혹은, 제2필터단 : 130)이 볼 범프(ball bump : 150a, 150b)를 사용하여 접합되어 있다. 또한, 패키징 기판(140)이 송신 필터단(이하, "제1필터단"이라 한다 : 120) 및 수신 필터단(이하, "제2필터단"이라 한다 : 130) 상부로 일정거리 이격된 상태로 임베디드 PCB 기판(200)과 접합되어 있다.
임베디드(Embedded) PCB 기판(200)이란, 인덕터, 커패시터, 레지스터 등의 수동소자를 내장한 PCB 기판을 의미한다. PCB 기판은 페놀수지 절연판 또는 에폭시수지 절연판 등의 한쪽면에 구리(copper) 등의 박판을 부착시킨 다음, 회로의 배선패턴에 따라 식각(선상의 회로만 남기고 제거)하여 필요한 회로를 패터닝하는 방식으로 제조되는데, 임베디드 PCB 기판(200)은 이러한 PCB 기판을 수개이상 적층시키면서, 내부적으로 인덕터, 커패시터 등을 내장함으로써 제조된다. 본 발명에서의 임베디드 PCB 기판(200)은 PCB 기판사이에 필터 격리부(110)가 내장된 구조로 형성된다.
한편, 제1필터단(120) 및 제2필터단(130)은 각각 송신하고자 하는 주파수의 신호 및 수신하고자 하는 주파수의 신호만을 선택적으로 통과시키고 그외 주파수를 가지는 신호를 차단하는 밴드 패스 필터(band pass filter)로 구현하는데, 바람직하게는, 소형, 경량이면서 효율이 좋은 듀플렉서를 제조하기 위해서, 제1필터단(120) 및 제2필터단(130)은 압전 박막 공진 소자(Film Bulk Acoustic Resonator: 이하 "FBAR"이라 한다)를 적어도 하나 이상 사용하여 구현할 수 있다.
FBAR이란 하부전극, 압전층(Piezoelectric layer) 및 상부전극이 차례로 적층된 구조로 제조되며, 외부로부터 상하부전극에 전압이 가해지면 두 전극 사이에서 전기장이 생성되고 압전층에서는 이를 음향파 형태의 기계적 에너지로 변환하는 압전현상을 일으켜 공진을 발생시키게 된다. 따라서, 공진이 발생하는 주파수 대역의 신호만을 선택적으로 통과시켜주는 밴드 패스 필터의 역할을 할 수 있다. 한편, 제1필터단(120) 및 제2필터단(130)은 이러한 FBAR을 수개 이상 연결시켜 하나의 필터단으로 구현할 수도 있다.
이러한 제1필터단(120) 및 제2필터단(130)은 각각 임베디드 PCB 기판(200)상에 제작된 패드(pad: 160a, 160b)부분과 범핑(bumping) 방식으로 접합된다. 패드(160a, 160b)란 제1필터단(120) 및 제2필터단(130)을 외부 단자와 전기적으로 연결시키기 위해 제조된 부분을 의미한다.
기존의 와이어본딩(Wire bonding)방식으로 연결하는 경우, 리드(전기신호를 전송하는 통로)를 무한정 늘리는데 기술적 한계가 따르며, 와이어부분에서 손실도 발생하는 문제점이 있으므로, 본 발명에서는 범핑 방식을 사용하여 제1필터단 및 제2필터단과 임베디드 PCB 기판(200)을 전기적으로 연결시킨다.
범핑(Bumping) 방식이란, 패드(160a, 160b)위에 금(gold), 솔더(solder), 혹은 기타 금속 등의 소재로 수십 μm 크기에서 수백 μm 크기의 돌기 형태의 외부접속단자, 즉, 도전성 범프(Bump : 150a, 150b)를 형성하여, 이 부분을 통해 연결시키는 공정을 의미한다. 이러한 범핑 방식으로 연결시킨 경우, 제1필터단(120) 및 제2필터단(130)의 전극과 임베디드 PCB 기판(200)상의 도체패드(160a, 160b)를 각각 도전성 범프(150a, 150b)만으로 접속하여 전기선로의 경로가 단축됨으로써 전기저항 및 전기적 잡음을 감소시켜 전기적 성능이 향상되는 효과가 있다.
범핑방식은 정류기를 사용하여 금속을 석출하는 전해도금방식과 환원제를 사용하여 금속을 석출하는 무전해 도금방식이 있으며, 사용되는 금속재질에 따라 Gold(Au) Bumping, Solder Bumping, Ni/Cu Bumping 등으로 나누어 진다. Gold(Au) Bumping는 Gold(Au) electroplating Bumping 방식과 Au Stud Bumping 으로 나누어 지며, Solder Bumping은 진공증착법, 전해도금법, Printing방식, Robotic Ball Placement 방식으로 분류할 수 있다. 바람직하게는, 솔더 범핑방식 중에서, 대량생산에 적합하며, 정밀한 bumping 형성이 가능한 Electroplating방식을 사용할 수 있다.
이러한 도전성 범프(150a, 150b)를 사용하여 제1필터단(120) 및 제2필터단(130)을 접합시키는 경우, 임베디드 PCB 기판(200)과 제1필터단(120) 및 제2필터단(130)사이에 각각 일정한 에어갭을 가지도록 접합하는 것이 바람직하다. 에어갭은 제1필터단(120) 및 제2필터단(130)에서 발생하는 음향파가 임베디드 PCB 기판(200)에 흡수되는 것을 방지하여줌으로써, 높은 선택도(Q)를 가질 수 있도록 하는 역할을 한다.
한편, 임베디드 PCB 기판에 내장된 필터 격리부(110)는 제1필터단(120)에서 처리하는 신호 및 제2필터단(130)에서 처리하는 신호간에 간섭 현상이 발생하는 것을 방지하는 역할을 한다. 휴대폰에서와 같이 하나의 안테나를 사용하여 신호를 송수신하는 시스템에서, 송수신 신호간의 간섭이 일어나면 잡음이 심해지므로, 이를 방지하기 위해 필터 격리부(110)를 내장한다.
상기 필터 격리부(110)는 송수신단으로 입력되는 신호의 주파수 위상차가 90°가 되도록 쉬프트 시키는 위상 천이기(Phase Shifter) 역할을 한다. 즉, 수신단으로 흘러 들어가는 송신 신호를 sinθ라 하면, 필터 격리부(110)에 의해 90˚위상차가 생겨 수신단 신호는 cosθ( ∵ sin(90+θ)=cosθ )가 된다. sinθ*cosθ=0 이므로, 결과적으로 상호간에 영향을 미치지 않게 된다는 것을 알 수 있다.
이러한 필터 격리부(110)는 커패시터 및 코일을 순차적으로 적층한 LC단, 또는 λ/4 트랜스미션 라인(quater-wave transmission line)을 제작함으로써 구현될 수 있다.
즉, 커패시터 및 코일을 순차적으로 적층하여 LC 병렬회로를 구성하여, 입력에 비해 90°의 위상차이를 가지게 하거나, 송신단 신호의 파장 λ의 1/4길이를 가지는 트랜스미션 라인을 구현함으로써, 송신단 측에서 흘러 들어오는 신호를 지연시킴으로써 90°위상차이를 가지게 할 수 있다. 종래의 기술로 제조된 듀플렉서는 필터 격리부(110)를 별도로 제작하여 PCB 기판상에 접합시키는 구조로 이루어졌으나, 본 발명에서는 필터 격리부(110)를 PCB 기판에 내장함으로써 전체 부피를 감소시킬 수 있게 된다.
한편, 제1필터단(120) 및 제2필터단(130)이 접합된 임베디드 PCB 기판(200) 상부에는 패키징 기판(140)이 제1필터단(120) 및 제2필터단(130)과 일정 거리 이격되어 접합되어 있다. 도전성 범프(150a, 150b), 제1필터단(120) 및 제2필터단(130) 등과 같은 미세한 회로는 외부충격에 쉽게 손상될 수 있으므로, 외부의 충격에 견디도록 밀봉 포장하여 물리적인 기능과 형상을 가질 수 있도록 패키징 기판(140)을 접합하여 패키징(packaging)하면 도 2의 듀플렉서가 완성된다.
도 2의 듀플렉서를 제조하는 단계별 공정은 다음과 같다.
즉, (a) 필터 격리부(110)가 내장된 임베디드 PCB 기판(200)을 제조하고, (b) 패드(160a, 160b)를 제조한 후, 이와 별도로, (c) 하부전극, 압전층 및 상부전극이 차례로 적층된 압전 박막 음향 공진기를 적어도 하나 이상 포함하는 제1필터단(120) 및 제2필터단(130)을 개별적으로 제작한다. 다음으로, (d) 제작된 제1필터단(120) 및 제2필터단(130)을 임베디드 PCB기판(200)에 형성된 패드(160a, 160b)에 각각 접합한 후, (e) 임베디드 PCB 기판 전면을 패키징하는 단계를 포함한다.
도 3은 본 발명의 일실시예로써, LC단을 필터 격리부(110)로 사용한 임베디드 PCB 기판(200)을 제조한 후(도 3a 내지 도 3k), 패드(160a, 160b)를 제작하는(도 3l 내지 도 3p) 단계별 공정도를 나타내고, 도 4는 패키징 기판(140)의 제조 공정, 그리고, 도 5는 임베디드 PCB 기판(200), 제1필터단(120) 및 제2필터단(130), 및 패키징 기판(140)의 접합공정을 나타낸다.
먼저, 도 3a는 PCB 기판(210)의 양면에 제1메탈층(220)을 적층한 구조를 도시한다. 일반적으로 구리(copper)를 제1메탈층(220)으로 사용한다. 다음으로, 제1메탈층(220)의 표면 상에 포토 레지스트(photo resist : 225)막을 일정한 패턴으로 적층하고(도 3b 참조), 노광, 현상한 후, 제1메탈층(220)을 일정한 패턴으로 에칭하여, 코일의 하부 패턴(220a, 220b)을 제작한다(도 3c 참조). 노광이란 포토 레지스트 마스크(mask)를 통해 자외선 영역의 빛을 조사(照射)함으로서 마스크상에 형성된 미세회로 형상(pattern)을 coating된 포토 레지스트막(225)에 전사(轉寫)하는 과정을 말하고, 현상이란 노광 과정을 통해 상대적으로 결합이 약해져 있는 부분의 PR을 용제를 사용하여 녹여내는 과정을 의미한다.
다음, 도 3d는 코일의 하부 패턴(220a, 220b)상에 프리프레그(prepreg : 230) 및 유전체(240)를 차례로 적층한 후, 패터닝하는 공정을 도시한다. 프리프레그(230)란, 유리천 등의 바탕재에 열경화성 수지를 함침시켜 반경화시킨 재료로써, 다층 프린트 배선판을 제조하기 위하여 사용하는 적절한 접착성이 있는 재료를 의미한다. 한편, 후술하는 단계에서 프리프레그가 수차례 사용되므로, 이하에서는 설명의 편의를 위하여 제1프리프레그(230)로 명명한다. 유전체(240)는 커패시터를 구현하기 위해 적층되는 것으로, 일반적인 절연물질을 사용할 수 있다.
다음으로, 유전체(240)상부에 제2프리프레그(250) 및 제2메탈층(260)을 차례로 적층한 후(도 3e 참조), 제2메탈층(260)을 하프에칭(half etching)한다(도 3f 참조). 하프에칭 공정은 제2메탈층(260)의 적정한 두께를 유지하기 위한 공정이다.
하프 에칭된 제2메탈층(260)을 일정 패턴으로 에칭하여 코일의 상부 패턴(260)을 형성한 후(도 3g 참조), 드릴링(drilling)하여 코일의 하부 패턴 (220a, 220b)을 노출시킨다(도 3h 참조). 드릴링이란, 기판 위/아래의 회로를 전기적으로 연결하기 위한 hole(via hole)을 가공하는 공정이다. 간단한 기계적인 드릴링 기술, 레이저(laser) 드릴링 기술, 플라즈마(plazma) 드릴링 기술 등을 사용할 수 있다. 이 중 CO2 레이저를 사용하는 레이저 드릴링 기술을 통상적으로 사용하나, 미세 가공을 위해 Nd-YAG laser를 사용하기도 한다.
다음으로, 드릴링으로 노출된 부분(267)을 메탈도금하여 코일의 하부패턴(220a, 220b) 및 상부패턴(260)을 연결시키고(도 3i 참조), 상부 패턴(260)을 패터닝함으로써 코일을 완성하게 된다(도 3j 참조). 그리고 나서, 제3프리프레그 및 제3메탈층을 다시 순차적으로 적층한다(도 3k 참조).
이러한 공정을 거치면, 임베디드 PCB 기판(200)에 LC 단이 내장된다.
다음, 도 3l 내지 도 3p는 임베디드 PCB 기판상에 패드(160a, 160b)를 제작하는 공정을 도시한다. 먼저, 임베디드 PCB 기판(200)을 관통하는 수개의 쓰루홀(through hole : 285)을 제작한다(도 3l 참조). 도면에 따르면, 두개의 쓰루홀(285)이 제작되나, 용도에 따라 쓰루홀(285) 개수를 조정할 수 있다. 쓰루홀(285) 제작을 위해, 상술한 드릴링 기술을 사용 할 수 있다.
다음으로, 쓰루홀(285)의 양측 벽 및 임베디드 PCB 기판(200) 전면에 걸쳐 제4메탈층(287)을 도금하고(도 3m), 일정 형태로 패터닝한다(도 3n 참조).
그리고 나서, 제4메탈층으로 도금된 쓰루홀(285) 내부 및 임베디드 PCB 기판(200) 전면에 솔더 레지스트(solder resist : 290)를 증착시킨 후, 일정 패턴으로 패터닝한다(도 3o 참조). 솔더 레지스트(290)란 내열성 비폭재료로 프린트 배선판 상의 특정 영역에 솔더링(즉, 납땜) 작업시 땜납이 붙지않도록 하는 레지스트(resist) 역할을 한다. 즉, 에칭액 , 도금액 , 납땜 등에 대하여 특정 영역을 보호하기 위하여 사용하는 피복재료로써의 역할을 한다.
다음으로, 솔더 레지스트(290)가 패터닝으로 제거된 부분을 제5메탈층(295)으로 도금하면, 최종적으로 도 3p와 같은 구조의 임베디드 PCB 기판(200)이 완성된다. 이상에서 사용된 제1메탈층(220) 내지 제5메탈층(295)은 일반적으로 동(copper)으로 구현될 수 있다.
한편, 제1필터단(120) 및 제2필터단(130)의 제조 공정은 일반적으로 알려진 FBAR 제조 공정에 따라 제조 될 수 있다. 즉, 별도의 실리콘 기판상에 절연층을 증착하고, 그 위에, 하부전극, 압전층 및 상부전극을 차례로 적층하여 제조할 수 있다. 한편, 절연층상에 희생층을 증착한 후, 하부전극, 압전층 및 상부전극의 적층이 완료되면 비아홀을 통해 희생층을 식각함으로써 에어갭형 FBAR을 제조하여 사용할 수도 있다.
도 4는, 듀플렉서 소자를 보호하기 위한 패키징 기판(140)의 제조 공정을 도시하고 있다. 도면에 따르면, 별도의 PCB 기판(140)의 소정 부분을 포토레지스트 막을 이용하여 식각하고(도 4a), 식각되지 않은 부분에 접합을 위한 본딩 물질(141)을 입힌다(도 4b). 본딩 물질로는 에폭시(Epoxy)등의 접착제를 이용할 수 있다.
도 5는 도 3에 도시된 제조 공정에 따라 제조된 임베디드 PCB 기판(200)상에, 별도로 제작된 제1필터단(120) 및 제2필터단(130)을 접합하고, 도 4에 도시된 제조 공정에 따라 제조된 패키징 기판(140)을 접합하여 본 발명의 듀플렉서를 최종적으로 완성하는 단계별 공정을 도시한다.
즉, 도 5a에서는, 임베디드 PCB 기판(200) 상부에 드러난 패드(295)에 도전성 범프(150a, 150b)를 제작하는 과정을 도시한다. 그리고 나서, 제1필터단(120) 및 제2필터단(130)을 각 도전성 범프(150a, 150b)에 연결시키게 된다(도 5b). 즉, 제1필터단(120)의 하부전극 및 상부전극을 각각 도전성 범프(150a)에 접속시키고, 제2필터단(120)의 하부전극 및 상부전극을 각각 도전성 범프(150b)에 접속시킨다.
다음으로, 패키징 기판(140)을 본딩 물질(141)을 이용하여 임베디드 PCB 기판(200)과 접합시킴으로써 전체 듀플렉서를 패키징하면(도 5c), 본 발명의 듀플렉서 제조 공정이 최종 마무리된다.
한편, 상술한 바와 같이 필터 격리부(110)는 LC단 대신에 λ/4 트랜스미션 라인으로 구현될 수도 있다. λ/4 트랜스미션 라인을 내장한 임베디드 PCB 기판(200)의 제조 공정은, PCB기판 상에 메탈층을 도금하고 패터닝한 후 다시 별도의 PCB 기판을 접합하는 방식으로 이루어진다. 이러한 λ/4 트랜스미션 라인을 내장한 임베디드 PCB 기판(200)의 제조 공정은 일반적으로 공지된 기술이므로, 도시 및 자세한 설명은 생략한다.
이와 같이, 필터 격리부가 내장된 임베디드 PCB 기판을 이용하여 듀플렉서를 제조함으로써, 필터 격리부를 기판 외부에 접합할 때보다 소자의 사이즈를 줄일 수 있어, 고집적 소자를 제조할 수 있게 된다.
이상 설명한 바와 같이, 본 발명에 따르면, 필터 격리부가 내장된 임베디드 PCB 기판을 사용함으로써 듀플렉서의 사이즈를 줄이고, 집적화를 이룰 수 있으며, 격리 효과도 향상되게 된다. 또한, 송수신 필터단에 대하여 별도의 패키징을 하지 않아도 되므로, 가격의 절감 및 공정의 단순화를 이룰 수 있으며, 범프를 사용하여 필터단을 연결시킴으로써 기생성분의 감소효과를 가진다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다
도 1은 종래의 기술로 제조된 듀플렉서의 구조도,
도 2는 본 발명에 따라 제조된 임베디드 PCB 기판을 사용한 듀플렉서의 구조도,
도 3은 인덕터 및 커패시터를 내장한 임베디드 PCB 기판의 제조 공정도,
도 4는 본 발명의 듀플렉서를 패키징하는 패키징 기판의 제조 공정도, 그리고,
도 5는 본 발명의 일실시예로써, 인덕터 및 커패시터를 내장한 임베디드 PCB 기판을 사용하여 제조된 듀플렉서의 구조도를 나타낸다.
* 도면의 주요 부분에 대한 부호의 설명 *
200 : 임베디드 PCB 기판 110 : 필터 격리부
120 : 송신단 필터(Tx) 130 : 수신단 필터(Rx)
140 : 패키징 기판 150a, 150b : 볼 범프(ball bump)
160a, 160b : 패드 210 : PCB 기판
220, 260, 280, 295 : 메탈층 240 : 유전체
230, 250 : 프리프레그 285 : 패드
290 : 솔더 레지스트(solder resist)

Claims (13)

  1. 송신 주파수 대역의 신호를 통과시키는 제1필터단;
    수신 주파수 대역의 신호를 통과시키는 제2필터단;
    상부표면의 일정 부분에 상기 제1필터단 및 제2필터단이 서로 소정 거리 이격되어 접합되고, 상기 제1필터단 및 제2필터단간의 신호간섭을 방지하는 필터격리부를 내장한 임베디드 PCB 기판;및
    상기 제1필터단 및 상기 제2필터단의 상층으로 일정 거리 이격되도록 상기 임베디드 PCB 기판 상부 전면을 덮는 패키징 기판;을 포함하는 것을 특징으로 하는 듀플렉서.
  2. 제1항에 있어서,
    상기 제1필터단 및 제2필터단 중 적어도 하나는,
    하부전극, 압전층 및 상부전극이 차례로 적층되어 이루어지는 압전 박막 음향 공진기를 적어도 하나 포함하는 것을 특징으로 하는 듀플렉서.
  3. 제1항에 있어서,
    상기 제1필터단 및 제2필터단은,
    도전성 범프를 사용하는 범핑(bumping)방식으로, 각각 상기 임베디드 PCB 기판 상면과 소정간격의 에어갭을 가지도록 접합된 것을 특징으로 하는 듀플렉서.
  4. 제1항에 있어서,
    상기 필터 격리부는,
    상기 제1필터단 및 제2필터단으로 입력되는 신호 상호간의 주파수 위상차를 90°로 만들어 상호간섭을 방지하는 역할을 하는 것을 특징으로 하는 듀플렉서.
  5. 제4항에 있어서,
    상기 필터격리부는,
    PCB 기판의 양면에 제1메탈층, 유전층 및 제2메탈층이 순차적으로 적층되어 형성되는 커패시터 및 코일;을 포함하는 것을 특징으로 하는 듀플렉서.
  6. 제4항에 있어서,
    상기 필터격리부는, 순차적으로 적층된 수개의 PCB 기판 사이에 제작되어, 상기 제1필터단 및 제2필터단 중 어느 하나가 통과시키는 신호의 파장의 1/4 에 해당하는 길이를 가지는 트랜스미션 라인;을 포함하는 것을 특징으로 하는 듀플렉서.
  7. (a) 필터 격리부가 내장된 임베디드 PCB 기판을 제조하는 단계;
    (b) 상기 임베디드 PCB 기판 상면의 일정 부분상에 외부단자와의 접속을 위한 복수개의 패드(pad)를 형성하는 단계;
    (c) 하부전극, 압전층 및 상부전극이 차례로 적층된 압전 박막 음향 공진기를 적어도 하나 포함하는 제1필터단 및 제2필터단을 개별적으로 제작하는 단계;
    (d) 상기 임베디드 PCB기판에 형성된 상기 복수개의 패드에 상기 제1필터단 및 제2필터단을 각각 접합하는 단계;및
    (e) 상기 제1필터단 및 제2필터단과 소정거리 이격된 상태로 상기 임베디드 PCB 기판 전면을 패키징하는 단계;를 포함하는 것을 특징으로 하는 듀플렉서의 제조 방법.
  8. 제7항에 있어서,
    상기 필터 격리부는, PCB 기판의 양면에 제1메탈층, 유전층 및 제2메탈층이 순차적으로 적층되어 형성되는 커패시터 및 코일을 포함하는 것을 특징으로 하는 듀플렉서의 제조 방법.
  9. 제8항에 있어서,
    상기 (a) 단계는,
    PCB 기판 양면에 제1메탈층을 적층하는 단계;
    상기 제1메탈층에 포토레지스트 막을 적층한 후, 에칭하여 코일의 하부패턴을 제조하는 단계;
    상기 코일의 하부패턴 상에 제1프리프레그(prepreg) 및 유전체를 차례로 적층하고, 상기 유전체를 일정 형상으로 패터닝하는 단계;
    패터닝된 상기 유전체 상에 제2프리프레그 및 제2메탈층을 차례로 적층하는 단계;
    상기 제2메탈층을 하프에칭(half etching)한 후, 패터닝하여 코일의 상부 패턴을 제조하는 단계;
    상기 제2메탈층이 패터닝으로 제거된 부분을 드릴링(drilling)하여 상기 코일의 하부패턴을 노출시키는 단계;
    상기 드릴링된 부분을 메탈 도금하여 상기 코일의 하부패턴 및 상부패턴을 연결시키는 단계;
    상기 메탈 도금된 부분을 부분 에칭하여 코일을 제작하는 단계;및
    상기 코일 상에 제3프리프레그 및 제3메탈층을 차례로 적층하는 단계;를 포함하는 것을 특징으로 하는 듀플렉서의 제조 방법.
  10. 제7항에 있어서,
    상기 필터 격리부는, 순차적으로 적층된 수개의 PCB 기판 사이에 제작된, 상기 제1필터단 및 제2필터단 중 어느 하나가 통과시키는 신호 파장의 1/4 에 해당하는 길이를 가지는 트랜스미션 라인;을 포함하는 것을 특징으로 하는 듀플렉서의 제조 방법.
  11. 제7항에 있어서,
    상기 (b)단계는,
    상기 임베디드 PCB 기판의 일정 부분을 관통하는 두 개의 쓰루홀(through hole)을 제작하는 단계;
    상기 임베디드 PCB 기판의 상하부 표면 및 상기 쓰루홀의 양측 벽을 제4메탈층으로 도금하는 단계;
    양측 벽이 도금된 상기 쓰루홀의 내부 및 상기 임베디드 PCB 기판의 상하부 표면에 솔더 레지스트를 증착하고 패터닝하는 단계;및
    상기 임베디드 PCB 기판의 상하부 표면상에서 상기 솔더 레지스트가 증착되지 않은 부분을 제5메탈층으로 도금하는 단계;를 포함하는 것을 특징으로 하는 듀플렉서의 제조 방법.
  12. 제7항에 있어서,
    상기 (d)단계는,
    상기 복수개의 패드 상부에 각각 도전성 범프를 제작하는 단계;및
    상기 임베디드 PCB 기판 상면과 소정간격의 에어갭을 가지도록 상기 제1필터단 및 제2필터단을 각각 상기 도전성 범프와 접합하는 단계;를 포함하는 것을 특징으로 하는 듀플렉서의 제조 방법.
  13. 제7항에 있어서,
    상기 (e)단계는,
    별도 PCB 기판의 소정 부분을 식각하여 패키징 기판을 제조하는 단계;
    상기 PCB 기판 상에서 식각된 부분을 제외한 부분에 본딩 물질을 입히는 단계;및
    상기 식각된 부분 내에 상기 제1필터단 및 제2필터단이 소정거리 이격되어 위치하도록, 상기 패키징 기판을 상기 임베디드 PCB 기판에 접합하는 단계;를 포함하는 것을 특징으로 하는 듀플렉서의 제조 방법.
KR1020030058072A 2003-08-21 2003-08-21 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법 KR100546832B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030058072A KR100546832B1 (ko) 2003-08-21 2003-08-21 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법
EP04253883A EP1508936B1 (en) 2003-08-21 2004-06-29 Duplexer fabrication method using embedded PCB and duplexer fabricated by the same
DE602004020716T DE602004020716D1 (de) 2003-08-21 2004-06-29 Herstellungsverfahren für Duplexer mit eingebetteter Leiterplatte und hiermit hergestellter Duplexer
JP2004242915A JP2005073265A (ja) 2003-08-21 2004-08-23 埋め込みｐｃｂ基板を用いたデュプレクサおよびその製造方法
US10/923,086 US7893792B2 (en) 2003-08-21 2004-08-23 Duplexer using an embedded PCB and method of fabricating the same
US13/006,052 US8418331B2 (en) 2003-08-21 2011-01-13 Method of fabricating a duplexer using an embedded PCB

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030058072A KR100546832B1 (ko) 2003-08-21 2003-08-21 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050020289A true KR20050020289A (ko) 2005-03-04
KR100546832B1 KR100546832B1 (ko) 2006-01-26

Family

ID=34056941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030058072A KR100546832B1 (ko) 2003-08-21 2003-08-21 임베디드 ｐｃｂ 기판을 사용한 듀플렉서 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7893792B2 (ko)
EP (1) EP1508936B1 (ko)
JP (1) JP2005073265A (ko)
KR (1) KR100546832B1 (ko)
DE (1) DE602004020716D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916501B1 (ko) * 2007-09-06 2009-09-08 엘지이노텍 주식회사 신호 처리 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7627552B2 (en) 2003-03-27 2009-12-01 Microsoft Corporation System and method for filtering and organizing items based on common elements
US7552175B2 (en) * 2004-04-30 2009-06-23 Microsoft Corporation Mechanism for controlling communication paths between conference members
KR100666693B1 (ko) 2004-11-23 2007-01-11 삼성전자주식회사 모놀리식 듀플렉서
US7248131B2 (en) * 2005-03-14 2007-07-24 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Monolithic vertical integration of an acoustic resonator and electronic circuitry
US7665028B2 (en) 2005-07-13 2010-02-16 Microsoft Corporation Rich drag drop user interface
KR100631212B1 (ko) 2005-08-01 2006-10-04 삼성전자주식회사 모놀리식 듀플렉서 및 그 제조방법
CN101019300B (zh) * 2005-08-11 2011-07-27 株式会社村田制作所 绝缘型开关电源装置
US7483274B2 (en) * 2005-09-29 2009-01-27 Welch Allyn, Inc. Galvanic isolation of a signal using capacitive coupling embedded within a circuit board
EP2309829A1 (en) * 2009-09-24 2011-04-13 Harman Becker Automotive Systems GmbH Multilayer circuit board
FR2961345A1 (fr) * 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif
CN102859787B (zh) 2011-05-17 2015-03-11 华为技术有限公司 微波组件
KR101365368B1 (ko) * 2012-12-26 2014-02-24 삼성전기주식회사 공통모드필터 및 이의 제조방법
CN104347526B (zh) * 2013-07-29 2018-06-19 讯芯电子科技（中山）有限公司 双工器封装结构及制造方法
US10291283B2 (en) * 2016-04-01 2019-05-14 Intel Corporation Tunable radio frequency systems using piezoelectric package-integrated switching devices
US11463069B2 (en) 2019-03-25 2022-10-04 Skyworks Solutions, Inc. Acoustic wave filters with isolation
US20230057594A1 (en) 2020-01-24 2023-02-23 Qdevil Aps A rolled or folded filter
EP4094323A1 (en) 2020-01-24 2022-11-30 Qdevil ApS A multi channel filter for low electron temperatures
CN111261359A (zh) * 2020-03-24 2020-06-09 福州瑞芯微电子股份有限公司 一种信号隔离器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156348B2 (ja) * 1992-03-19 2001-04-16 富士通株式会社 弾性表面波フィルタとその製造方法
JPH08181443A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
KR0157284B1 (ko) 1995-05-31 1999-02-18 김광호 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
US5703544A (en) * 1996-03-13 1997-12-30 Ericsson Inc. RF printed circuit module and method of making same
US5910756A (en) * 1997-05-21 1999-06-08 Nokia Mobile Phones Limited Filters and duplexers utilizing thin film stacked crystal filter structures and thin film bulk acoustic wave resonators
JP3575783B2 (ja) 1997-05-21 2004-10-13 日本アビオニクス株式会社 プリント配線板およびその製造方法
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
US6239536B1 (en) * 1998-09-08 2001-05-29 Tfr Technologies, Inc. Encapsulated thin-film resonator and fabrication method
US6262637B1 (en) 1999-06-02 2001-07-17 Agilent Technologies, Inc. Duplexer incorporating thin-film bulk acoustic resonators (FBARs)
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
JP4529262B2 (ja) 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP2002092427A (ja) 2000-09-18 2002-03-29 Nippon Paint Co Ltd 商品受注・納入システム
JP2002185149A (ja) 2000-12-15 2002-06-28 Nippon Avionics Co Ltd プリント配線板の製造方法
US6424238B1 (en) * 2001-01-08 2002-07-23 Motorola, Inc. Acoustic wave filter and method of forming the same
WO2002058233A1 (en) 2001-01-18 2002-07-25 Infineon Technologies Ag Filter devices and method for fabricating filter devices
US6472954B1 (en) * 2001-04-23 2002-10-29 Agilent Technologies, Inc. Controlled effective coupling coefficients for film bulk acoustic resonators
JP3941416B2 (ja) * 2001-04-26 2007-07-04 ソニー株式会社 高周波モジュール装置及びその製造方法
JP3937302B2 (ja) 2001-12-10 2007-06-27 宇部興産株式会社 薄膜圧電共振器を用いたフィルタ及び送受切換器
JP3940887B2 (ja) * 2001-05-11 2007-07-04 宇部興産株式会社 薄膜圧電共振器を用いた送受切換器
WO2002093763A1 (fr) * 2001-05-11 2002-11-21 Ube Electronics, Ltd. Filtre utilisant un resonateur acoustique en volume a bande plastique et un commutateur transmission/reception
JP4079699B2 (ja) 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
US6778038B2 (en) * 2001-10-05 2004-08-17 Tdk Corporation Piezoelectric resonant filter, duplexer, and method of manufacturing same
JP4000960B2 (ja) * 2001-10-19 2007-10-31 株式会社村田製作所 分波器、通信装置
DE20221966U1 (de) * 2002-06-06 2010-02-25 Epcos Ag Mit akustischen Wellen arbeitendes Bauelement mit einem Anpaßnetzwerk

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916501B1 (ko) * 2007-09-06 2009-09-08 엘지이노텍 주식회사 신호 처리 장치

Also Published As

Publication number Publication date
DE602004020716D1 (de) 2009-06-04
US20050105478A1 (en) 2005-05-19
JP2005073265A (ja) 2005-03-17
EP1508936B1 (en) 2009-04-22
KR100546832B1 (ko) 2006-01-26
US8418331B2 (en) 2013-04-16
US20110107570A1 (en) 2011-05-12
EP1508936A1 (en) 2005-02-23
US7893792B2 (en) 2011-02-22

Similar Documents

Publication Publication Date Title
US8418331B2 (en) Method of fabricating a duplexer using an embedded PCB
US10305444B2 (en) Electronic component module
JP6729790B2 (ja) 高周波モジュール
US9035721B2 (en) Duplexer, communication module component, and communication device
KR101079347B1 (ko) 다층의 유기 적층물을 이용하여 제조되는 집적 수동디바이스
JP5175260B2 (ja) 液晶性ポリマー及び多層ポリマーベースの無線周波／無線マルチバンド用途の受動信号処理コンポーネント
KR100949224B1 (ko) 필터 회로 장치 및 그 제조 방법
WO2016024559A1 (ja) 高周波モジュール
JP4926179B2 (ja) 分波器デバイス用回路基板、分波器、及び通信装置
US20040036551A1 (en) High-frequency module substrate device
JP2003264348A (ja) 高周波モジュール
JP2009290606A (ja) 分波器および無線通信機器
KR20070008456A (ko) 필터 장치와 이것을 이용한 멀티 밴드 필터, 분파기 및통신 장치
EP1306902A1 (en) High-frequency module and its manufacturing method
WO2018123699A1 (ja) 高周波モジュール
KR100955948B1 (ko) 다중대역 송신단 모듈 및 이의 제조 방법
US7253704B2 (en) RF duplexer
JP3925771B2 (ja) 高周波スイッチモジュール
US20140197915A1 (en) Electronic component
WO2021192429A1 (ja) 高周波モジュール及び通信装置
KR100498041B1 (ko) 기판 접합을 이용하여 제조된 단일칩 듀플렉서 및 그 제조방법
Koch et al. Ultra low-profile self-matched HTCC SAW-duplexer: manufacturing and performance challenges
KR100560417B1 (ko) 단일칩 듀플레서 및 그 제조방법
CN117791064A (zh) 一种通用多频段滤波嵌入式集成接口及其制造方法
JP2020096106A (ja) 回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 15