JP2002185149A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法Info
- Publication number
- JP2002185149A JP2002185149A JP2000381838A JP2000381838A JP2002185149A JP 2002185149 A JP2002185149 A JP 2002185149A JP 2000381838 A JP2000381838 A JP 2000381838A JP 2000381838 A JP2000381838 A JP 2000381838A JP 2002185149 A JP2002185149 A JP 2002185149A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- printed wiring
- wiring board
- copper foil
- build
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】ビルドアップ工法のプリント配線板製造方法に
おいて、マイクロビアパッドとビアの穴壁との位置精度
を向上し、座切れ不良が発生することのない接続信頼性
が高いプリント配線板の製造方法を提供することを目的
とする。 【解決手段】ビルドアップ工法によるプリント配線板の
製造にあたって、次に示す工程を有することを特徴とす
る。 （ａ）ビルドアップ層２形成後下層１に設けられた基準
マーク３該当位置のビルドアップ層銅箔をエッチングに
より除去する。 （ｂ）ビルドアップ層の銅箔全面６をハーフエッチング
する。 （ｃ）前記銅箔除去部７のビルドアップ層樹脂５を透し
て前記下層に設けられた基準マーク３を認識し、該基準
マーク３を基準にレーザによりマイクロビア用穴９を穿
設する。
おいて、マイクロビアパッドとビアの穴壁との位置精度
を向上し、座切れ不良が発生することのない接続信頼性
が高いプリント配線板の製造方法を提供することを目的
とする。 【解決手段】ビルドアップ工法によるプリント配線板の
製造にあたって、次に示す工程を有することを特徴とす
る。 （ａ）ビルドアップ層２形成後下層１に設けられた基準
マーク３該当位置のビルドアップ層銅箔をエッチングに
より除去する。 （ｂ）ビルドアップ層の銅箔全面６をハーフエッチング
する。 （ｃ）前記銅箔除去部７のビルドアップ層樹脂５を透し
て前記下層に設けられた基準マーク３を認識し、該基準
マーク３を基準にレーザによりマイクロビア用穴９を穿
設する。
Description
【０００１】
【発明の属する技術分野】本発明はプリント配線板の製
造方法に係り、特にレーザ穿孔に関するものである。
造方法に係り、特にレーザ穿孔に関するものである。
【０００２】
【従来の技術】プリント配線板の導体パターンは、近年
の電子機器の高速化、小型化の影響で微細化の一途をた
どっている。プリント配線板の導体パターンを微細化す
るには従来の製造方法、製造設備では製造歩留りが悪く
なったり、製造不可能になってしまう。そのため、プリ
ント配線板の製造方法、製造設備は、微細な導体パター
ンの形成に有利な種々改善がなされ、今日に至ってい
る。ビルドアップ工法やレーザ穿孔機の導入も導体パタ
ーンの微細化に寄与しているものに数えることができ
る。
の電子機器の高速化、小型化の影響で微細化の一途をた
どっている。プリント配線板の導体パターンを微細化す
るには従来の製造方法、製造設備では製造歩留りが悪く
なったり、製造不可能になってしまう。そのため、プリ
ント配線板の製造方法、製造設備は、微細な導体パター
ンの形成に有利な種々改善がなされ、今日に至ってい
る。ビルドアップ工法やレーザ穿孔機の導入も導体パタ
ーンの微細化に寄与しているものに数えることができ
る。
【０００３】従来のビルドアップ工法におけるビルドア
ップ層へのレーザ穿孔工程について１層目のビルドアッ
プ層を例に図２を参照して説明する。図２（ａ）は下層
１に樹脂付き銅箔を積層してビルドアップ層２を形成し
た状態を断面で示す。図２（ａ）において、３は下層１
の銅箔に形成した第一基準マーク、４は下層１に形成し
たマイクロビアパッド、５はビルドアップ層２の樹脂、
６はビルドアップ層２の銅箔である。図２（ｂ）に示す
ように、Ｘ線スコープ付きボール盤を使用して下層１の
第一基準マーク３を照準に基準孔１０を穿設する。次い
で、図２（ｃ）に示すように、基準孔１０を基準にビル
ドアップ層の銅箔６上に第二基準マーク１１およびレー
ザ穿孔用ガイド孔１２をエッチングにより形成する。
ップ層へのレーザ穿孔工程について１層目のビルドアッ
プ層を例に図２を参照して説明する。図２（ａ）は下層
１に樹脂付き銅箔を積層してビルドアップ層２を形成し
た状態を断面で示す。図２（ａ）において、３は下層１
の銅箔に形成した第一基準マーク、４は下層１に形成し
たマイクロビアパッド、５はビルドアップ層２の樹脂、
６はビルドアップ層２の銅箔である。図２（ｂ）に示す
ように、Ｘ線スコープ付きボール盤を使用して下層１の
第一基準マーク３を照準に基準孔１０を穿設する。次い
で、図２（ｃ）に示すように、基準孔１０を基準にビル
ドアップ層の銅箔６上に第二基準マーク１１およびレー
ザ穿孔用ガイド孔１２をエッチングにより形成する。
【０００４】続いて、図２（ｄ）に示すように、レーザ
穿孔機により第二基準マーク１１を基準に樹脂５に下層
１のマイクロビアパッドまで達する穴を穿設することで
ビア用穴壁１３を形成する。
穿孔機により第二基準マーク１１を基準に樹脂５に下層
１のマイクロビアパッドまで達する穴を穿設することで
ビア用穴壁１３を形成する。
【０００５】
【発明が解決しようとする課題】しかしながら、下層１
のパターン形成時のフィルム伸縮等による誤差、基準孔
１０穿設時の誤差、第二基準マーク１１およびレーザ穿
孔用ガイド孔１２形成時のフィルム伸縮等による誤差等
が積算されることにより、たとえば図２（ｄ）の１４に
示すように下層１のマイクロビアパッド４の半径とビア
の穴壁１３底部半径の差よりも中心位置がずれてしまう
と、ビアの穴壁１３がマイクロビアパッド４からはみ出
してしまい、ビアホールの接続信頼性が損なわれる所謂
座切れ不良が発生してしまうことがあるという問題点が
あった。本発明は、上記課題を解決するためになされた
もので、マイクロビアパッド４とビアの穴壁１３との位
置精度を向上し、座切れ不良が発生することのない接続
信頼性の高いプリント配線板の製造方法を提供すること
を目的とする。
のパターン形成時のフィルム伸縮等による誤差、基準孔
１０穿設時の誤差、第二基準マーク１１およびレーザ穿
孔用ガイド孔１２形成時のフィルム伸縮等による誤差等
が積算されることにより、たとえば図２（ｄ）の１４に
示すように下層１のマイクロビアパッド４の半径とビア
の穴壁１３底部半径の差よりも中心位置がずれてしまう
と、ビアの穴壁１３がマイクロビアパッド４からはみ出
してしまい、ビアホールの接続信頼性が損なわれる所謂
座切れ不良が発生してしまうことがあるという問題点が
あった。本発明は、上記課題を解決するためになされた
もので、マイクロビアパッド４とビアの穴壁１３との位
置精度を向上し、座切れ不良が発生することのない接続
信頼性の高いプリント配線板の製造方法を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】請求項１のプリント配線
板の製造方法は、ビルドアップ工法によるプリント配線
板の製造にあたって、次に示す工程を有することを特徴
とする。 ａ）ビルドアップ層形成後下層に設けられた基準マーク
該当位置のビルドアップ層銅箔をエッチングにより除去
すること ｂ）ビルドアップ層の銅箔全面をハーフエッチングする
こと ｃ）前記銅箔除去部のビルドアップ層樹脂を透して前記
下層に設けられた基準マークを認識し、該基準マークを
基準にレーザによりマイクロビア用穴を穿設すること
板の製造方法は、ビルドアップ工法によるプリント配線
板の製造にあたって、次に示す工程を有することを特徴
とする。 ａ）ビルドアップ層形成後下層に設けられた基準マーク
該当位置のビルドアップ層銅箔をエッチングにより除去
すること ｂ）ビルドアップ層の銅箔全面をハーフエッチングする
こと ｃ）前記銅箔除去部のビルドアップ層樹脂を透して前記
下層に設けられた基準マークを認識し、該基準マークを
基準にレーザによりマイクロビア用穴を穿設すること
【０００７】請求項１のプリント配線板の製造方法によ
れば、下層のマイクロビアパッドと同時に形成された下
層の基準マークを基準にしてビルドアップ層と下層を接
続するマイクロビア用穴を穿設するので、マイクロビア
パッドとビアの穴壁との中心位置ずれが許容誤差内とな
るから座切れ不良の発生がない。
れば、下層のマイクロビアパッドと同時に形成された下
層の基準マークを基準にしてビルドアップ層と下層を接
続するマイクロビア用穴を穿設するので、マイクロビア
パッドとビアの穴壁との中心位置ずれが許容誤差内とな
るから座切れ不良の発生がない。
【０００８】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照して説明する。図１（ａ）は下層１に樹脂
付き銅箔を積層してビルドアップ層２を形成した状態を
示す。図１（ａ）において、３は下層１の銅箔に形成し
た第一基準マーク、４は下層１の銅箔に形成したマイク
ロビアパッド、５はビルドアップ層２の樹脂、６はビル
ドアップ層２の銅箔である。ここまでは、従来工法と同
じである。
て図面を参照して説明する。図１（ａ）は下層１に樹脂
付き銅箔を積層してビルドアップ層２を形成した状態を
示す。図１（ａ）において、３は下層１の銅箔に形成し
た第一基準マーク、４は下層１の銅箔に形成したマイク
ロビアパッド、５はビルドアップ層２の樹脂、６はビル
ドアップ層２の銅箔である。ここまでは、従来工法と同
じである。
【０００９】次に、図１（ｂ）に示すように、第一基準
マーク３上のビルドアップ層２の銅箔６を狭い範囲でエ
ッチング除去し視認窓７を形成する。これは、ビルドア
ップ層２から下層１の第一基準マーク３が透けて視認可
能にするためである。続いて、図１（ｃ）に示すよう
に、ビルドアップ層２の残りの銅箔６を全面に渡ってハ
ーフエッチングする。これは、レーザ穴あけ可能な薄い
銅箔８を形成するためである。ここで、図１（ｂ）と図
１（ｃ）の工程順序を入れ替えても支障がないのはもち
ろんである。なお、視認窓７を形成するにあたっての位
置精度は、後工程のマイクロビア用穴の製造精度に影響
しないので加工精度は問わず単に第一基準マーク３が視
認可能であればよい。
マーク３上のビルドアップ層２の銅箔６を狭い範囲でエ
ッチング除去し視認窓７を形成する。これは、ビルドア
ップ層２から下層１の第一基準マーク３が透けて視認可
能にするためである。続いて、図１（ｃ）に示すよう
に、ビルドアップ層２の残りの銅箔６を全面に渡ってハ
ーフエッチングする。これは、レーザ穴あけ可能な薄い
銅箔８を形成するためである。ここで、図１（ｂ）と図
１（ｃ）の工程順序を入れ替えても支障がないのはもち
ろんである。なお、視認窓７を形成するにあたっての位
置精度は、後工程のマイクロビア用穴の製造精度に影響
しないので加工精度は問わず単に第一基準マーク３が視
認可能であればよい。
【００１０】最後に、図１（ｄ）に示すように、第一基
準マーク３を基準にレーザ穿孔機と穿孔データにより樹
脂５に下層１のマイクロビアパッドまで達する穴を穿設
することでビアの穴壁９を形成する。このようにして、
下層のマイクロビアパッドと同時に形成された下層の基
準マークを基準にしてビルドアップ層と下層を接続する
マイクロビア用穴を穿設するので、マイクロビアパッド
とビアの穴壁との中心位置ずれが許容誤差内となる。
準マーク３を基準にレーザ穿孔機と穿孔データにより樹
脂５に下層１のマイクロビアパッドまで達する穴を穿設
することでビアの穴壁９を形成する。このようにして、
下層のマイクロビアパッドと同時に形成された下層の基
準マークを基準にしてビルドアップ層と下層を接続する
マイクロビア用穴を穿設するので、マイクロビアパッド
とビアの穴壁との中心位置ずれが許容誤差内となる。
【００１１】
【発明の効果】本発明によれば、下層の基準マークを直
接読み取りビア穴を穿設することができるので、従来工
法の下層基準マーク、ビルドアップ層形成後の基準孔、
ビルドアップ層の基準マークと３段に渡る基準の移り変
わりにより誤差が積算されることが無くなり、マイクロ
ビアパッドとビアの穴壁との位置精度が向上し、座切れ
不良が発生することのない接続信頼性の高いプリント配
線板を製造することができる。また、銅箔に直接レーザ
穿孔できるように銅箔を薄くハーフエッチングするの
で、後工程において微細パターンのエッチングが容易に
なりエッチング精度が向上しパターン幅の製造誤差が減
少する。従って、プリント配線板導体パターンのインピ
ーダンス整合が良好で高速信号線路の特性を向上させる
ことが可能なプリント配線板を提供することができる。
接読み取りビア穴を穿設することができるので、従来工
法の下層基準マーク、ビルドアップ層形成後の基準孔、
ビルドアップ層の基準マークと３段に渡る基準の移り変
わりにより誤差が積算されることが無くなり、マイクロ
ビアパッドとビアの穴壁との位置精度が向上し、座切れ
不良が発生することのない接続信頼性の高いプリント配
線板を製造することができる。また、銅箔に直接レーザ
穿孔できるように銅箔を薄くハーフエッチングするの
で、後工程において微細パターンのエッチングが容易に
なりエッチング精度が向上しパターン幅の製造誤差が減
少する。従って、プリント配線板導体パターンのインピ
ーダンス整合が良好で高速信号線路の特性を向上させる
ことが可能なプリント配線板を提供することができる。
【図１】本発明の一実施の形態であるレーザ穿孔工程を
示す図である。
示す図である。
【図２】従来のビルドアップ層へのレーザ穿孔工程を示
す図である。
す図である。
１ 下層基板 ２ ビルドアップ層 ３ 第一基準マーク ４ マイクロビアパッド ５ ビルドアップ層２の樹脂 ６ ビルドアップ層２の銅箔 ７ 第一基準マーク視認窓 ８ 銅箔６を全面に渡ってハーフエッチングした薄い銅
箔 ９ ビアの穴壁 １０ 基準孔 １１ 第二基準マーク １２ レーザ穿孔用ガイド孔 １３ ビアの穴壁 １４ 座切れ不良が発生した状態
箔 ９ ビアの穴壁 １０ 基準孔 １１ 第二基準マーク １２ レーザ穿孔用ガイド孔 １３ ビアの穴壁 １４ 座切れ不良が発生した状態
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/00 Ｈ０５Ｋ 3/00 Ｎ Ｐ // Ｂ２３Ｋ 101:42 Ｂ２３Ｋ 101:42
Claims (1)
- 【請求項１】 ビルドアップ工法によるプリント配線板
の製造において、 次に示す工程を有することを特徴とするプリント配線板
の製造方法。 ａ）ビルドアップ層形成後下層に設けられた基準マーク
該当位置のビルドアップ層銅箔をエッチングにより除去
すること ｂ）ビルドアップ層の銅箔全面をハーフエッチングする
こと ｃ）前記銅箔除去部のビルドアップ層樹脂を透して前記
下層に設けられた基準マークを認識し、該基準マークを
基準にレーザによりマイクロビア用穴を穿設すること
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381838A JP2002185149A (ja) | 2000-12-15 | 2000-12-15 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381838A JP2002185149A (ja) | 2000-12-15 | 2000-12-15 | プリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002185149A true JP2002185149A (ja) | 2002-06-28 |
Family
ID=18849765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000381838A Pending JP2002185149A (ja) | 2000-12-15 | 2000-12-15 | プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002185149A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7893792B2 (en) | 2003-08-21 | 2011-02-22 | Samsung Electronics Co., Ltd. | Duplexer using an embedded PCB and method of fabricating the same |
| JP2013038280A (ja) * | 2011-08-09 | 2013-02-21 | Ibiden Co Ltd | 配線板の製造方法 |
| JP2013080823A (ja) * | 2011-10-04 | 2013-05-02 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
| CN103286455A (zh) * | 2013-04-26 | 2013-09-11 | 淳华科技(昆山)有限公司 | 防止软性印刷电路板重复镭射的方法 |
-
2000
- 2000-12-15 JP JP2000381838A patent/JP2002185149A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7893792B2 (en) | 2003-08-21 | 2011-02-22 | Samsung Electronics Co., Ltd. | Duplexer using an embedded PCB and method of fabricating the same |
| US8418331B2 (en) | 2003-08-21 | 2013-04-16 | Samsung Electronics Co., Ltd. | Method of fabricating a duplexer using an embedded PCB |
| JP2013038280A (ja) * | 2011-08-09 | 2013-02-21 | Ibiden Co Ltd | 配線板の製造方法 |
| JP2013080823A (ja) * | 2011-10-04 | 2013-05-02 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
| CN103286455A (zh) * | 2013-04-26 | 2013-09-11 | 淳华科技(昆山)有限公司 | 防止软性印刷电路板重复镭射的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000047653A (ko) | 두 개의 신호 플레인과 한 개의 전원 플레인을 갖는 회로기판 | |
| KR20040076164A (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| US20120066902A1 (en) | Method of manufacturing printed circuit board including landless via | |
| JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
| JP2010087168A (ja) | 多層プリント配線板の製造方法 | |
| JPH1041634A (ja) | 多層パターン形成方法および電子部品 | |
| US20110089138A1 (en) | Method of manufacturing printed circuit board | |
| JP4131080B2 (ja) | 多層プリント配線板の製造方法 | |
| US6943447B2 (en) | Thin film multi-layer wiring substrate having a coaxial wiring structure in at least one layer | |
| JP2002185149A (ja) | プリント配線板の製造方法 | |
| JP2005064446A (ja) | 積層用モジュールの製造方法 | |
| JP2009239105A (ja) | 多層回路基板の製造方法 | |
| KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| JPH01119088A (ja) | 表面実装部品搭載用プリント配線板 | |
| JPH06314865A (ja) | プリント配線板 | |
| JP2004146668A (ja) | 多層プリント配線板及びその製造方法 | |
| US20060157272A1 (en) | Microvia structure and fabrication | |
| KR100771306B1 (ko) | 칩 내장형 인쇄회로기판의 제조방법 | |
| CN112235957A (zh) | 一种密集线路与稀疏线路集成的cof基板制造方法 | |
| JP2005322946A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JP2006202957A (ja) | 補強板付きプリント配線板の製造方法 | |
| JP3748974B2 (ja) | ビルドアップ多層プリント配線板及びその製造方法 | |
| JP3867455B2 (ja) | フレキシブル配線基板 | |
| KR101969643B1 (ko) | 리지드 플렉시블 회로기판 제조방법 | |
| JPH09139567A (ja) | プリント基板における表面実装部品搭載パッドと層間接続用スルーホールの接続構造 |