KR20050002356A - 반도체소자의 저장전극 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로,

반도체소자의 고집적화에 따라 높아진 캐패시터의 에스펙트비 ( aspect ratio ) 로 인하여 유발되는 저장전극간의 붙음 ( leaning ) 현상을 방지하고 소자의 제조 공정 마진을 향상시키기 위하여,

반도체기판 상에 소정의 하부구조물이 구비되는 하부절연층을 형성하고 그 상부에 식각장벽층을 형성하고 상기 식각장벽층 상부에 저장전극용 산화막 및 하드마스크층을 형성한 다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 하드마스크층 및 저장전극용 산화막을 식각하여 저장전극 영역을 형성하고 상기 저장전극 영역의 측벽에 스페이서층을 형성한 다음, 이를 마스크로 하여 상기 식각장벽층과 하부절연층을 식각하여 저장전극 콘택홀을 형성하고 상기 스페이서층과 하드마스크층을 제거한 다음, 상기 저장전극 콘택홀을 매립하는 저장전극용 도전층을 전체표면상부에 형성하고 상기 저장전극용 도전층을 상기 저장전극 영역에 남겨 저장전극을 형성함으로써 저장전극 콘택홀 및 저장전극을 정의하는 마스크 공정의 마진을 증가시키고 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 하는 기술이다.

Description

반도체소자의 저장전극 형성방법{A method for forming a storage node of a semiconductor device}

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 특히 삼차원적 구조를 갖는 캐패시터를 형성하여 반도체소자의 고집적화에 충분한 정전용량을 확보하는데 있어서, 높은 에스펙트비 ( aspect ratio ) 에 따른 저장전극간의 붙음 (leaning ) 현상을 방지하며 공정 마진을 확보할 수 있도록 하기 위하여 다마신 ( damascene ) 공정을 이용하여 저장전극을 형성하는 기술에 관한 것이다.

반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.

특히, 단위 셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.

그래서, ( Eo × Er × A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하거나, 유전체막의 두께를 감소시켜 캐패시터를 형성하였다.

도시되지 않았으나, 종래기술에 따른 반도체소자의 저장전극 형성방법을 설명하면 다음과 같다.

먼저, 소자분리막, 게이트전극 및 비트라인과 같은 하부구조물이 구비되는 반도체기판 상에 하부절연층을 형성한다.

저장전극 콘택마스크를 이용한 사진식각공정으로 상기 하부절연층을 통하여 상기 반도체기판의 활성영역을 노출시키는 저장전극 콘택홀을 형성한다.

상기 저장전극 콘택홀을 통하여 상기 반도체기판에 접속되는 저장전극 콘택플러그를 형성한다.

전체표면상부에 저장전극용 산화막 및 하드마스크층을 적층하고 저장전극 마스크를 이용한 사진식각공정으로 상기 하드마스크층 및 저장전극용 산화막을 식각하여 저장전극 영역을 형성한다.

저장전극 영역을 포함한 전체표면상부에 저장전극용 도전층을 일정두께 형성하고 평탄화식각공정으로 상기 저장전극 영역 내에만 저장전극용 도전층을 형성하여 저장전극을 형성한다.

후속 공정으로 상기 저장전극의 표면에 반구형 폴리실리콘층을 형성하여 저장전극의 표면적을 극대화시킨다.

그러나, 종래기술에 따른 반도체소자의 저장전극 형성방법은, 저장전극 콘택홀 및 저장전극 영역을 형성하기 위한 마스크 공정시 중첩 마진이 충분하지 못하고 높은 에스펙스비를 갖는 저장전극이 쓰러져 이웃하는 저장전극들과 붙어 버리는 리닝 ( leaning ) 현상이 유발되어 소자의 특성 및 신뢰성을 저하시키고 그에 따른 소자의 고집적화를 어렵게 하는 문제점이 있다.

본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 소자의 제조 공정 마진을 확보하고 저장전극간의 붙음 ( leaning ) 현상이 유발되는 것을 방지하여 반도체소자의 수율, 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.

도 1 내지 도 7 은 본 발명의 실시예에 반도체소자의 저장전극 형성방법을 도시한 단면도.

< 도면의 주요 부분에 대한 부호의 설명 >

11 : 반도체기판 13 : 하부절연층

15 : 식각장벽층 17 : 저장전극용 산화막

19 : 하드마스크층 21 : 감광막패턴

23 : 스페이서층 25 : 저장전극 콘택홀

27 : 저장전극용 도전층 29 : 반구형 폴리실리콘층

30 : 저장전극 영역

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 저장전극 형성방법은,

반도체기판 상에 소정의 하부구조물이 구비되는 하부절연층을 형성하고 그 상부에 식각장벽층을 형성하는 공정과,

상기 식각장벽층 상부에 저장전극용 산화막 및 하드마스크층을 형성하는 공정과,

저장전극 마스크를 이용한 사진식각공정으로 상기 하드마스크층 및 저장전극용 산화막을 식각하여 저장전극 영역을 형성하는 공정과,

상기 저장전극 영역의 측벽에 스페이서층을 형성하고 이를 마스크로 하여 상기 식각장벽층과 하부절연층을 식각하여 저장전극 콘택홀을 형성하는 공정과,

상기 스페이서층과 하드마스크층을 제거하고 상기 저장전극 콘택홀을 매립하는 저장전극용 도전층을 전체표면상부에 형성하는 공정과,

상기 저장전극용 도전층을 상기 저장전극 영역에 남겨 저장전극을 형성하는 공정을 포함하는 것과,

상기 식각장벽층은 질화막으로 형성하는 것과,

상기 하드마스크층과 스페이서층은 폴리실리콘으로 형성되는 것과,

상기 하드마스크층과 스페이서층은 각각 질화막과 산화질화막으로 형성되는 것과,

상기 저장전극 콘택홀의 크기는 상기 스페이서층의 두께로 조절되는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 1 내지 도 7 은 본 발명의 실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도 및 평면도를 도시한다.

도 1을 참조하면, 반도체기판(11) 상부에 소정의 하부구조물(도시안됨)이 구비되는 하부절연층(13)을 형성한다.

상기 하부절연층(13) 상부에 식각장벽층(15)을 형성한다. 이때, 상기 식각장벽층(15)은 질화막으로 형성한다.

상기 식각장벽층(15) 상부에 저장전극용 산화막(17) 및 하드마스크층(19)을 형성한다. 이때, 상기 하드마스크층(19)은 폴리실리콘으로 형성된 것이다.

상기 하드마스크층(19) 상부에 감광막패턴(21)을 형성한다. 이때, 상기 감광막패턴(21)은 저장전극 마스크(도시안됨)를 이용한 노광 및 현상 공정으로 저장전극이 형성될 영역, 즉 저장전극 영역의 감광막을 제거하여 형성한 것이다.

도 2를 참조하면, 상기 감광막패턴(21)을 마스크로 하여 상기 하드마스크층(19) 및 저장전극용 산화막(17)을 식각하여 저장전극 영역(50)을 형성한다.

상기 저장전극 영역(50)을 포함한 전체표면상부에 스페이서층(23)을 소정두께 형성한다. 이때, 상기 스페이서층(23)은 폴리실리콘층으로 형성한 것으로, 상기 스페이서층(23)의 두께는 후속 공정으로 형성될 저장전극 콘택홀의 크기를 결정짓는다.

도 3 및 도 4를 참조하면, 상기 스페이서층(23)을 이방성식각하여 상기 저장전극 영역(50)의 측벽에만 스페이서층(23)을 남긴다.

여기서, 상기 도 4 는 상기 도 3의 ⓐ-ⓐ 절단면을 따라 도시한 단면도이다.

도 5를 참조하면, 상기 스페이서층(23) 및 하드마스크층(19)을 마스크로 하여 식각장벽층(15) 및 하부절연층(13)을 식각함으로써 상기 반도체기판(11)을 노출시키는 저장전극 콘택홀(25)을 형성한다.

도 6을 참조하면, 상기 저장전극용 산화막(17)의 표면에 형성된 하드마스크층(19) 및 스페이서층(23)을 제거하고 상기 저장전극 콘택홀(25)을 매립하는 저장전극용 도전층(27)을 전체표면상부에 형성한다.

도 7을 참조하면, 평탄화식각공정으로 상기 저장전극용 산화막(17) 상부에 형성된 저장전극용 도전층(27)을 제거하여 각각의 저장전극 영역(50) 표면에 형성된 저장전극을 형성한다.

여기서, 상기 평탄화식각공정은 산화막이나 감광막과 같은 절연막을 전체표면상부에 형성하고 상기 저장전극용 산화막(17)이 노출될때까지 화학기계연마 공정과 같은 공정을 실시하는 것이다.

그 다음, 상기 저장전극용 산화막(17)을 제거하고 노출된 저장전극의 표면에 반구형 폴리실리콘(29)을 형성하여 저장전극의 표면적을 극대화시킨다.

본 발명의 다른 실시예는 상기 하드마스크층(19)과 스페이서층(23)을 각각 질화막과 산화질화막으로 형성하는 것이다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 다마신 공정을 이용하여 저장전극 및 저장전극 콘택홀을 자기정렬적으로 형성함으로써 공정 마진을 확보하고 반도체소자의 고집적화에 따른 정전용량을 확보할 수 있도록 하는 효과를 제공한다.

Claims (5)

1. 반도체기판 상에 소정의 하부구조물이 구비되는 하부절연층을 형성하고 그 상부에 식각장벽층을 형성하는 공정과,

   상기 식각장벽층 상부에 저장전극용 산화막 및 하드마스크층을 형성하는 공정과,

   저장전극 마스크를 이용한 사진식각공정으로 상기 하드마스크층 및 저장전극용 산화막을 식각하여 저장전극 영역을 형성하는 공정과,

   상기 저장전극 영역의 측벽에 스페이서층을 형성하고 이를 마스크로 하여 상기 식각장벽층과 하부절연층을 식각하여 저장전극 콘택홀을 형성하는 공정과,

   상기 스페이서층과 하드마스크층을 제거하고 상기 저장전극 콘택홀을 매립하는 저장전극용 도전층을 전체표면상부에 형성하는 공정과,

   상기 저장전극용 도전층을 상기 저장전극 영역에 남겨 저장전극을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
2. 제 1 항에 있어서,

   상기 식각장벽층은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
3. 제 1 항에 있어서,

   상기 하드마스크층과 스페이서층은 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
4. 제 1 항에 있어서,

   상기 하드마스크층과 스페이서층은 각각 질화막과 산화질화막으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
5. 제 1 항에 있어서,

   상기 저장전극 콘택홀의 크기는 상기 스페이서층의 두께로 조절되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.