KR20050002014A - 균일한 두께의 포토레지스트막을 형성할 수 있는 반도체장치 제조 방법 - Google Patents

균일한 두께의 포토레지스트막을 형성할 수 있는 반도체장치 제조 방법 Download PDF

Info

Publication number
KR20050002014A
KR20050002014A KR1020030043060A KR20030043060A KR20050002014A KR 20050002014 A KR20050002014 A KR 20050002014A KR 1020030043060 A KR1020030043060 A KR 1020030043060A KR 20030043060 A KR20030043060 A KR 20030043060A KR 20050002014 A KR20050002014 A KR 20050002014A
Authority
KR
South Korea
Prior art keywords
forming
photoresist
hard mask
layer
film
Prior art date
Application number
KR1020030043060A
Other languages
English (en)
Inventor
김재영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043060A priority Critical patent/KR20050002014A/ko
Publication of KR20050002014A publication Critical patent/KR20050002014A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 포토레지스트막을 균일한 두께로 형성하여 패턴 형성을 위한 식각과정에서 포토레지스트가 식각방지막으로서의 기능을 발휘할 수 있도록 하는 반도체 장치 제조 방법에 관한 것으로, 포토레지스트 형성전 식각대상막 상에 하드마스크층을 형성하여 평탄화시킨 후 포토레지스트를 도포함으로써 균일한 두께의 포토레지스트막을 얻는데 그 특징이 있다. 상기 하드마스크층은 유동성이 있는 BPSG(borophospho silicate glass)로 형성하며, BPSG/절연막 또는 절연막/BPSG의 이중구조로 형성될 수도 있다. 상기 절연막은 질화막으로 이루어진다

Description

균일한 두께의 포토레지스트막을 형성할 수 있는 반도체 장치 제조 방법{Method for fabricating semiconductor device capable of forming photoresist layer having uniform thickness}
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 균일한 두께의 포토레지스트를 형성할 수 있는 반도체 장치 제조 방법에 관한 것이다.
최소 선폭이 100 ㎚ 이하인 소자의 제조 공정에서는 패터닝을 위하여 ArF 또는 KrF 포토레지스트를 얇게 도포하는 것이 필요하다. 포토레지스트를 얇게 도포할 경우에는 하부층의 토포로지(toploogy)에 의해서 국부적으로 포토레지스트의 두께가 적정두께보다 얇게 형성되는 부분이 발생하고, 이에 의해 포토레지스트가 식각방지막으로서 제대로 역할을 하지 못해 식각대상막이 단선되거나 손상되는 문제점이 있다.
종래 기술에 따른 반도체 장치 제조 공정의 문제점을 도 1을 참조하여 설명한다.
도 1은 반도체 기판 상에 형성된 소자분리막, 게이트 전극 등을 포함하는 하부구조(10) 상에 비트라인 형성을 위한 전도막(21)을 형성하고, 전도막 상에 하드마스크를 이루는 절연막(12)을 형성하고, 절연막(12) 상에 포토레지스트(PR)를 도포한 상태를 보이는 단면도이다.
미세 소자 제조 공정에서는 포토레지스트(PR)를 얇게 형성하기 때문에 하부 구조(10)의 토포로지의 영향을 받아 포토레지스트(PR)가 상대적으로 얇게 도포되는 부분(A)이 있게 된다. 따라서, 현상 후 적정 두께로 잔류하지 못하며, 식각 공정에 있어서도 여유도를 확보하기 어렵다. 즉, 상대적으로 얇게 도포된 포토레지스트 부분은 현상과정에서 제거되어 패턴으로 형성되지 못하거나, 패턴으로 형성된다 하더라도 적정한 두께를 갖지못해 식각방지막으로서의 역할을 수행하지 못하게 된다.그에 따라 원하는 패턴 형상을 얻지 못하는 문제점이 있다.
따라서, 하부 구조를 평탄화기 위해 화학기계적 연마(chemical mechanical polishing) 공정을 도입하여 진행하고 있으나, 공정이 복잡하고 화학기계적 연마 공정의 특성 상 결함(defect)을 많이 유발하기 때문에 수율 저하의 원인이 원인이 되는 단점이 있다.
전술한 바와 같은 문제점을 해결하기 위한 본 발명은, 포토레지스트막을 균일한 두께로 형성하여 패턴 형성을 위한 식각과정에서 포토레지스트가 식각방지막으로서의 기능을 발휘할 수 있도록 하는 반도체 장치 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 반도체 장치 제조 공정 단면도.
도 2는 본 발명의 제1 실시예에 따른 반도체 장치 제조 공정 단면도.
도 3은 본 발명의 제2 실시예에 따른 반도체 장치 제조 공정 단면도.
도 4는 종래 기술과 본 발명에 따라 형성된 비트라인을 보이는 평면 사진.
* 도면의 주요 부분에 대한 도면 부호의 설명
20: 하부구조 21: 전도막
22: 절연막 23: 평탄화 절연막
PR: 포토레지스트
상기와 같은 목적을 달성하기 위한 본 발명은, 하부구조 형성이 완료된 반도체 기판 상에 식각대상막을 형성하는 단계; 상기 식각대상막 상에 하드마스크층을 형성하며 평탄화시키는 단계; 및 상기 하드마스크층 상에 포토레지스트를 도포하여 균일한 두께의 포토레지스트막을 형성하는 단계를 포함하는 반도체 장치 제조 방법을 제공한다.
또한 상기와 같은 목적을 달성하기 위한 본 발명은, 하부구조 형성이 완료된 반도체 기판 상에 식각대상막을 형성하는 단계; 상기 식각대상막 상에 제1 하드마스크층을 이루는 절연막을 형성하는 단계; 상기 절연막 상에 제2 하드마스크층을 이루는 평탄화 절연막을 형성하는 단계; 및 상기 하드마스크층 상에 포토레지스트를 도포하여 균일한 두께의 포토레지스트막을 형성하는 단계를 포함하는 반도체 장치 제조 방법을 제공한다.
또한 상기와 같은 목적을 달성하기 위한 본 발명은, 하부구조 형성이 완료된 반도체 기판 상에 식각대상막을 형성하는 단계; 상기 식각대상막 상에 제1 하드마스크층을 이루는 평탄화 절연막을 형성하는 단계; 상기 절연막 상에 제2 하드마스크층을 이루는 절연막을 형성하는 단계; 및 상기 하드마스크층 상에 포토레지스트를 도포하여 균일한 두께의 포토레지스트막을 형성하는 단계를 포함하는 반도체 장치 제조 방법을 제공한다.
본 발명은 포토레지스트 형성전 식각대상막 상에 하드마스크층을 형성하여 평탄화시킨 후 포토레지스트를 도포함으로써 균일한 두께의 포토레지스트막을 얻는데 그 특징이 있다. 상기 하드마스크층은 유동성이 있는 BPSG(borophospho silicate glass)로 형성하며, BPSG/절연막 또는 절연막/BPSG의 이중구조로 형성될 수도 있다. 상기 절연막은 질화막으로 이루어진다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면 도 2 및 도 3을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 반도체 장치 제조 공정을 보이는 단면도로서, 본 발명의 제1 실시예에 따른 반도체 장치 제조 방법은 다음과 같이 이루어진다.
도 2에 보이는 바와 같이 반도체 기판 상에 형성된 소자분리막, 게이트 전극 등을 포함하는 하부구조(20) 상에 비트라인 형성을 위한 전도막(21)을 형성하고, 전도막(21) 상에 제1 하드마스크를 이루는 절연막(22)을 형성하고, 절연막(22) 상에 제2 하드마스크를 이루는 평탄화 절연막(23)을 형성한다. 이어서, 평탄화 절연막(23) 상에 포토레지스트(PR)를 도포하여 균일한 두께의 포토레지스트(PR)를 얻는다. 상기 절연막(22)은 질화막으로 형성하고, 상기 평탄화 절연막(23)은 BPSG로 형성한다.
전술한 본 발명의 제1 실시예에서는 상기 제1 하드마스크를 이루는 절연막 상에 제2 하드마스크로서 평탄화 절연막을 형성하는 방법을 설명하였다. 그러나, 후속 공정에 따라 상기 제1 하드마스크의 형성은 생략될 수 있다. 예를 들어, 이후 자기정렬콘택(self align contact) 식각이 진행되지 않는 경우에는 상기 제1 하드마스크의 형성을 생략하고 평탄화 절연막을 이용한 하드마스크만을 형성할 수도 있다. 또한, 상기 제1 하드마스크와 상기 제2 하드마스크는 다음과 같이 그 순서를 달리하여 형성할 수도 있다.
이하, 도 3을 참조하여 본 발명의 제2 실시예에 따른 반도체 장치 제조 방법을 설명한다.
도 3에 보이는 바와 같이 반도체 기판 상에 형성된 소자분리막, 게이트 전극 등을 포함하는 하부구조(20) 상에 비트라인 형성을 위한 전도막(21)을 형성하고, 전도막(21) 상에 제1 하드마스크를 이루는 평탄화 절연막(23)을 형성한 다음, 제1하드마스크 상에 제2 하드마스크를 이루는 절연막(22)을 형성한다. 이어서, 평탄화 절연막(23) 상에 포토레지스트(PR)를 도포하여 균일한 두께의 포토레지스트(PR)를 얻는다. 상기 절연막(22)은 질화막으로 형성하고, 상기 평탄화 절연막(23)은 BPSG로 형성한다.
전술한 본 발명에 따라 균일한 두께의 포토레지스트를 형성할 수 있다. 따라서, 식각방지막으로서 원할한 기능을 수행할 수 있는 적정 두께의 포토레지스트 패턴을 형성할 수 있다.
도 4는 종래 기술(A)과 본 발명(B)에 따라 각각 형성된 비트라인의 형상을 보이는 평면 사진이다. 도 4의 사진비교에 의해 본 발명에 따라 보다 정확하게 패턴을 구현할 수 있음을 알 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 화학기계적 연마 공정 없이 하부구조를 평탄화시키고 균일한 두께의 포토레지스트를 형성할 수 있다. 따라서, 결함을 발생시키지 않으면서도 하부구조를 평탄화시킨 상태에서 포토레지스트를 도포할 수 있어, 식각방지막으로서 원할한 기능을 수행할 수 있는 적정 두께의 포토레지스트 패턴을 형성할 수 있다.

Claims (8)

  1. 하부구조 형성이 완료된 반도체 기판 상에 식각대상막을 형성하는 단계;
    상기 식각대상막 상에 하드마스크층을 형성하며 평탄화시키는 단계; 및
    상기 하드마스크층 상에 포토레지스트를 도포하여 균일한 두께의 포토레지스트막을 형성하는 단계
    를 포함하는 반도체 장치 제조 방법.
  2. 제 1 항에 있어서,
    상기 하드마스크층을 BPSG(borophospho silicate glass)로 형성하는 것을 특징으로 하는 반도체 장치 제조 방법.
  3. 제 2 항에 있어서,
    상기 식각대상막은 비트라인을 이루는 전도막인 것을 특징으로 하는 반도체 장치 제조 방법.
  4. 하부구조 형성이 완료된 반도체 기판 상에 식각대상막을 형성하는 단계;
    상기 식각대상막 상에 제1 하드마스크층을 이루는 절연막을 형성하는 단계;
    상기 절연막 상에 제2 하드마스크층을 이루는 평탄화 절연막을 형성하는 단계; 및
    상기 하드마스크층 상에 포토레지스트를 도포하여 균일한 두께의 포토레지스트막을 형성하는 단계
    를 포함하는 반도체 장치 제조 방법.
  5. 하부구조 형성이 완료된 반도체 기판 상에 식각대상막을 형성하는 단계;
    상기 식각대상막 상에 제1 하드마스크층을 이루는 평탄화 절연막을 형성하는 단계;
    상기 절연막 상에 제2 하드마스크층을 이루는 절연막을 형성하는 단계; 및
    상기 하드마스크층 상에 포토레지스트를 도포하여 균일한 두께의 포토레지스트막을 형성하는 단계
    를 포함하는 반도체 장치 제조 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 절연막은 질화막인 것을 특징으로 하는 반도체 장치 제조 방법.
  7. 제 6 항에 있어서,
    상기 평탄화 절연막은 BPSG(borophospho silicate glass)인 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제 6 항에 있어서,
    상기 식각대상막은 비트라인을 이루는 전도막인 것을 특징으로 하는 반도체 장치 제조 방법.
KR1020030043060A 2003-06-30 2003-06-30 균일한 두께의 포토레지스트막을 형성할 수 있는 반도체장치 제조 방법 KR20050002014A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043060A KR20050002014A (ko) 2003-06-30 2003-06-30 균일한 두께의 포토레지스트막을 형성할 수 있는 반도체장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043060A KR20050002014A (ko) 2003-06-30 2003-06-30 균일한 두께의 포토레지스트막을 형성할 수 있는 반도체장치 제조 방법

Publications (1)

Publication Number Publication Date
KR20050002014A true KR20050002014A (ko) 2005-01-07

Family

ID=37217582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043060A KR20050002014A (ko) 2003-06-30 2003-06-30 균일한 두께의 포토레지스트막을 형성할 수 있는 반도체장치 제조 방법

Country Status (1)

Country Link
KR (1) KR20050002014A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002918B2 (en) 2016-02-16 2018-06-19 Samsung Display Co., Ltd. Display substrates, methods of manufacturing the same and display devices including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002918B2 (en) 2016-02-16 2018-06-19 Samsung Display Co., Ltd. Display substrates, methods of manufacturing the same and display devices including the same

Similar Documents

Publication Publication Date Title
JP2009071306A (ja) 半導体素子の微細パターン形成方法
KR20050002014A (ko) 균일한 두께의 포토레지스트막을 형성할 수 있는 반도체장치 제조 방법
KR100472035B1 (ko) 반도체 소자의 제조 방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR100559641B1 (ko) 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법
JPH05182885A (ja) 半導体装置の製造方法
KR100311495B1 (ko) 반도체소자의 절연막 평탄화방법
KR100466026B1 (ko) 고집적 반도체 소자의 도전체 패턴 제조 방법
KR20020036384A (ko) 반도체 장치의 평탄화 방법
JP2001023981A (ja) 半導体装置の製造方法
KR19990081061A (ko) 반도체장치의 미세 콘택홀 형성방법
KR100427718B1 (ko) 반도체 소자의 제조 방법
KR100516771B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR950000850B1 (ko) 반도체 장치의 제조방법
JPH05109719A (ja) 半導体装置の製造方法
KR20020054863A (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR20070000204A (ko) 미세 패턴 형성 방법
KR20040069786A (ko) 반도체 금속 배선 및 그 제조방법
KR20020052842A (ko) 플라즈마 애싱을 이용한 포토레지스트패턴 형성방법
KR20060136174A (ko) 미세 패턴 형성 방법
KR20070021431A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20050037763A (ko) 비트라인 컨택 제조 방법
KR20040099620A (ko) 반도체소자의 평탄화 방법
JPH11162870A (ja) 半導体装置の製造方法
KR20010038759A (ko) 반도체 소자의 산화막 식각 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid