KR20040094628A

KR20040094628A - 유기 ｅｌ 장치 및 전자 기기

Info

Publication number: KR20040094628A
Application number: KR1020040030101A
Authority: KR
Inventors: 기구치히로시
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 2003-05-01
Filing date: 2004-04-29
Publication date: 2004-11-10
Also published as: CN1550846A; JP4366988B2; JP2004335169A; US20050001542A1; KR100660586B1; CN101110444A; TW200508761A; US7205713B2; TWI267685B; CN101110444B; CN100498430C

Abstract

유기 EL 장치는 전극(23, 50)과, 이 전극(23, 50) 사이에 삽입되고 적색 서브-픽셀(R), 녹색 서브-픽셀(G) 및 청색 서브-픽셀(B)로 이루어진 도트를 포함하는 발광층을 포함한다. 서브-픽셀(R, G, B)은 소정의 패턴(P)으로 배치되고, 각 소정의 패턴(P)은 적어도 하나의 청색 서브-픽셀(B)은 중심 패턴(C)으로서 배치되고, 적색 서브-픽셀은 중심 패턴(C)의 중심점(O)의 주위에 대칭 배치되고, 녹색 서브-픽셀(G)도 중심 패턴(C)의 중심점(O)의 주위에 대칭 배치되도록 형성된다.

Description

유기 ＥＬ 장치 및 전자 기기{ORGANIC ELECTROLUMINESCENT DEVICE AND ELECTRONIC APPARATUS}

본 발명은 유기 EL 장치 및 이 유기 EL 장치를 갖는 전자 기기에 관한 것이다.

현재, 표시 장치는 컬러 이미지를 표시할 수 있어야 한다. 일반적으로, 컬러 이미지를 표시하기 위해, 최소 표시 단위(서브-픽셀)로서 각각 적(R), 녹(G), 청(B)을 발하는 3종류의 도트의 복수 세트, 즉, 적, 녹, 청 도트의 복수 세트가 사용된다. 이 3종류의 도트는 컬러 표시용 최소 단위인 1픽셀을 형성한다.

이러한 픽셀을 형성하는 도트(서브-픽셀)의 배치 패턴으로서, 도 12a에 도시된 스트라이프 패턴, 도 12b에 도시된 모자이크 패턴, 및 도 12c에 도시된 델타 패턴이 공지되어 있다.

또한, 적(R), 녹(G), 청(B) 중 하나를 각각 발하는 4개의 도트(셀)가 1픽셀을 형성하는 거의 4-도트(셀)의 매트릭스 패턴으로 배치되는 또 다른 배치 패턴이 공지되어 있다(예를 들면, 일본특허출원공개 Hei 06-102503을 참조).

상술한 스트라이프 패턴, 모자이크 패턴, 델타 패턴, 및 4개의 도트(셀)가 거의 매트릭스 패턴으로 배치되는 패턴은 기본적으로 각 도트를 구동하는 제어를 용이하게 하도록 구상된 것이다. 특히, 스트라이프 패턴, 모자이크 패턴, 및 델타 패턴의 경우, 거의 동일한 양의 적, 녹, 청 도트가 각 픽셀뿐만 아니라 전반적으로 배치되어, 픽셀의 구동 방식이 간략화된다.

그렇지만, 직관적인 견지에서, 동일한 양의 적, 녹, 청 도트를 포함하도록 각 픽셀을 형성하는 것이 인간의 시각 시스템에는 적합하지 않다.

보다 구체적으로, 인간의 경우, 컬러를 식별하는 능력은 눈의 황반(macula lutea) 내의 광 감각 기관에 있고, 채색 광을 감지하는 망막 원추는 3 종류, 즉 청, 적, 녹에 각각 해당하는 S 타입, L 타입 및 M 타입으로 분류된다. 황반의 현미경 사진을 관찰하면, 망막 원추는 서로 식별 가능한 스폿으로서 관찰된다. 적색과 녹색의 망막 원추의 양이 "10"이라 하면, 청색 망막 원추의 양은 평균적으로 불과 "1"이다; 따라서, 적색 망막 원추, 녹색 망막 원추 및 청색 망막 원추의 상대적인 비율은 10:10:1이다.

따라서, 상세한 시각 정보(해상도)는 주로 적색과 녹색 망막 원추에 의해 검출(시각적 감지)되고, 청색 망막 원추는 컬러를 식별하는 요소이지만 상세한 시각 정보를 검출하는 요소는 아니다.

4 도트(셀)가 거의 매트릭스 패턴으로 배치되는 패턴의 경우, 청색 서브-픽셀의 양은 증가될 수 있다; 그렇지만, 이 배치는 기본적으로 구동 제어 동작을 용이하게 하도록 구상되어 있기 때문에 해상도를 향상시키는 것은 곤란하다. 또한, 이 기술은 특히 플라즈마 디스플레이, CRT(Cathode Ray Tube), 액정 디스플레이, 형광 표시관, 일렉트로루미네슨트 디스플레이, 및 발광 다이오드 디스플레이와 같은 디스플레이 장치에 적용된다. 최근 몇 년간, 유기 EL 디스플레이는 현저하게 개발되어 왔다; 그렇지만, 유기 EL 장치의 적용은 상술한 기술에서 고려되고 있지 않다.

본 발명은 상기의 사정을 감안하여 구상되었고, 이의 목적은 픽셀간의 피치를 크게 감소시키지 않고 인간 시각 시스템의 관점에서 외관상의 해상도를 향상시켜 뛰어난 디스플레이를 가능하게 하는 유기 EL 장치를 제공하는 것이다. 본 발명의 또 다른 목적은 이러한 유기 EL 장치를 포함하는 전자 기기를 제공하는 것이다.

상기의 목적을 달성하기 위해, 본 발명은 전극과, 이 전극간에 삽입되고, 적색 서브-픽셀, 녹색 서브-픽셀 및 청색 서브-픽셀로 이루어진 도트를 포함하는 발광층을 포함하고, 이들 서브-픽셀은 소정의 패턴으로 배치되고, 소정의 패턴 각각은 적어도 하나의 청색 서브-픽셀이 중심 패턴으로서 배치되고, 적색 서브-픽셀이중심 패턴의 중심점의 주위에 대칭 배치되고, 녹색 서브-픽셀도 중심 패턴의 중심점의 주위에 대칭 배치되도록 형성되는 유기 EL 장치를 제공한다.

상기의 유기 EL 장치에 따라, 소정의 패턴 각각이 형성되어 적어도 하나의 청색 서브-픽셀은 중심 패턴으로서 배치되고, 적색 서브-픽셀은 중심 패턴의 중심점의 주위에 대칭 배치되고, 또한 녹색 서브-픽셀은 중심 패턴의 중심점의 주위에 대칭 배치되기 때문에, 각 픽셀은 3개의 서브 픽셀, 즉 적색, 녹색 및 청색 서브-픽셀로 형성되는 것이 아니라, 3개 이상의 서브-픽셀로 형성된다; 따라서, 외관상의 해상도는 픽셀간의 피치를 상당히 감소시키지 않고 향상될 수 있다. 따라서, 우수한 이미지 디스플레이를 달성할 수 있고, 안정된 고품질의 디스플레이를 달성할 수 있으며, 디스플레이의 스루풋을 증가시킬 수 있다.

상기의 유기 EL 장치에서, 각 서브-픽셀은 직사각형으로 형성될 수 있고, 중심 패턴은 2개의 청색 서브-픽셀로 이루어질 수 있다.

상기의 유기 EL 장치에 따라, 채색된 서브-픽셀 각각은 종래의 스트라이프 패턴 또는 모자이크 패턴으로 서브-픽셀을 형성하는 것과 유사한 방식으로 용이하게 형성될 수 있다.

상기의 유기 EL 장치에서, 각 서브-픽셀은 직사각형으로 형성될 수 있고, 중심 패턴은 적색 및 녹색 서브-픽셀보다 긴 하나의 청색 서브-픽셀로 이루어질 수 있다.

상기의 유기 EL 장치에 따라, 채색된 서브-픽셀 각각은 종래의 스트라이프 패턴 또는 모자이크 패턴으로 서브-픽셀을 형성하는 것과 유사한 방식으로 용이하게 형성될 수 있고, 청색 서브-픽셀은 다른 채색된 서브-픽셀의 피치보다 큰 피치로 형성될 수 있다.

상기의 유기 EL 장치에서, 청색 서브-픽셀은 직사각형으로 형성될 수 있고, 중심 패턴은 하나의 청색 서브-픽셀로 이루어질 수 있다. 소정의 패턴 각각은 거의 직사각형으로 형성될 수 있고, 적색 및 녹색 서브-픽셀 각각이 직사각형의 청색 서브-픽셀 중 하나에 인접 배치되도록 형성될 수 있다.

상기의 유기 EL 장치에 따라, 바람직하기로 외관상의 해상도는 예를 들면 하나의 청색 서브-픽셀과 3개 이상(예컨대, 6개)의 서브-픽셀을 포함하도록 각 픽셀을 형성하여 픽셀간의 피치를 상당히 감소시키지 않고 향상될 수 있다.

본 발명은 유기 EL 장치 중 하나를 포함하는 전자 기기를 더 제공한다.

상기의 전자 기기에 따라, 전자 기기가 우수한 이미지를 표시할 수 있는 유기 EL 장치를 포함하기 때문에, 전자 기기 자체도 우수한 이미지를 표시할 수 있다.

도 1은 본 발명에 따른 유기 EL 장치 내의 서브-픽셀의 배치 패턴을 나타내는 도면.

도 2a 내지 도 2e는 서브-픽셀로 형성된 픽셀을 각각 나타내는 도면.

도 3은 픽셀이 백색을 표시하는 경우의 에너지 분포를 나타내는 도면.

도 4는 백색이 3 종류의 디스플레이에서 표시되는 경우의 휘도를 비교하는 테이블.

도 5는 본 발명에 따른 유기 EL 장치의 배선 구조를 나타내는 개략도.

도 6은 본 발명에 따른 유기 EL 장치의 구성을 나타내는 개략도.

도 7은 도 6의 라인(A-B)을 따라 취해진 단면도.

도 8은 도 7의 주요부를 나타내는 확대 단면도.

도 9a 내지 도 9o는 유기 EL 장치를 제조하는 공정을 나타내는 단면도.

도 10a 및 도 10b는 서브-픽셀의 다른 배치 패턴을 나타내는 도면.

도 11은 본 발명의 전자 기기를 나타내는 사시도.

도 12a 내지 도 12c는 종래의 서브-픽셀의 배치 패턴을 나타내는 도면.

도면 부호의 설명

1 유기 EL 장치

23 픽셀 전극

50 캐소드 전극

60 발광층

S 서브-픽셀

R 적색 서브-픽셀

G 녹색 서브-픽셀

B 청색 서브-픽셀

C 중심 패턴

L 픽셀

O 중심점

이하 본 발명을 상세히 설명한다.

도 1은 본 발명에 따른 유기 EL 장치의 실시예를 나타내는 도면으로, 발광층 내의 서브-픽셀의 배치 패턴을 나타내는 도면이다. 도 1에서, 참조 부호 S는 발광층 내의 도트를 형성하는 서브-픽셀을 나타낸다. 서브-픽셀 S는 3개의 채색된 서브-픽셀, 즉 적색 서브-픽셀(도 1에서 "R"로 표시되고, 이후 서브-픽셀(R)로 칭함), 녹색 서브-픽셀(도 1에서 "G"로 표시되고, 이후 서브-픽셀(G)로 칭함), 및 청색 서브-픽셀(도 1에서 "B"로 표시되고, 이후 서브-픽셀(B)로 칭함)을 포함한다.

이 3개의 채색된 서브-픽셀 S(R, G, B)는 동일한 사이즈를 갖는 직사각형으로 형성되고, 본 실시예에서, 배치 패턴(P) 각각은 6개의 서브-픽셀을 포함한다. 본 실시예의 발광층은 배치 패턴(P)을 수평과 수직으로 배치하여 형성된다(도 1).

도 1에 도시된 바와 같이, 각 배치 패턴(P)은 중심 패턴(C)으로서 수직으로 배치(도 1)된 2개의 청색 서브-픽셀(B), 중심 패턴(C)의 좌측과 우측에 각각 배치 2 세트의 적색 서브-픽셀(R)과 녹색 서브-픽셀(G)을 포함한다. 2개의 적색 서브-픽셀(R)은 중심 패턴(C)의 중심점(O)의 주위에 대칭 배치되고, 2개의 녹색 서브-픽셀(G)도 중심 패턴(C)의 중심점(O)의 주위에 대칭 배치된다.

본 발명에서, 각 배치 패턴(P)은 단지 각 채색된 서브-픽셀이 제조 공정에서 배치되는 방법을 정의하기 위해 결정되고, 표시용 단위 픽셀을 형성하지 않는다.

도 2a 내지 도 2e에 도시된 바와 같이, 각 픽셀(단위 픽셀) L은 6개의 서브-픽셀 S(R, G, B)를 포함한다. 도 2a 내지 도 2e는 픽셀(L)을 형성하는 5가지 방법을 나타내는데, 픽셀(L)은 공통적인 녹색 서브-픽셀(G)과, 수평 배치된 4개의 서브-픽셀(S)과, 수평 배치된 4개의 서브-픽셀(S) 중 하나에 대해서 2개의 수직 위치에 각각 배치된 2개의 서브-픽셀(S)을 포함한다.

각 픽셀(L)은 논리 픽셀로도 칭하는 정보 픽셀인데, 여기서 서브-픽셀(S)은 도 12a 내지 도 12c에 도시된 종래의 RGB 시스템의 경우에서보다 더 효율적으로 사용된다. 보다 구체적으로, RGB 스트라이프 패턴 내의 논리 픽셀에서, 적, 녹 및 청색 서브-픽셀은 고정적으로 배치된다; 그렇지만, 도 2a 내지 도 2e에 도시된 배치예에서, 논리 픽셀(L)은 6개의 서브-픽셀 S(R, G, B)를 포함하고, 특히, 녹색 서브-픽셀(G)과 적색 서브-픽셀(R)은 복수의 논리 픽셀 L(5개의 논리 픽셀 L)에 공통적으로 사용된다. 5개의 논리 픽셀(L)에 공통적으로 사용되는 특정한 녹색 서브-픽셀(G)은 논리 픽셀 L(도 2a) 중 하나 내의 거의 중심 위치에 배치되고, 논리 픽셀 L(도 2b 내지 도 2e) 중 다른 4개 내의 주변 위치에 배치된다.

도 3은 특정한 녹색 서브-픽셀(G)이 도 2a에 도시된 바와 같이 거의 중심 위치에 배치된 논리 픽셀(L)이 백색광을 발하는 경우의 에너지 분포를 나타내는 도면이다. 도 3에 도시된 바와 같이, 주변 서브-픽셀(이 경우 적색과 청색 서브-픽셀(R, B))에 공급되는 에너지가 조정되어 주변 서브-픽셀이 녹색 서브-픽셀(G)과 융합되는 경우, 논리 픽셀(L)은 백색광을 발하는데, 예를 들면, 논리 픽셀(L)은 백색 스폿으로서 인지된다. 녹색 서브-픽셀(G) 대신 적색 서브-픽셀(R)이 도 2b 내지 도 2e에 도시된 바와 같이 거의 중심 위치에 배치되는 경우, 백색 스폿이 표시되는 경우의 에너지 분포는 녹색과 적색 서브-픽셀의 위치가 교체되는 것을 제외하고 도 3에 도시된 바와 같이 기본적으로 동일하다.

도 4는 도 2a에 도시된 논리 픽셀(L)과, 도 2c에 도시된 논리 픽셀과, 이 논리 픽셀(L)과 동등한 서브-픽셀 밀도(예컨대, TFT의 밀도)를 갖는 종래의 RGB 스트라이프 패턴을 갖는 픽셀의 휘도를 비교하는 테이블이다. 도 4의 열(a)은 도 2a에 도시된 논리 픽셀(L)에 해당하고, 도 4의 열(b)은 도 2c에 도시된 논리 픽셀(L)에 대응하고, 도 4의 열(c)은 종래의 RGB 스트라이프 패턴에 대응한다.

도 4의 행 A는 비교될 논리 픽셀(예컨대, 서브-픽셀의 배치 패턴)을 나타낸다. 도 4의 행 B는 광학 측정 장치를 사용하여 서브-픽셀을 관찰하여 얻어지는 실제의 휘도를 나타낸다. 도 4의 행 C는 인가의 시각 시스템에 포함된 가우시안 필터의 특성을 나타내는데, 이를 통해 인간은 광을 감지하여 처리한다. 도 4의 행 D는 실제 가우시안 필터를 통해서 감지되는 휘도를 나타낸다.

도 4의 행 D에 도시된 바와 같이, 도 2a 및 도 2c에 도시된 본 실시예에서의 논리 픽셀 상에서 지각되는 특성 곡선은 종래의 픽셀 상에서 지각되는 특성 곡선보다 더 예리하다. 이와 같은 효과는 인간의 시각 시스템과 중심광의 강도간의 관계에 기초하여 얻어진다.

따라서, 본 실시예와 종래의 픽셀에서의 논리 픽셀이 거의 동일한 서브-픽셀 밀도(예컨대, TFT의 밀도)를 갖는 경우, 본 실시예에서의 논리 픽셀은 실제 감지된 광 강도에 의해 외관상의 해상도를 향상시킨다.

본 실시예에서, 도 2a 및 도 2c에 도시된 바와 같이, 발광층 내의 표시 단위인 픽셀 L(논리 픽셀)은 4개의 녹색 서브-픽셀(G)을 포함하는 논리 픽셀(L)과 4개의 적색 서브-픽셀(R)을 포함하는 논리 픽셀(L)로 구성된다. 많은 녹색 서브-픽셀(G)과 적색 서브-픽셀(R)을 픽셀(L)에 합체함으로써, 인간의 시각 시스템과 정합하는 이미지 디스플레이를 달성할 수 있다. 보다 구체적으로, 청색 망막 원추 - 상세한 정보를 감지하는데 기여하지 않고 컬러를 식별하는데만 기여함 - 에 대한 표시량보다 더 많은 적색과 녹색 망막 원추 - 주로 상세한 정보를 감지하는데 기여함(즉, 해상도에 기여) - 에 대한 표시량을 설정함으로써, 실제로 감지되는 광 강도는 예리해질 수 있는데, 즉, 서브-픽셀 밀도(예컨대, TFT의 밀도)가 종래의 디스플레이에서와 거의 동일하도록 설정될지라도 외관상의 해상도를 향상시킬 수 있다.

다음으로, 도 5를 참조하여 서브-픽셀(S)이 상술한 바와 같이 배치되는 발광층을 갖는 유기 EL 장치의 배선 구조를 아래에 설명한다.

도 5에 도시된 유기 EL 장치(1)는 박막 트랜지스터(이후 TFT로 약칭함)가 스취칭 소자로서 이용되는 능동 매트릭스 타입의 유기 EL 장치이다.

도 5에 도시된 바와 같이, 유기 EL 장치(1)는 주사선(101)과, 이 주사선(101)에 수직 연장된 신호선(102)과, 이 신호선(102)에 평행하게 연장된 소스선(103)과, 픽셀 영역(X) - 주사선(101)과 신호선(102)의 각 교차점의 부근에 형성됨 - 을 포함한다.

시프트 레지스터, 레벨 시프터, 영상선, 및 아날로그 스위치를 포함하는 데이터선 구동 회로(100)는 신호선(102)에 접속된다. 시프트 레지스터 및 레벨 시프터를 포함하는 주사선 구동 회로(80)는 주사선(101)에 접속된다.

또한, 주사선(101)을 통해서 게이트 전극에 주사 신호를 제공하는 스위칭 TFT(112)와, 스위칭 TFT(112)를 통해서 신호선(102)으로부터 제공되는 이미지 신호를 유지하는 유지 커패시터(113)와, 게이트 전극에 유지 커패시터(113)에 의해 유지되는 이미지 신호가 제공되는 구동 TFT(123)와, 소스선(103)에 전기 접속되는 경우에 구동 전류가 소스선(103)으로부터 공급되는 픽셀 전극(전극)(23)과, 픽셀 전극(23)과 캐소드 전극(50)(또 다른 전극) 사이에 삽입되는 활성층(110)이 각 픽셀 영역(X)에 형성된다.

유기 EL 장치(1)에서, 스위칭 TFT(112)가 주사선(101)의 구동에 의해 턴온되는 경우, 이 때의 신호선(102)의 전위는 유지 커패시터(113) 내에 유지되고, 구동 TFT(123)는 유지 커패시터(113)의 상태에 따라 턴온 또는 턴오프된다. 구동 전류는 구동 TFT(123)의 채널을 통해서 소스선(103)으로부터 픽셀 전극(23)으로 흐르고, 전류는 활성층(110)을 통해서 캐소드 전극(50)으로 흐른다. 각 활성층(110)은 이를 통해 흐르는 전류의 세기에 따라 발광한다.

다음으로, 본 실시예에 따른 유기 EL 장치(1)의 일반적인 구성을 설명한다.

도 6에 도시된 바와 같이, 능동 매트릭스 타입인 본 발명에 따른 유기 EL 장치(1)는 전기 절연 재료로 이루어진 기판(20)과, 스위칭 TFT(도 6에 도시되지 않음)에 접속된 픽셀 전극이 매트릭스 패턴으로 배치되는 픽셀 전극 영역(도시되지 않음)과, 픽셀 전극 영역의 주위에 배치되어 픽셀 전극에 접속된 소스선(도 6에 도시되지 않음)과, 평면도에서 직사각형으로 형성되어 적어도 픽셀 전극 영역 상에 배치된 픽셀 영역(3)(도 6의 체인선으로 표시된 영역에 배치됨)을 포함한다.

픽셀 영역(3)은 2개의 영역으로 구획되어 있는데, 이중 하나는 중앙부(도 6에서 2점쇄선으로 표시된 영역에 배치됨)에 배치된 실제의 표시 영역(4)이고, 다른 하나는 실표시 영역(actual display region; 4)(예컨대, 체인선과 2점쇄선 사이의 영역)의 주위에 배치된 더미 영역(5)이다.

실표시 영역(4)에서, 픽셀 전극을 각각 포함하는 직사각형의 서브-픽셀(R, G, B)은 매트릭스 패턴으로 배치되어 서브-픽셀(R, G, B)은 도 6에 도시된 바와 같이 "A-B"방향과 "C-D" 방향으로 서로 분리된다.

또한, 실표시 영역(4)의 좌우측에서, 도 6에 도시된 바와 같이, 주사선 구동 회로(80)가 제공된다. 주사선 구동 회로(80)는 더미 영역(5)의 아래에 배치된다.

또한, 실표시 영역(4)의 위에는, 도 6에 도시된 바와 같이, 테스트 회로(90)가 제공된다. 테스트 회로(90)는 유기 EL 장치(1)의 동작 상태를 체크하기 위해 제공되고, 테스트 결과를 외부 유닛에 출력하는 테스트 정보 출력 수단(도시되지 않음)을 포함하여, 제조 공정 중과 선적시의 디스플레이 장치의 품질과 결함을 체크 및 검출할 수 있다. 테스트 회로(90)는 또한 더미 영역(5)의 아래에 배치된다.

주사선 구동 회로(80)와 테스트 회로(90)는 구동 전압이 구동 전압 공급로(310)(도 7을 참조) 등을 통해서 전원으로부터 이들에 인가되도록 구성된다. 또한, 주사선 구동 회로(80)와 테스트 회로(90)에 대한 구동 제어 신호 및 구동 전압은 구동 제어 신호 공급로(320)(도 7을 참조) 등을 통해서 유기 EL 장치(1)의 동작을 제어하는 주 드라이버로부터 송출 및 공급된다. 이 경우, 구동 제어 신호는 주사선 구동 회로(80)와 테스트 회로(90)가 신호를 송출하는 경우에 동작을 제어하는데 기여하는 주 드라이버 등으로부터 명령 신호로서 정의된다.

도 7에 도시된 바와 같이, 유기 EL 장치(1)는 베이스 본체(200), 베이스 본체(200) 상에 형성된, 픽셀 전극(23)을 각각 포함하는 많은 발광 소자(유기 EL 소자), 발광층(60), 및 캐소드 전극(50)을 포함한다.

베이스 본체(200)의 일부를 형성하는 기판(20)으로서, 유기 EL 장치(1)가 소위 전면 발광(top emission) 타입인 경우 기판(20)에 대향 배치된 실링부(도시되지 않음)를 통해 발광하기 때문에 투명 기판 또는 불투명 기판 중 어느 하나를 이용할수 있다. 불투명 기판의 예로서, 알루미나 등의 세라믹스로 이루어진 기판, 표면의 산화 등에 의해 형성된 절연층을 상부에 갖는 스테인리스 강판 등의 금속판의 기판, 열경화성 수지 또는 열가소성 수지로 이루어진 기판, 열경화성 수지 또는 열가소성 수지(플라스틱 필름)로 이루어진 필름 등을 이용할 수 있다.

유기 EL 장치(1)가 소위 후면 발광(back emission) 타입인 경우, 기판(20)을 통해 발광하기 때문에 투명 기판과 반투명 기판 중 하나가 기판(20)으로서 이용되어야 한다. 투명 또는 반투명 기판의 예로서, 유리, 실리카, 또는 수지(플라스틱 또는 플라스틱 필름) 등으로 이루어진 기판이 이용될 수 있고, 특히 유리 기판을 이용하는 것이 바람직하다. 본 실시예에서, 유기 EL 장치(1)는 보호층(30)을 통해 발광하는 전면 발광 타입이다; 따라서, 불투명 플라스틱 필름과 같은 불투명 기판이 기판(20)으로서 이용된다.

기판(20) 상에, 픽셀 전극(23)을 구동하는 구동 TFT(123)를 포함하는 회로부(11)가 형성되고, 이 상에 많은 형광 소자(유기 EL 소자)들이 형성된다. 도 8에 도시된 바와 같이, 각 발광 소자는 애노드 전극으로 작용하는 픽셀 전극(23), 픽셀 전극(23)으로부터의 홀이 주입되고 홀이 이송되는 홀 이송층(70), 전기광학 기판 중 하나인 유기 발광 기판을 포함하는 발광층(60), 및 캐소드 전극(50)을 포함한다.

상술한 바와 같이 구성된 각 발광 소자는 발광층에서 홀 이송층(70)으로부터 나오는 홀이 캐소드 전극(50)으로부터 나오는 전자와 결합되는 경우에 발광한다.

유기 EL 장치(1)가 전면 발광 타입이기 때문에, 픽셀 전극(23)은 반투명일필요가 없다; 따라서, 픽셀 전극(23)은 적절한 도전성 재료로 이루어질 수 있다.

홀 이송층(70)을 형성하는 재료의 예로서, 폴리티오펜 유도체, 폴리피롤 유도체, 또는 이들로 도핑된 화합물이 사용될 수 있다. 보다 구체적으로, 예를 들면, 폴리-3,4-에틸렌디옥시티오펜/폴리스티렌 설폰산(PEDOT/PSS)(제품명: Bayer AG제 Bytron-p), 예컨대 3,4-폴리에틸렌 디티오펜을 분산시켜 얻어지는 분산액이 분산매로서 폴리스티렌 설폰산에 분산되고, 물에 더 분산시켜 사용될 수 있다.

발광층(60)을 형성하는 재료로서, 형광 또는 인광을 발광시킬 수 있는 널리 알려진 발광 재료가 사용될 수 있다. 보다 구체적으로, (폴리)플루오렌 유도체(PF), (폴리)파라페닐렌비닐렌 유도체(PPV), 폴리페닐렌 유도체(PP), 폴리파라페닐렌 유도체(PPP), 폴리비닐카바졸(PVK), 폴리티오펜 유도체, 또는 폴리메틸 페닐실란(PMPS)과 같은 폴리 실란 타입이 사용될 수 있는 것이 바람직하다.

또한, 이들 고분자 재료에서, 페릴렌 타입의 안료, 쿠마린 타입의 안료, 로다민 타입의 안료와 같은 기타 다른 고분자 재료, 또는 루브렌, 페릴렌, 9,10-디페닐안트라센, 테트라페닐 부타디엔, 나일 레드, 쿠마린 6, 및 퀴나크리돈과 같은 저분자 재료가 도핑될 수 있다.

또한, 위의 고분자 재료 대신에, 널리 알려진 저분자 재료가 사용될 수도 있다.

필요에 따라, 전자 주입층이 상술한 바와 같이 발광층(60) 상에 형성될 수 있다.

도 7 및 도 8에 도시된 바와 같이, 본 실시예에서, 홀 이송층(70) 및발광층(60)은 그리드 패턴으로 각각 형성되는 액체 친화성 제어층(25) 및 유기 뱅크층(221)으로 둘러싸인다. 결과적으로, 평면도에서 직사각형 모양을 갖는 홀 이송층(70)과 발광층(60)의 각 부분은 소자층, 예컨대 단일의 발광 소자(유기 EL 소자)를 구성한다.

도 7 및 도 8에 도시된 바와 같이, 캐소드 전극(50)은 캐소드 전극(50)에 의해 덮이는 실표시 영역(4)과 더미 영역(5)의 총 면적보다 더 넓은 면적을 갖는다. 캐소드 전극(50)은 베이스 본체(200) 상에 형성되어 발광층(60), 유기 뱅크층(221), 주변 소자(201)의 상면, 및 주변 소자(201)의 외주면(201a)을 덮는다.

본 실시예에서, 캐소드 전극(50)을 형성하는 재료는 전면 발광 타입의 디스플레이를 형성하도록 광학적으로 투명해야하고, 따라서, 투명한 도전성 재료가 사용된다. 일반적으로, ITO(Indium Tin Oxide)가 투명한 도전성 재료로서 바람직하다; 그렇지만, 예를 들면, 인듐 산화물과 아연 산화물의 무정형의 투명한 도전막(Indium Zinc Oxide: IZO^TM(Idemitsu Kosan Co., Ltd.가 제조한 제품))이 또한 사용될 수 있다. 본 실시예에서, ITO가 사용된다.

캐소드 전극(50) 상에는, 보호층(30)이 형성되어 베이스 본체(200) 상에 형성된 캐소드 전극(50)의 노출부를 덮는다. 캐소드 전극(50)과 발광층(60) 내로 산소와 물이 침투하는 것을 방지하기 위해 보호층(30)이 제공되어, 산소와 물로 인한 캐소드 전극(50)과 발광층(60)의 악화가 방지된다.

도 8에 도시된 바와 같이, 회로부(11)는 상술한 발광 소자의 아래에 형성된다. 기판(20) 상에 회로부(11)가 형성되어 베이스 본체(200)의 일부를 구성한다. 보다 구체적으로, 주로 SiO₂로 이루어진 초기 보호층(281)은 기판(20)의 표면상에 형성되고, 실리콘층(241)은 초기 보호층(281) 상에 형성된다. 실리콘층(241)의 표면상에는, 주로 SiO₂및/또는 SiN으로 이루어진 게이트 절연층(282)이 형성된다.

게이트 전극(242)을 중첩시켜 게이트 절연층(282)을 삽입하는 실리콘층(241)의 일부는 채널 영역(241a)이다. 게이트 전극(242)은 주사선(101)(도 8에 도시되지 않음)의 일부를 형성한다. 다른 한편, 주로 SiO₂로 이루어진 제 1 층간 절연층(282)은 실리콘층(241)을 덮는 게이트 절연층(282)의 표면상에 형성되어 게이트 전극(242)을 형성한다.

또한, 저 농도 소스 영역(241b)과 고 농도 소스 영역(241S)은 채널 영역(241a)에 대해서 실리콘층(241)의 소스측에 형성되고, 저 농도 드레인 영역(241c)과 고 농도 드레인 영역(241D)은 채널 영역(241a)에 대해서 실리콘층(241)의 드레인측에 형성되어, 소위 LDD(Light Doped Drain) 구조가 만들어진다. 이들 영역 중에, 고 농도 소스 영역(241S)은 게이트 절연층(282)과 제 1 층간 절연층(283)을 통해 형성되는 콘택트 홀(243a)을 통해서 소스 전극(243)에 접속된다. 소스 전극(243)은 상술한 소스선(103)의 일부를 형성한다(도 5를 참조, 소스선(103)은 소스 전극(243)의 위치에서 도 8의 평면에 수직하게 연장됨). 다른 한편, 고 농도 드레인 영역(241D)은 게이트 절연층(282)과 제 1 층간 절연층(283)을 통해 형성되는 콘택트 홀(244a)을 통해서 소스 전극(243)과 동일한 층에 형성되는 드레인 전극(244)에 접속된다.

제 1 층간 절연층(283)의 상부층에 소스 전극(243)과 드레인 전극(244)이 주로 아크릴 수지로 이루어진 제 2 층간 절연층에 의해 덮인다. 제 2 층간 절연층(284)은 아크릴 절연 수지, SiN, SiO₂기타 이외의 다른 재료로 이루어질 수 있다. ITO로 이루어진 픽셀 전극(23)은 제 2 층간 절연층(284)의 표면상에 형성되고, 제 2 층간 절연층(284)에 형성된 콘택트 홀(23a)을 통해서 드레인 전극(244)에 접속된다. 보다 구체적으로, 픽셀 전극(23)은 드레인 전극(244)을 통해서 실리콘층(241) 내의 고 농도 드레인 영역(241D)에 접속된다.

주사선 구동 회로(80)와 테스트 회로(90)에 포함된 TFT(예컨대, 구동 TFT), 예컨대, 구동 회로 내의 시프트 레지스터에 포함된 인버터를 형성하는 N-채널형 TFT 또는 P-채널형 TFT는 픽셀 전극(23)에 접속되지 않는 것을 제외하고 상술한 구동 TFT(123)와 유사한 구조를 갖는다.

픽셀 전극(23)을 갖는 제 2 층간 절연층(284)의 표면상에, 픽셀 전극(23)과 상술한 액체 친화성 제어층(25) 및 유기 뱅크층(221)이 배치된다. 액체 친화성 제어층(25)은 주로 SiO₂와 같은 액체 친화성 재료로 이루어지고, 유기 뱅크층(221)은 주로 아크릴, 폴리이미드 등으로 이루어진다.

홀 이송층(70)은 액체 친화성 제어층(25)에 형성된 개구(25a)에 배치되는 동안 각 픽셀 전극(23) 상에 퇴적되고, 발광층(60)은 유기 뱅크층(221)으로 둘러싸인개구(221a)에 배치되는 동안 홀 이송층(70) 상에 퇴적된다. 본 실시예에서, 액체 친화성 제어층(25)에 관한 용어 "액체 친화성"은 재료가 적어도 유기 뱅크층(221)을 형성하는데 사용되는 아크릴 또는 폴리이미드보다 더 유의한 액체 친화 특성을 갖는다는 것을 의미하는 것에 주목된다.

회로부(11)는 상술한 기판(20) 상에 형성되는, 제 2 층간 절연층(284)까지의 층들에 의해 형성된다.

본 실시예의 유기 EL 장치(1)에서, 발광층(60)은 광 파장이 광의 3개의 기본 컬러 중 하나에 대응하는 발광층을 포함하는데, 예컨대, 발광층(60)은 서브-픽셀(R, G, B) 중 하나에 각각 대응하는 적색 발광층(60R), 녹색 발광층(60G), 및 청색 발광층(60B)을 포함한다. 본 실시예에서, 도 2a 내지 도 2e에 도시된 바와 같이, 6개의 서브-픽셀이 컬러 표시용 단위 픽셀 L(논리 픽셀)을 형성한다.

다음으로, 도 9a 내지 9o를 참조하여 본 발명의 유기 EL 장치(1)를 제조하는 방법의 예를 설명한다. 본 실시예에서, 유기 EL 장치(1)는 전면 발광 타입이다. 도 9a 내지 도 9o에 도시된 단면은 도 6에서의 라인(A-B)을 따라 취해진다.

먼저, 도 9a에 도시된 바와 같이, 기초 보호층(281)은 기판(20) 상에 형성된다. 다음으로, 무정형 실리콘층(501)은 ICVD 방법, 플라즈마 CVD 방법 등을 이용하여 기초 보호층(281) 상에 형성되고 나서, 무정형 실리콘층(501)은 레이저 어닐링 방법 또는 급속 가열 방법을 이용하여 결정 성장에 의해 폴리실리콘층으로 변형된다.

다음으로, 도 9b에 도시된 바와 같이, 폴리실리콘층은 포토리소그래피 방법에 의해 트리밍되어 섬 모양을 각각 갖는 실리콘층(241, 251, 261)을 형성한다. 실리콘층(241)은 디스플레이 영역에 형성되고, 픽셀 전극(23)에 접속되는 구동 TFT(123)의 일부를 형성한다. 실리콘층(251, 261)은 주사선 구동 회로(80)에 포함된 P-채널형 TFT와 N-채널형 TFT(구동 회로용 TFT)를 각각 형성한다.

다음으로, 대략 30 내지 200 nm의 두께를 갖는 실리콘 산화물층인 게이트 절연층(282)은 플라즈마 CVD 방법을 이용하여 기초 보호층(281)과 실리콘층(241, 251, 261)의 전체 표면상에 형성된다. 게이트 절연층(282)을 형성하는데 열 산화 방법이 사용되는 경우, 실리콘층(241, 251, 261)은 결정화되어 폴리실리콘층으로 변형될 수 있다.

채널 도핑이 실리콘층(241, 251, 261)에 요구되는 경우, 이 단계에서 대략 1x10¹²/cm²의 선량으로 실리콘층(241, 251, 261)에 붕소 이온이 투하된다. 결과적으로, 실리콘층(241, 251, 261)은 대략 1x10¹⁷/cm³의 불순물 농도를 갖는 저 농도 P-형 실리콘층으로 변형된다(불순물 농도는 활성화 어닐링 이후의 불순물에 기초하여 계산됨).

다음으로, 이온 주입 도포 마스크가 P-채널형 TFT와 N-채널형 TFT의 채널층의 일부에 형성되고, 이 상태에서, 인 이온이 대략 1x10¹⁵/cm²의 선량으로 주입된다. 결과적으로, 고 농도 불순물이 자기 정합 방식으로 패터닝 마스크 내로 도입되고, 도 9c에 도시된 바와 같이, 고 농도 소스 영역(241S, 261S)과 고 농도 드레인 영역(241D, 261D)은 실리콘층(241, 261)에 형성된다.

다음으로, 도 9c에 도시된 바와 같이, 도핑된 실리콘막 또는 실리사이드막, 알루미늄막 또는 크롬막, 또는 탄탈룸막과 같은 금속막으로 이루어진 게이트 전극 형성 도전층(502)이 게이트 절연층(282)의 전체 표면상에 형성된다. 도전층(502)의 두께는 대략 500 nm이다. 다음으로, 도 9d에 도시된 바와 같이, P-채널형 구동 TFT를 형성하는 게이트 전극(252), 픽셀 TFT를 형성하는 게이트 전극(242), 및 N-채널형 구동 TFT를 형성하는 게이트 전극(262)은 패턴 공정을 사용하여 형성된다. 또한, 동시에, 캐소드 소스선에 대한 제 1 층(121)과 구동 제어 신호 공급로(320)가 또한 형성된다. 구동 제어 신호 공급로(320)는 더미 영역(5)에 형성된다.

결과적으로, 도 9d에 도시된 바와 같이, 인 이온은 도포 마스크로서 게이트 전극(242, 252, 262)을 사용하면서 대략 4x10¹³/cm²의 선량으로 실리콘층(241, 251, 261)에 주입된다. 결과적으로, 저 농도 불순물이 자기 정합 방식으로 게이트 전극(242, 252, 262) 내로 도입되고, 도 9d에 도시된 바와 같이, 저 농도 소스 영역(241b, 261b)과 저 농도 드레인 영역(241c, 261c)이 실리콘층(241, 261)에 형성된다. 또한, 저 농도 불순물 영역(251S, 251D)은 실리콘층(251)에 형성된다.

다음으로, 도 9e에 도시된 바와 같이, P-채널형 구동 회로용 TFT이외의 다른 영역을 덮는 이온 주입 도포 마스크(503)가 형성된다. 붕소 이온은 이온 주입 도포 마스크(503)를 사용하면서 대략 1.5x10¹⁵/cm²의 선량으로 실리콘층(251)에 주입된다. 결과적으로, P-채널형 구동 회로용 TFT를 형성하는 게이트 전극(252)이 또한 마스크로서 작용하고, 고 농도 불순물이 자기 정합 방식으로 실리콘층(252)에 도핑된다. 따라서, 저 농도 불순물 영역(251S, 251D)은 역으로 도핑되고, 구동 회로용 TFT에 대한 소스 영역과 드레인 영역으로 변형된다.

다음으로, 도 9f에 도시된 바와 같이, 제 1 층간 절연층(283)은 기판(20)의 전체에 형성되고, 콘택트 홀(C)은 포토리소그래피 방법을 사용하여 제 1 층간 절연층(283)을 패터닝하여 TFT의 소스 전극과 드레인 전극에 해당하는 위치에서 제 1 층간 절연층(283)에 형성된다.

다음으로, 도 9g에 도시된 바와 같이, 알루미늄, 크롬, 또는 탄탈룸과 같은 금속으로 이루어진 도전층(504)이 형성되어 제 1 층간 절연층(283)을 덮는다. 도전층(504)의 두께는 대략 200 nm 내지 800 nm이다. 다음으로, 패터닝 마스크(505)가 형성되어 TFT의 소스 전극과 드레인 전극이 형성되는 영역(240a)과, 구동 전압 공급로(310)가 형성되는 영역(310a)과, 캐소드 소스선이 형성되는 제 2 층을 덮고, 도 9h에 도시된 바와 같이 드레인 전극(244, 254, 264)은 도전층(504)을 패터닝하여 형성된다.

다음으로, 도 9i에 도시된 바와 같이, 상술한 소자들이 형성되는 제 1 층간 절연층(283)을 덮는 제 2 층간 절연층(284)은 아크릴 수지와 같은 고분자 재료를 사용하여 형성된다. 제 2 층간 절연층(284)은 대략 1 내지 2 ㎛ 두께인 것이 바람직하다. 제 2 층간 절연층(284)은 SiN 또는 SiO₂로 이루어질 수 있다. 제 2 층간 절연층(284)이 SiN으로 이루어지는 경우, 그 두께는 200 nm이 바람직하고, SiO₂로이루어진 경우, 그 두께는 800 nm이 바람직하다.

다음으로, 도 9j에 도시된 바와 같이, 콘택트 홀(23a)은 구동 TFT의 드레인 전극(244)에 해당하는 제 2 층간 절연층(284)의 일부를 제거 및 에칭하여 형성된다.

그리고 나서, 픽셀 전극(23)을 형성하는 도전막이 형성되어 기판(20)의 전체를 덮는다. 도 9k에 도시된 바와 같이, 픽셀 전극(23)은 투명한 도전막을 패터닝하여 콘택트 홀(23a)을 통해서 드레인 전극(244)뿐만 아니라 더미 영역 내의 더미 패턴(26)에 전기 접속된다. 도 7의 픽셀 전극(23)은 픽셀 전극(23)과 더미 패턴(26)을 포함한다는 것이 주목된다.

더미 패턴(26)은 제 2 층간 절연층(284)을 통해서 하부층의 금속선과 접속되지 않는다. 보다 구체적으로, 더미 패턴(26)은 섬 패턴으로 배치되고, 실표시 영역에 형성된 픽셀 전극(23)과 거의 동일한 모양을 각각 갖는다. 더미 패턴(26) 각각의 모양은 실표시 영역에 형성된 픽셀 전극(23) 각각의 모양과 다를 수 있다. 더미 패턴(26)은 적어도 구동 전압 공급로(310)의 위에 배치되어야 한다.

다음으로, 도 9l에 도시된 바와 같이, 전기 절연층인 액체 친화성 제어층(25)은 픽셀 전극(23), 더미 패턴(26) 및 제 2 층간 절연층(284) 상에 형성된다. 액체 친화성 제어층(25)은 픽셀 전극(23)(도 7에서도 인용함)의 부근에 개구(25a)를 갖도록 형성되어 홀이 이송될 수 있다. 이와 대조적으로, 개구(25a)는 더미 패턴(26)의 부근에 형성되지 않으므로 절연층(25)(액체 친화성 제어층)이 홀의 이동을 차단하기 때문에 홀이 이송될 수 없다.

다음으로, 도 9m에 도시된 바와 같이, 유기 뱅크층(221)은 액체 친화성 제어층(25)의 소정의 부분에 형성된다. 유기 뱅크층을 형성하는 실제 방법에서, 아크릴 수지 또는 폴리이미드 수지와 같은 수지가 용매에 용해되는 용액은 스핀 코팅 방법, 딥 코팅 방법 등을 사용하여 코팅된다. 유기층을 형성하는 재료는 잉크 용매에 용해될 수 없는 임의의 재료일 수 있는데, 이는 아래에서 설명되고, 에칭 등에 의해 패턴으로 트리밍되기 쉽다.

결과적으로, 유기층은 포토리소그래피 방법 또는 에칭 방법을 사용하여 트리밍(또는 패터닝)되어 뱅크 개구(221a)를 형성하여, 내부에 뱅크 개구(221a)를 갖는 유기 뱅크층(221)을 형성한다.

다음으로, 액체 친화성을 갖는 영역 및 액체 반발성을 갖는 영역은 유기 뱅크층(221)의 표면상에 형성된다. 본 실시예에서, 이들 영역은 플라즈마 처리 공정에 의해 형성된다. 보다 구체적으로, 플라즈마 처리 공정은 예열 공정, 유기 뱅크층(221)의 상면, 뱅크 개구(221a) 주위의 주변벽, 픽셀 전극(23)의 전극 표면, 및 액체 친화성 제어층(25)의 상면이 액체 친화성을 갖도록 하는 잉크 친화성 처리 공정, 유기 뱅크층(221)의 상면과 뱅크 개구(221a) 주위의 주변벽이 잉크 반발성을 갖도록 하는 잉크 반발성 처리 공정, 및 냉각 공정을 포함한다.

보다 구체적으로, 기판(뱅크층을 갖는 기판(20))은 예를 들면 70 내지 80℃로 가열되고 나서, 반응 가스로서 산소가 사용되는 잉크 친화성 처리 공정으로서의 플라즈마 처리(O₂플라즈마 처리)가 대기 상태하에서 기판에 적용된다. 다음으로,반응 가스로서 테트라플루오로메탄이 사용되는 잉크 반발성 처리 공정으로서의 또 다른 플라즈마 처리(CF₄플라즈마 처리)가 대기 상태하에서 기판에 적용되고 나서, 플라즈마 처리로 인해 가열된 기판은 실내 온도로 냉각되어 액체 친화성을 갖는 영역과 액체 반발성을 갖는 영역을 얻는다.

CF₄플라즈마 처리 중에, 픽셀 전극(23)의 전극 표면 및 액체 친화성 제어층(25)도 다소 영향을 받는다; 그렇지만, 픽셀 전극(23)을 형성하는 ITO 및 액체 친화성 제어층(25)을 형성하는 SiO₂와 TiO₂는 불소에 대해 거의 친화성을 갖지 않고, 잉크 친화성 처리 공정에 의해 적용되는 히드록실군이 불소군으로 대체되기 때문에, 액체 친화성은 유지된다.

다음으로, 홀 이송층(70)은 홀 이송층 형성 공정을 통해 형성된다. 픽셀 전극(23) 상에 홀 이송층(70)을 형성하는 공정은 잉크젯 방법 또는 스핀 코팅 방법과 같은 액적 분출 방법을 사용하여 홀 이송층 재료가 픽셀 전극(23) 상에 코팅되는 코팅 공정, 건조 공정, 및 가열 처리 공정을 포함한다. 홀 이송층 재료를 선택적으로 도포하는 잉크젯 방법은 잉크젯 헤드(도시되지 않음)를 홀 이송층 재료로 충전하는 단계, 분사 노즐이 액체 친화성 제어층(25)에 형성된 개구(25a)에 배치된 픽셀 전극(23)의 전극 표면을 향하도록 잉크젯 헤드를 배치하는 단계, 및 잉크젯 헤드와 기판을 서로에 대해서 이동시키는 동안 분사 노즐로부터 전극 표면상으로 소정량을 갖도록 각각 제어되는 액적을 분사하는 단계를 포함한다. 다음으로, 분사된 액적이 건조되어 홀 이송층에 포함된 분산매와 용매가 증발하고, 홀이송층(70)이 형성된다.

분사 노즐로부터 분사된 액적은 액체 친화성 처리 공정이 적용된 전극 표면상에 퍼지고, 액체 친화성 제어층(25)에 개구(25a)를 충전시킨다. 다른 한편, 액적은 반발되고 잉크 반발성 처리 공정이 적용된 유기 뱅크층(221)의 상면에 머물지 않는다. 따라서, 액적이 소정의 위치로 분사되지 않고 유기 뱅크(221)의 상면으로 분사되는 경우에도, 상면은 액적으로 젖지 않고, 반발된 액적은 액체 친화성 제어층(25) 내의 개구로 이동한다.

홀 이송층을 형성하는 공정 이후의 공정은 홀 이송층(70)과 발광층(60)의 산화를 피하기 위해 질소 분위기 또는 아르곤 분위기와 같은 불활성 가스 분위기 하에서 행해지는 것이 바람직하다.

다음으로, 발광층(60)은 발광층 형성 공정을 통해 형성된다. 유기 뱅크층(221)에 형성된 개구(221a)에 발광층(60)을 형성하는 공정은 예를 들면 상술한 잉크젯 방법을 사용하여 발광층 재료가 홀 이송층(70)에 분사되는 분사 공정, 건조 공정, 및 가열 처리 공정을 포함한다. 발광층 형성 공정에서, 홀 이송층(70)의 용해를 피하기 위해, 홀 이송층(70)을 용해시키지 않는 무극성 용매가 발광층 재료로 사용된다.

발광층 형성 공정에서, 청색 발광층 재료는 잉크젯 방법을 사용하여 청색광용 디스플레이 영역 상에 선택적으로 코팅되어 건조되고 나서, 마찬가지로, 녹색 발광층 재료 및 적색 발광층 재료는 각각 녹색광 및 적색광용 디스플레이 영역 상에 선택적으로 코팅되어 건조된다.

필요에 따라, 전자 분사층이 상술한 발광층(60) 상에 형성될 수 있다.

다음으로, 도 9n에 도시된 바와 같이, 캐소드 전극(50)은 캐소드 전극 형성 공정을 통해 형성된다. 캐소드 전극 형성 공정에서, 캐소드 전극(50)은 증착 방법과 같은 물리적인 기상 증착 방법을 사용하여 ITO의 막을 형성하여 형성된다.

다음으로, 도 9o에 도시된 바와 같이, 보호층(30)이 형성되어 캐소드 전극(50)을 덮는데, 예를 들면 베이스 본체(200) 상에 노출되는 캐소드 전극(50)의 전체를 덮고, 다음으로 종래와 같이, 실링 기판 또는 실링 캔에 의한 실링이 적용(도시되지 않음)되어 본 발명의 유기 EL 장치(electro-optical device)를 얻는다.

유기 EL 장치(1)에서, 서브-픽셀 S(R, G, B)가 도 1에 도시된 배치 패턴(P)으로 배치되고, 각 픽셀 L(논리 픽셀)이 6개의 서브-픽셀을 포함하기 때문에, 서브-픽셀 밀도(예컨대, TFT의 밀도)가 종래의 디스플레이에서와 거의 동일하게 설정될지라도 실제 감지된 광 강도로 인한 외관상의 해상도는 향상될 수 있다. 따라서, 고 해상도를 갖는 우수한 이미지 디스플레이를 달성할 수 있고, 디스플레이의 고품질 및 안정한 품질을 달성할 수 있고, 디스플레이의 스루풋을 증가시킬 수 있다. 또한, 유기 EL 장치(1)가 종래의 디스플레이와 동일한 해상도를 갖도록 형성되는 경우, 전력 소비와 제조 비용을 감소시킬 수 있다.

또한, 서브-픽셀 S(R, G, B)가 도 1에 도시된 배치 패턴(P)에 배치되는 경우, 유기 뱅크층(221) 등은 스트라이프 패턴 또는 모자이크 패턴의 디스플레이에 대한 제조 공정을 적용시켜 제조될 수 있다; 따라서, 채색된 서브-픽셀을 용이하게 형성할 수 있다.

위의 실시예에서, 서브-픽셀 S(R, G, B)는 도 1에 도시된 배치 패턴(P)에 배치된다; 그렇지만, 본 발명은 이에 제한되지 않고, 도 10a에 도시된 배치 패턴(P1) 또는 도 10b에 도시된 배치 패턴(P2)이 이용될 수 있다. 2개의 청색 서브-픽셀(B)로 구성되어 있는 도 1에 도시된 중심 패턴(C)과 대조적으로 중심 패턴(C)이 단지 하나의 큰 청색 서브-픽셀(B1)로 구성되어 있다는 점에서 도 10a에 도시된 배치 패턴(P1)은 도 1에 도시된 패턴(P)과 다르다.

본 배치에 따라, 서브-픽셀은 패턴(P)의 경우에서와 같이 스트라이프 패턴 또는 모자이크 패턴의 서브-픽셀에 대한 제조 공정을 적용시켜 형성될 수 있다; 따라서, 채색된 서브-픽셀을 용이하게 형성할 수 있다. 또한, 큰 서브-픽셀(B1)이 도 1에 도시된 배치 패턴(P) 내의 2개의 청색 서브-픽셀(B)과 동등하기 때문에, 스위칭 소자와 같은 구동 소자의 수를 감소시킬 수 있다; 따라서, 제조 비용 감소와 사이즈 감소를 달성할 수 있다.

도 10b에 도시된 배치 패턴(P2)은 배치 패턴(P, P1)과 완전히 다르다. 배치 패턴(P2)은 중심 패턴(C)으로서의 정사각형의 청색 서브-픽셀(B2), 중심 패턴(C)에 대칭 배치된 2개의 오각형의 적색 서브-픽셀(R1), 및 중심 패턴(C)에 대칭 배치된 2개의 오각형의 녹색 서브-픽셀(G1)을 포함한다. 오각형의 적색 및 녹색 서브-픽셀(R1, G1) 각각은 정사각형의 청색 서브-픽셀(B2)의 측면 중 하나에 인접 배치된다. 정사각형의 청색 서브-픽셀(B2), 2개의 오각형의 적색 서브-픽셀(R1), 및 2개의 오각형의 녹색 서브-픽셀(G1)을 포함하는 배치 패턴(P2)은 전반적으로 거의 정사각형으로 형성된다.

도 10b에 도시된 바와 같이, 배치 패턴(P2)을 갖는 발광층에서, 컬러 표시용 단위 픽셀 L(논리 픽셀) 각각은 하나의 청색 서브-픽셀(B2), 청색 서브-픽셀(B2)에인접 배치된 하나의 녹색 서브-픽셀(G1), 및 녹색 서브-픽셀(G1)에 인접 배치된 4개의 적색 서브-픽셀(R1)을 포함한다. 도 2에 도시된 경우에서와 같이, 단위 픽셀 L(논리 픽셀)은 적색 서브-픽셀(R1)과 녹색 서브-픽셀(G1)을 교환하여 형성될 수 있다.

도 1에 도시된 배치 패턴(P)에서와 같이 4개의 적색 서브-픽셀(R1)을 각각 포함하는 논리 픽셀 L, 및 4개의 녹색 서브-픽셀(G1)을 각각 포함하는 논리 픽셀 L을 이용함으로써, 서브-픽셀 밀도(예컨대, TFT의 밀도)가 종래의 디스플레이에서와 거의 동일하게 설정될지라도 실제 감지된 광 강도로 인한 외관상의 해상도는 상당히 향상될 수 있다.

유기 EL 장치(1)는 박막 트랜지스터(TFT)가 스위칭 소자로서 이용되는 능동 매트릭스 타입이다; 그렇지만, 서브-픽셀 S(R, G, B)가 도 10b에 도시된 복잡한 모양으로 형성되는 경우, TFT 회로와 발광층을 제조하는 막형성 공정은 복잡해지고, 공정 수가 증가될 수 있다. 이 결점은 능동 구동 방법 대신 수동 구동 방법을 이용하여 극복될 수 있다.

위의 설명에서, 유기 EL 장치(1)는 전면 방광 타입의 디스플레이로서 설명되었다; 그렇지만, 본 발명은 이에 제한되지 않고, 본 발명은 후면 발광 타입의 디스플레이에, 또는 반대 방향으로 향하는 2개의 디스플레이 표면을 갖는 디스플레이에 적용될 수 있다.

후면 발광 타입 또는 2개의 디스플레이 표면 타입의 디스플레이의 경우에, 베이스 본체(200) 상에 형성되는 스위칭 TFT 및 구동 TFT가 발광 소자의 바로 아래가 아니라 액체 친화성 제어층(25)과 유기 뱅크층(221)의 아래에 형성되어 개구율이 증가될 수 있는 것이 바람직하다.

다음으로, 본 발명에 따른 전자 기기를 설명한다. 도 11에 도시된 본 발명에 따른 전자 기기는 디스플레이부로서 유기 EL 장치(1)를 포함한다.

도 11은 셀룰러폰을 나타내는 사시도이다. 도 11에서, 참조번호(1000)는 셀룰러폰 본체를 가리키고, 참조번호(1001)는 상술한 유기 EL 장치를 이용하는 디스플레이부를 가리킨다.

셀룰러폰(전자 기기)이 유기 EL 장치(1)를 포함하기 때문에, 우수한 디스플레이 성능을 달성할 수 있다.

본 발명에 따른 전자 기기는 셀룰러폰에 제한되지 않고, 본 발명은 손목시계 타입의 전자 기기, 워드프로세서, 개인용 컴퓨터 등과 같은 휴대용 정보 처리 장치에도 적용될 수 있다.

본 발명의 바람직한 실시예가 설명되었지만, 이는 본 발명의 예시이며 제한적으로 고려되지 않아야 함을 이해할 것이다. 본 발명의 사상 또는 범위에 벗어나지 않고 추가, 생략, 대체, 및 기타 다른 변형이 이루어질 수 있다. 따라서, 본 발명은 앞의 설명에 의해 제한되는 것으로 고려되지 않고, 첨부된 청구항의 범위에 의해서만 제한된다.

본 발명에 의하면, 유기 EL 장치(1)에서, 서브-픽셀 S(R, G, B)가 도 1에 도시된 배치 패턴(P)으로 배치되고, 각 픽셀 L(논리 픽셀)이 6개의 서브-픽셀을 포함하기 때문에, 서브-픽셀 밀도(예컨대, TFT의 밀도)가 종래의 디스플레이에서와 거의 동일하게 설정될지라도 실제 감지된 광 강도로 인한 외관상의 해상도는 향상될 수 있다. 따라서, 고 해상도를 갖는 우수한 이미지 디스플레이를 달성할 수 있고, 디스플레이의 고품질 및 안정한 품질을 달성할 수 있고, 디스플레이의 스루풋을 증가시킬 수 있다. 또한, 유기 EL 장치(1)가 종래의 디스플레이와 동일한 해상도를 갖도록 형성되는 경우, 전력 소비와 제조 비용을 감소시킬 수 있다.

Claims

전극(23, 50)과,

상기 전극(23, 50)간에 삽입되고, 적색 서브-픽셀(R), 녹색 서브-픽셀(G) 및 청색 서브-픽셀(B)로 이루어진 도트를 포함하는 발광층(60)

을 포함하고,

상기 서브-픽셀(R, G, B)은 소정의 패턴(P)으로 배치되고, 상기 소정의 패턴(P) 각각은 상기 적어도 하나의 청색 서브-픽셀(B)이 중심 패턴(C)으로서 배치되고, 상기 적색 서브-픽셀(R)이 상기 중심 패턴(C)의 중심점(O)의 주위에 대칭 배치되고, 상기 녹색 서브-픽셀(G)도 또한 상기 중심 패턴(C)의 중심점(O)의 주위에 대칭 배치되도록 형성되는 것을 특징으로 하는 유기 EL 장치.
제 1항에 있어서,

상기 서브-픽셀(R, G, B) 각각은 직사각형으로 형성되고, 상기 중심 패턴(P)은 2개의 청색 서브-픽셀(B)로 이루어진 것을 특징으로 하는 유기 EL 장치.
제 1항에 있어서,

상기 서브-픽셀(R, G, B) 각각은 직사각형으로 형성되고, 상기 중심 패턴(P1)은 상기 적색 및 녹색 서브-픽셀(R, G)보다 더 긴 하나의 청색 서브-픽셀(B1)로 이루어진 것을 특징으로 하는 유기 EL 장치.
제 1항에 있어서,

상기 청색 서브-픽셀(B2)은 정사각형으로 형성되고, 상기 중심 패턴(P2)은 하나의 청색 서브-픽셀(B2)로 이루어지고,

상기 소정의 패턴(P2) 각각은 거의 정사각형으로 형성되고, 상기 적색 및 녹색 서브-픽셀(R, G) 각각이 상기 정사각형의 청색 서브-픽셀(B2) 측면들 중 하나에 인접 배치되는 것을 특징으로 하는 유기 EL 장치.
청구항 1에 따른 유기 EL 장치를 포함하는 것을 특징으로 하는 전자 기기.