KR101954336B1 - 데이터 렌더링 장치, 데이터 렌더링 방법, 및 이를 적용한 표시 패널 - Google Patents

데이터 렌더링 장치, 데이터 렌더링 방법, 및 이를 적용한 표시 패널 Download PDF

Info

Publication number
KR101954336B1
KR101954336B1 KR1020120052638A KR20120052638A KR101954336B1 KR 101954336 B1 KR101954336 B1 KR 101954336B1 KR 1020120052638 A KR1020120052638 A KR 1020120052638A KR 20120052638 A KR20120052638 A KR 20120052638A KR 101954336 B1 KR101954336 B1 KR 101954336B1
Authority
KR
South Korea
Prior art keywords
pixel
sub
data
sampling
input data
Prior art date
Application number
KR1020120052638A
Other languages
English (en)
Other versions
KR20130128714A (ko
Inventor
정근영
박종웅
이주형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120052638A priority Critical patent/KR101954336B1/ko
Priority to US13/679,094 priority patent/US9099025B2/en
Publication of KR20130128714A publication Critical patent/KR20130128714A/ko
Priority to US14/817,670 priority patent/US9966036B2/en
Application granted granted Critical
Publication of KR101954336B1 publication Critical patent/KR101954336B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0457—Improvement of perceived resolution by subpixel rendering

Abstract

본 발명은 데이터 렌더링 장치 및 방법, 이를 적용하여 생성된 데이터 신호가 공급되는 표시 패널에 관한 것이다.
본 발명의 실시 예는 표시 패널위의 제1 부화소, 2개의 제2 부화소, 및 2 개의 제3 부화소로 구성된 제1화소 및 제2 화소에 공급되는 복수의 데이터 신호를 렌더링한다. 실시 예는 스트라이프 패턴에 적용되는 입력 데이터들 중, 상기 제1 화소의 제2 부화소를 중심으로 제1 샘플링 윈도우에 대응하는 입력 데이터들을 샘플링하고, 상기 샘플링된 입력 데이터들을 상기 제2 부화소의 색상에 대한 필터링을 통해 상기 제2 부화소에 공급될 제2 데이터 신호를 렌더링한다. 실시 예는 상기 샘플링된 입력 데이터들 중 상기 제1 화소의 제1 부화소를 중심으로 제2 윈도우 단위의 입력 데이터들을 상기 제1 부화소의 색상에 대한 필터링을 통해 상기 제1 부화소에 공급될 제1 데이터 신호를 렌더링한다.

Description

데이터 렌더링 장치, 데이터 렌더링 방법, 및 이를 적용한 표시 패널{DATA RENDERING METHOD, DATA RENDERING DEVICE, AND DISPLAY PANEL APPLIED THE METHOD AND THE DEVICE}
본 발명은 표시 패널을 구성하는 복수의 부화소의 복수의 데이터 신호를 생성하기 위한 데이터 렌더링 방법 및 데이터 렌더링 장치에 관한 것이다.
종래 디스플레이의 픽셀(pixel)은 대부분 직사각형 부화소로 구현되어 있다. 따라서 부화소(sub-pixel)의 화소회로 및 발광부 또한 부화소의 영역 내에 동일한 직사각형의 형상으로 내장되어 있다.
도 1은 종래 직사각형 부화소로 구현된 표시 패널을 나타낸 도면이다.
도 1에 도시된 바와 같이, 직사각형 부화소로 구현된 화소 구조에서는 게이트 배선 단위로 복수의 소스 배선을 통해 복수의 데이터를 복수의 부화소의 화소 회로에 동시에 공급하고, 이와 같은 동작이 순차적으로 수행되는 방식이 최적이다.
복수의 게이트 배선은 게이트 스캔 회로로부터 순차적으로 공급되는 게이트-온 전압의 스캔 신호를 복수의 부화소의 화소회로로 전달하고, 복수의 소스 배선은 소스 구동 IC로부터 공급되는 복수의 소스 신호를 복수의 부화소의 화소회로로 전달한다.
표시 패널의 해상도, 소비전력 대비 휘도, 및 수명 등을 개선시키기 위해 부화소의 형상과 개수를 변경한 다양한 부화소 랜더링(subpixel rendering) 화소구조가 제안되고 있다.
효율적인 화소배치와 단위 화소수 대비 화질을 향상하기 위해 삼각형, 마름모 등의 형상으로 부화소를 구현할 수 있다. 그런데, 이런 형상의 부화소로 형성된 표시 패널에는 종전 직사각형 부화소의 표시 패널에서의 화소 회로 배치를 변경해야 한다.
도 2는 종래 스트라이프(stripe) 패턴에 따르는 직사각형 화소 구조와 부화소 렌더링(subpixel rendering) 화소 구조(이하, SPR 구조)를 나타낸 도면이다.
도 2에 도시된 부화소 렌더링 화소 구조를 SPR1 구조라 한다.
도 2에 도시된 바와 같이, 스트라이프 패턴에서는 적색, 녹색, 및 청색 부화소들이 직사각형 형상으로 배열되어 있다. 동일 면적에 대한 SPR1 구조의 부화소 수는 스트라이프 패턴에서의 부화소 수보다 5/12로 감소된다. 부화소의 형상도 삼각형 및 마름모로 특이형상을 띄고 있다.
도 3은 종래 SPR1 화소 구조로 형성된 표시 패널을 나타낸 도면이다.
도 3에 도시된 바와 같이, SPR1 화소 구조의 화소 회로에 따라 게이트 배선과 소스 배선을 연결하면, 종래 스트라이프 방식보다 게이트 배선 수는 1.5배로 증가하고, 게이트 배선 당 구동되는 부화소의 수도 일정하지 않다.
게이트 배선 당 구동되는 부화소의 수가 일정하지 않으면, 게이트 라인에 연결되어 있는 증폭기의 출력 전압 및 전류가 게이트 라인별로 차이가 발생하여 디스플레이 화질이 열화된다.
또한 도 3에 도시된 바와 같이, 게이트 배선 수의 증가로 배선 배치의 복잡도가 증가하는 문제점이 있다.
부화소 렌더링 구조를 적용하는데 있어, 게이트 배선과 소스 배선 수의 증가를 최소화, 배선 배치의 복잡도를 감소, 및 화질 열화 방지가 실시 예를 통해 해결하고자 하는 과제이다.
본 발명의 실시 예에 따른 데이터 렌더링 방법은 제1 부화소, 2개의 제2 부화소, 및 2 개의 제3 부화소로 구성된 제1화소 및 제2 화소의 발광을 제어하는 복수의 데이터 신호를 렌더링하는 것에 관한 것이다.
상기 렌더링 방법은, 스트라이프 패턴에 적용되는 입력 데이터들 중, 상기 제1 화소의 제2 부화소를 중심으로 제1 샘플링 윈도우에 대응하는 입력 데이터들을 샘플링하는 단계, 및 상기 샘플링된 입력 데이터들을 상기 제2 부화소의 색상에 대한 필터링을 통해 상기 제2 부화소의 제2 데이터 신호를 렌더링하는 단계, 및 상기 샘플링된 입력 데이터들 중 상기 제1 화소의 제1 부화소를 중심으로 제2 윈도우 단위의 입력 데이터들을 상기 제1 부화소의 색상에 대한 필터링을 통해 상기 제1 부화소의 제1 데이터 신호를 렌더링하는 단계를 포함한다.
상기 제2 데이터 신호를 렌더링하는 기간 및 상기 제1 데이터 신호를 렌더링하는 기간은 시간적으로 중첩할 수 있다.
상기 데이터 렌더링 방법은, 상기 스트라이프 패턴에 적용되는 입력 데이터들 중, 상기 제1 화소의 제3 부화소를 중심으로 제3 샘플링 윈도우에 대응하는 입력 데이터들을 샘플링하는 단계, 및 상기 샘플링된 입력 데이터들을 상기 제3 부화소의 색상에 대한 필터링을 통해 상기 제3 부화소의 제3 데이터 신호를 렌더링하는 단계를 더 포함한다.
상기 데이터 렌더링 방법은, 상기 스트라이프 패턴에 적용되는 입력 데이터들 중, 상기 제2 화소의 제3 부화소를 중심으로 제4 샘플링 윈도우에 대응하는 입력 데이터들을 샘플링하는 단계, 상기 샘플링된 입력 데이터들을 상기 제3 부화소의 색상에 대한 필터링을 통해 상기 제3 부화소의 제3 데이터 신호를 렌더링하는 단계, 및 상기 샘플링된 입력 데이터들 중 상기 제2 화소의 제1 부화소를 중심으로 제5 윈도우 단위의 입력 데이터들을 상기 제1 부화소의 색상에 대한 필터링을 통해 상기 제2 화소의 제1 부화소의 제1 데이터 신호를 렌더링하는 단계를 포함한다.
상기 제3 데이터 신호를 렌더링하는 기간 및 상기 제1 데이터 신호를 렌더링하는 기간은 시간적으로 중첩할 수 있다.
본 발명의 실시 예에 따른 표시 패널은, 제1 주사 신호 및 제2 주사 신호를 전달하고 제1 방향으로 형성되어 있는 제1 게이트 배선 및 제2 게이트 배선, 제1 내지 제5 데이터 신호 각각에 따른 제1 내지 제5 화상 신호를 전달하고 상기 제1 방향과 다른 제2 방향을 따라 형성되며, 상기 제1 방향을 따라 배열되어 있는 제1 내지 제5 소스 배선, 상기 제1 내지 제5 소스 배선 중 대응하는 하나 및 상기 제1 게이트 배선에 연결되어 있는 화소 회로들 각각을 포함하는 제1 내지 제5 부화소, 및 상기 제1 내지 제5 소스 배선 중 대응하는 하나 및 상기 제2 게이트 배선에 연결되어 있는 화소 회로들 각각을 포함하는 제6 내지 제10 부화소를 포함한다.
상기 제2 부화소는, 상기 제1 게이트 배선 및 상기 제2 소스 배선에 연결되어 있는 화소 회로를 포함하고, 상기 제9 부화소는 상기 제2 게이트 배선 및 상기 제4 소스 배선에 연결되어 있는 화소 회로를 포함하며, 상기 제2 부화소 및 상기 제9 부화소는 동일한 색상을 표시한다.
상기 제1 부화소 및 상기 제7 부화소 서로, 및 상기 제3 부화소 및 상기 제6 부화소 서로가 상기 제2 부화소를 중심으로 대각 방향으로 위치하고, 상기 제4 부화소 및 상기 제10 부화소 서로, 및 상기 제8 부화소 및 상기 제5 부화소 서로가 상기 제9 부화소를 중심으로 대각 방향으로 위치한다.
상기 제1 부화소는 상기 제1 소스 배선 및 상기 제1 게이트 배선에 연결되어 있는 화소 회로를 포함하고, 상기 제6 부화소는 상기 제1 소스 배선 및 상기 제2 게이트 배선에 연결되어 있는 화소 회로를 포함할 수 있다.
상기 제3 부화소는 상기 제3 소스 배선 및 상기 제1 게이트 배선에 연결되어 있는 화소 회로를 포함하고, 상기 제8 부화소는 상기 제3 소스 배선 및 상기 제2 게이트 배선에 연결되어 있는 화소 회로를 포함할 수 있다.
상기 제5 부화소는 상기 제5 소스 배선 및 상기 제1 게이트 배선에 연결되어 있는 화소 회로를 포함하고, 상기 제10 부화소는 상기 제5 소스 배선 및 상기 제2 게이트 배선에 연결되어 있는 화소 회로를 포함할 수 있다.
상기 제7 부화소는 상기 제2 소스 배선 및 상기 제2 게이트 배선에 연결되어 있는 화소 회로를 포함하고, 상기 제4 부화소는 상기 제4 소스 배선 및 상기 제1 게이트 배선에 연결되어 있는 화소 회로를 포함할 수 있다.
상기 제1, 제2, 제3, 제6 및 제7 부화소가 하나의 제1 화소를 형성하고, 상기 제4, 제5, 제8, 제9 및 제10 부화소가 다른 하나의 제2 화소를 형성하며, 상기 제1 화소 및 상기 제2 화소 각각은 사각형으로 형성되어 있다.
상기 제2 부화소는 상기 제1 화소가 형성된 제1 사각형의 각 변의 중심을 이은 제1 마름모에 형성되며, 상기 제1, 제3, 제6 및 제7 부화소는 상기 제1 사각형에서 상기 제1 마름모를 제외한 4 개의 직각 삼각형에 형성되어 있을 수 있다.
상기 제9 부화소는 상기 제2 화소가 형성된 제2 사각형의 각 변의 중심을 이은 제2 마름모에 형성되며, 상기 제4, 제5, 제8 및 제10 부화소는 상기 제2 사각형에서 상기 제2 마름모를 제외한 4 개의 직각 삼각형에 형성되어 있을 수 있다.
상기 제2 부화소의 화소 회로는 상기 제1 게이트 배선에 인접한 제1 마름모의 꼭지점에 형성되고, 상기 제7 부화소의 화소 회로는 상기 제7 부화소가 형성된 직각 삼각형의 직각 꼭지점에 형성되어 있을 수 있다.
상기 제3 부화소의 화소 회로는 상기 제3 부화소가 형성된 직각 삼각형의 직각 꼭지점에 형성되고, 상기 제8 부화소의 화소 회로는 상기 제8 부화소가 형성된 직각 삼각형의 직각 꼭지점에 형성되어 있을 수 있다.
상기 제4 부화소의 화소 회로는 상기 제4 부화소가 형성된 직각 삼각형의 직각 꼭지점에 형성되고, 상기 제9 부화소의 화소 회로는 상기 제2 게이트 배선에 인접한 제2 마름모의 꼭지점에 형성되어 있을 수 잇다.
상기 제2 부화소는 상기 제1 화소가 형성된 제1 사각형의 중앙에 제1 직사각형에 형성되며, 상기 제1, 제3, 제6 및 제7 부화소는 상기 제1 사각형에서 상기 제1 직사각형을 제외한 2 개의 영역을 나누어 형성되는 4 개의 사각형에 형성되어 있을 수 있다.
상기 제9 부화소는 상기 제2 화소가 형성된 제2 사각형의 중앙에 제2 직사각형에 형성되며, 상기 제4, 제5, 제8 및 제10 부화소는 상기 제2 사각형에서 상기 제2 직사각형을 제외한 2 개의 영역을 나누어 형성되는 4 개의 사각형에 형성되어 있을 수 있다.
상기 제2 부화소의 화소 회로는 상기 제1 직사각형의 우상에 위치하고, 상기 제7 부화소의 화소 회로는 상기 제7 부화소가 형성된 사각형의 좌하에 위치할 수 있다.
상기 제3 부화소의 화소 회로는 상기 제3 부화소가 형성된 사각형의 우상에 위치하고, 상기 제8 부화소의 화소 회로는 상기 제8 부화소가 형성된 사각형의 좌하에 위치할 수 있다.
상기 제9 부화소의 화소 회로는 상기 제2 직사각형의 좌하에 위치하고, 상기 제4 부화소의 화소 회로는 상기 제4 부화소가 형성된 사각형의 우상에 위치할 수 있다.
본 발명의 실시 예에 따른 데이터 렌더링 장치는, 스트라이프 패턴으로 배열된 복수의 화소를 위한 입력 데이터들을 이용하여, 제1 색상의 제1 부화소, 상기 제1 부화소를 중심으로 대각 방향으로 위치하는 제2 색상의 제2 부화소 및 제3 부화소, 및 상기 제1 부화소를 중심으로 다른 대각 방향으로 위치하는 제3 색상의 제4 부화소 및 제5 부화소를 위한 데이터 신호를 렌더링한다.
상기 데이터 렌더링 장치는, 상기 데이터 신호를 생성하기 위한 라인 수만큼의 입력 데이터들을 저장하는 라인 버퍼부, 상기 라인 버퍼부로부터 입력 데이터들을 읽고 소정 단위의 샘플링 윈도우 단위로 샘플링하고, 상기 샘플링 윈도우를 상기 화소 단위로 순차적으로 이동시키면서 샘플링 데이터들을 생성하는 샘플링부, 및 상기 순차적으로 생성되는 샘플링 데이터들 중 제1 샘플링 데이터를 제2 색상 필터링하여 제2 데이터 신호를 생성하고, 상기 샘플링 데이터들 중 상기 제1 샘플링 데이터 다음의 제2 샘플링 데이터를 제3 색상 필터링하여 제3 데이터 신호를 생성하며, 상기 제1 샘플링 데이터 및 상기 제2 샘플링 데이터 중 어느 하나에 포함되는 제3 샘플링 데이터를 제1 색상 필터링 하여 제1 데이터 신호를 생성하는 렌더링부를 포함한다.
상기 라인 버퍼부는, 상기 샘플링 윈도우의 크기 보다 하나 작은 라인 수의 복수의 라인 버퍼를 포함하고, 상기 복수의 라인 버퍼 각각은 라인 단위의 입력 데이터들을 저장한다. 상기 샘플링부는, 상기 복수의 라인 버퍼에 저장된 입력 데이터들 중 상기 샘플링 윈도우에 속하는 입력 데이터들 및 현재 입력되는 입력 데이터들 중 상기 샘플링 윈도우에 속하는 입력 데이터들을 샘플링하여 상기 샘플링 데이터를 생성한다.
상기 제1 데이터 신호를 생성하기 위한 윈도우는 상기 제2 및 제3 데이터 신호를 생성하기 위한 샘플링 윈도우보다 작다.
상기 제1 데이터 신호를 렌더링하는 기간과 상기 제2 데이터 신호 및 상기 제3 데이터 신호 중 어느 하나를 렌더링하는 기간은 적어도 일부 중첩한다.
상기 렌더링부는, 상기 제1 샘플링 데이터를 제2 색상 필터링하여 상기 제2 데이터 신호를 렌더링하고, 상기 제2 샘플링 데이터를 제3 색상 필터링하여 상기 제3 데이터 신호를 렌더링하는 제1 필터, 및 상기 제1 샘플링 데이터 및 상기 제2 샘플링 데이터 중 어느 하나를 제1 색상 필터링하여 상기 제1 데이터 신호를 렌더링 하는 제2 필터를 포함하며, 상기 제1 필터가 동작하는 기간과 상기 제2 필터가 동작하는 기간 중 적어도 일부가 중첩된다.
상기 제2 필터는, 상기 제1 샘플링 데이터 및 상기 제2 샘플링 데이터 중 어느 하나에 포함되고, 상기 제1 부화소에 인접한 상기 샘플링 윈도우의 크기보다 작은 윈도우 단위의 입력 데이터들을 제2 색상 필터링한다.
상기 제1 부화소의 화소 회로, 상기 제2 부화소의 화소 회로, 및 제4 부화소의 화소 회로가 제1 게이트 배선에 연결되고, 상기 제3 부화소의 화소 회로 및 상기 제5 부화소의 화소 회로가 상기 제1 게이트 배선의 다음 제2 게이트 배선에 연결되어 있을 때, 상기 제1 필터가 상기 제2 데이터 신호를 렌더링하는 기간과 상기 제2 필터가 상기 제1 데이터 신호를 렌더링하는 기간 중 적어도 일부가 중첩된다.
상기 제2 부화소의 화소 회로 및 제4 부화소의 화소 회로가 제1 게이트 배선에 연결되고, 상기 제1 부화소의 화소 회로, 상기 제3 부화소의 화소 회로 및 상기 제5 부화소의 화소 회로가 상기 제1 게이트 배선의 다음 제2 게이트 배선에 연결되어 있을 때, 상기 제1 필터가 상기 제3 데이터 신호를 렌더링하는 기간과 상기 제2 필터가 상기 제1 데이터 신호를 렌더링하는 기간 중 적어도 일부가 중첩된다.
실시 예를 통해, 부화소 렌더링 구조를 적용하는데 있어, 게이트 배선과 소스 배선 수의 증가를 최소화 하고, 배선 배치의 복잡도를 감소시키며, 화질 열화를 방지할 수 있는 표시 장치 및 그 구동 방법을 제공한다.
도 1은 종래 직사각형 부화소로 구현된 표시 패널을 나타낸 도면이다.
도 2는 종래 스트라이프(stripe) 패턴에 따르는 직사각형 화소 구조와 부화소 렌더링(subpixel rendering) 화소 구조를 나타낸 도면이다.
도 3은 종래 SPR1 화소 구조로 형성된 표시 패널을 나타낸 도면이다.
도 4는 본 발명의 실시 예에 따른 SPR 구조에 따르는 표시패널의 일부를 나타낸 도면이다.
도 5는 본 발명의 실시 예에 따른 화소 회로를 나타낸 도면이다.
도 6은 게이트 배선에 연결된 복수의 부화소 각각에 소스 배선을 통해 전달되는 화상 신호들에 대응하는 데이터 신호들을 나타낸 도면이다.
도 7은 본 발명의 실시 예의 변형 예로서, 다른 SPR2의 구조를 가지는 화소를 나타낸 도면이다.
도 8은 스트라이프 패턴에 따른 복수의 화소 영역과 SPR 구조에 따른 복수의 부화소의 데이터 신호들을 대응시킨 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 렌더링 장치를 나타낸 도면이다.
도 10은 라인 버퍼부에 저장된 입력 데이터들을 나타낸 도면이다.
도 11은 라인 버퍼부에 저장된 입력 데이터들을 나타낸 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 도면을 참조하여 본 발명의 실시 예를 설명한다.
도 4는 본 발명의 실시 예에 따른 SPR 구조에 따르는 표시패널의 일부를 나타낸 도면이다. 도 4에는 표시 패널 전체에서, 4 개의 게이트 배선과 10개의 소스 배선을 포함하는 표시 패널의 일부 영역을 도시하고 있다. 게이트 배선을 통해 주사 신호가 전달되고, 소스 배선을 통해 화상 신호가 전달된다.
본 발명의 실시 예에 따른 SPR 구조의 화소는 하나의 청색 부화소(BPX), 두 개의 적색 부화소(RPX), 및 두 개의 녹색 부화소(GPX)가 사각형 안에 배치되어 있는 구조를 가진다.
청색 부화소(BPX)는 사각형의 네 변의 중심을 잇는 마름모 영역에 배치되고, 두 개의 적색 부화소(RPX) 및 두 개의 청색 부화소(BPX)는 사각형에서 마름모를 뺀 4 개의 직각 삼각형 영역에 배치된다. 구체적으로, 두 개의 적색 부화소(RPX)는 청색 부화소(BPX)를 기준으로 사각형의 대각 방향으로 위치하며, 두 개의 녹색 부화소(GPX)는 청색 부화소(BPX)를 기준으로 사각형의 다른 대각 방향으로 위치한다.
적색 부화소(RPX) 및 녹색 부화소(GPX) 각각의 화소 회로는 직각 삼각형의 꼭지점 중 하나에 위치할 수 있고, 청색 부화소(BPX)의 화소 회로는 마름모의 꼭지점 중 하나에 위치할 수 있다.
도 4에서 부화소 영역 중 검은 색으로 표시된 블록은 각 부화소의 화소 회로를 나타낸다. 적색 부화소(RPX) 및 녹색 부화소(GPX) 각각의 화소 회로는 직각 삼각형의 직각 꼭지점에 위치할 수 있고, 청색 부화소(BPX)의 화소 회로는 적색 부화소(RPX) 및 녹색 부화소(GPX)와 동일한 게이트 배선에 연결될 수 있는 마름모의 꼭지점에 위치할 수 있다. 이 때, 동일한 화소 행에서 인접한 두 청색 부화소(BPX)의 화소 회로 위치는 서로 다르고, 두 개의 화소 행 단위로, 청색 부화소(BPX)의 화소 회로 위치가 반복된다.
예를 들어, 도 4에 도시된 바와 같이, 인접한 두 청색 부화소(BPX) 중 하나의 화소 회로 위치가 마름모의 상단 꼭지점에 위치하면, 다른 하나의 화소 회로 위치는 마름모의 하단 꼭지점에 위치한다.
이와 같이, 각 부화소의 화소 회로 위치까지 고려하여, SPR1 구조의 화소로 구현되는 표시 패널의 기본 패턴은 2X1이다. 즉, 2X1 패턴의 화소 2개가 세로 방향 및 가로 방향으로 반복된다. 기본 패턴 2X1을 구성하는 10 개의 부화소의 화소 회로 각각은 2 개의 게이트 배선(G1, G2) 중 대응하는 하나 및 10 개의 소스 배선(S1-S10) 중 대응하는 하나에 연결되어 있다.
도 5는 본 발명의 실시 예에 따른 화소 회로를 나타낸 도면이다. 도 5는 게이트 배선(G1) 및 소스 배선(S1)에 연결되어 있는 적색 부화소(RPX)의 화소 회로(P11)가 유기발광다이오드(OLED)에 연결되어 있는 것을 나타내고 있다.
도 5에 도시된 바와 같이, 화소 회로(P11)는 스위칭 트랜지스터(TS), 구동 트랜지스터(TR) 및 저장 커패시터(CS)를 포함한다. 유기발광다이오드(organic light emitting diode)(OLED)의 캐소드 전극에는 전압(VSS)이 연결되어 있다.
스위칭 트랜지스터(TS)는 게이트 배선(G1)에 연결되어 있는 게이트 전극, 소스 배선(S1)에 연결되어 있는 제1 전극, 및 제2 전극을 포함한다.
구동 트랜지스터(TR)는 스위칭 트랜지스터(TS)의 제2 전극에 연결되어 있는 게이트 전극, 전압(VDD)에 연결되어 있는 소스 전극, 및 유기발광다이오드(OLED)의 애노드 전극에 연결되어 있는 드레인 전극을 포함한다.
저장 커패시터(CS)는 구동 트랜지스터(TR)의 게이트 전극 및 소스 전극 사이에 연결되어 있다.
게이트 배선(G1)을 통해 전달되는 게이트-온 전압의 주사 신호에 의해 스위칭 트랜지스터(TS)가 턴 온 될 때, 구동 트랜지스터(TR)의 게이트 전극에 소스 배선(S1)을 통해 전달되는 화상 신호가 전달된다. 저장 커패시터(CS)에 의해 구동 트랜지스터(TR)의 게이트 전극에 전달된 화상 신호에 따른 전압이 유지된다.
그러면 저장 커패시터(CS)에 의해 유지되는 전압에 따르는 구동 전류가 구동 트랜지스터(TR)에 흐른다. 이 구동 전류가 유기발광다이오드(OLED)에 흐르고, 유기발광다이오드(OLED)는 구동 전류에 따르는 휘도로 발광한다.
복수의 화소 중 행 방향으로 인접한 두 개의 화소(11, 12) 각각은 동일한 두 개의 게이트 배선(G1, G2)에 연결되어 있고, 두 개의 화소 중 한 화소(12)에 연결된 3 개의 소스 배선(S3, S4, S5) 중 두 개의 소스 배선(S4, S5)과 나머지 한 화소(11)에 연결된 3 개의 소스 배선(S1, S2, S3) 중 두 개의 소스 배선(S1, S2)은 서로 다르다. 행 방향으로 인접한 두 개의 화소(11, 12)는 하나의 소스 배선(S3)을 공유한다.
복수의 화소 중 열 방향으로 인접한 두 개의 화소 각각(11, 21)은 동일한 세 개의 소스 라인(S1, S2, S3)에 연결되어 있고, 두 개의 화소 중 한 화소(21)에 연결된 두 개의 게이트 배선(G3, G4)은 나머지 한 화소(11)에 연결된 두 게이트 배선(G1, G2)과 다르다.
도 4에 도시된 바와 같이 게이트 배선(G1-G4)들 간의 간격은 대응하는 각 부화소의 화소 회로 위치에 따라 결정되고, 소스 배선(S1-S10)들 각각의 형태는 대응하는 각 부화소의 화소 회로 위치에 따라 결정된다.
기본 패턴 2X1에서 좌측에 위치한 화소(11)의 청색 부화소(BPX)의 화소 회로는 좌측 상단에 위치한 적색 부화소(RPX) 및 우측 상단에 위치한 녹색 부화소(GPX) 각각의 화소 회로와 동일한 게이트 배선(G1)에 연결될 수 있는 마름모 상단 꼭지점에 위치한다.
이와 달리, 기본 패턴 2X1에서 우측에 위치한 화소(12)의 청색 부화소(BPX)의 화소 회로는 좌측 하단에 위치한 녹색 부화소(GPX) 및 우측 하단에 위치한 적색 부화소(RPX) 각각의 화소 회로와 동일한 게이트 배선(G2)에 연결될 수 있는 마름모 하단 꼭지점에 위치한다.
기본 패턴이 반복되므로, 화소(21)의 청색 부화소(BPX)의 화소 회로는 좌측 상단에 위치한 적색 부화소(RPX) 및 우측 상단에 위치한 녹색 부화소(GPX) 각각의 화소 회로와 동일한 게이트 배선(G3)에 연결될 수 있는 마름모 상단 꼭지점에 위치한다. 그리고 화소(22)의 청색 부화소(BPX)의 화소 회로는 좌측 하단에 위치한 녹색 부화소(GPX) 및 우측 하단에 위치한 적색 부화소(RPX) 각각의 화소 회로와 동일한 게이트 배선(G4)에 연결될 수 있는 마름모 하단 꼭지점에 위치한다.
이하, 화소를 구성하는 한 개의 청색 부화소, 2개의 적색 부화소 및 2 개의 녹색 부화소를 위치에 따라 아래와 같이 정의한다. 두 개의 게이트 배선 중 홀수 번째 게이트 배선(G1, G3)에 화소 회로가 연결되어 있는 제1 적색 부화소, 제1 녹색 부화소, 및 제1 청색 부화소, 그리고 짝수 번째 게이트 배선(G2, G4)에 화소 회로가 연결되어 있는 제2 적색 부화소, 제2 녹색 부화소, 및 제2 청색 부화소로 정의한다.
이와 같은 정의는 설명의 편의를 위한 것일 뿐, 본 발명의 실시 예를 제한하지 않는다. 아울러, 동일 색상의 부화소를 구분하기 위해도 각 부화소가 연결된 게이트 배선의 번호 및 소스 배선의 번호를 좌표로 정의하여 부화소를 구분한다.
소스 배선(S1)은 제1 적색 부화소(1,1), 제2 녹색 부화소(2,1), 제1 적색 부화소(3,1) 및 제2 녹색 부화소(4,1)의 화소회로에 연결되어, 화소 열 방향으로 형성되어 있다.
소스 배선(S2)은 제1 청색 부화소(1,2), 제2 적색 부화소(2,2), 제1 청색 부화소(3,2), 및 제2 적색 부화소(4,2) 각각의 화소 회로에 지그재그로 연결되어 있어, S자 패턴으로 형성되어 있다.
소스 배선(S3)은 제1 녹색 부화소(1,3), 제2 녹색 부화소(2,3), 제1 녹색 부화소(3,3) 및 제2 녹색 부화소(4,3) 각각의 화소 회로에 지그재그로 연결되어 있어, S자 패턴으로 형성되어 있다.
소스 배선(S4)은 제1 적색 부화소(1,4), 제2 청색 부화소(2,4), 제1 적색 부화소(3,4) 및 제2 청색 부화소(4,4) 각각의 화소 회로에 지그재그로 연결되어 있어, S자 패턴으로 형성되어 있다.
소스 배선(S5)은 제1 녹색 부화소(1,5), 제2 적색 부화소(2,5), 제1 녹색 부화소(3,5) 및 제2 적색 부화소(4,5)의 화소회로에 연결되어, 화소 열 방향으로 형성되어 있다.
소스 배선(S6-S10) 각각은 소스 배선(S1-S5)과 동일한 연결관계 및 형태를 가지고, 소스 배선들은 5개 단위로 동일한 연결관계를 가지고 동일한 패턴으로 형성되어 있다.
기본 패턴 2X1에서 홀수 번째 게이트 배선(G1, G3)에 연결되어 있는 부화소의 개수 5이고, 짝수 번째 게이트 배선(G2, G4)에 연결되어 있는 부화소의 개수 역시 5이다. 본 발명의 실시 예에 따른 표시 패널은 기본 패턴 2X1이 행방향 및 열방향으로 반복되므로, 모든 게이트 배선에 연결되어 있는 부화소의 개수는 동일하다.
이와 같이, 게이트 배선당 연결되어 있는 부화소의 개수가 모두 동일하므로 화질 열화를 방지할 수 있다. 더구나 도 3에 도시된 종래 기술에 비해, 게이트 배선 당 연결되는 부화소 수가 증가하여 게이트 배선 수를 감소시킬 수 있다.
또한, 복수의 소스 배선 중 화상 신호가 전달되지 않는 복수의 소스 배선이 발생하지 않는다. 구체적으로, 도 3에 도시된 종래 기술에서, 첫 번째 게이트 배선에 게이트 온 전압이 전달되는 주사 기간 동안, 2번째, 5번째, 8번째, 3k-1 번째 소스 배선에는 화상 신호가 공급되지 않는다. 또한, 두 번째 게이트 배선에 게이트 온 전압이 전달되는 동안, 3k-1 번째 소스 배선에만 화상 신호가 공급된다.
즉, 종래 기술에서는, 홀수 번째 게이트 배선 및 짝수 번째 게이트 배선에 따라 복수의 소스 배선 중 화상 신호가 전달되지 않는 복수의 소스 배선이 존재한다. 그러나 본 발명의 실시 예에서는, 주사 기간 동안, 모든 소스 배선을 통해 복수의 화상 신호가 전달된다.
또한, 도 3에 도시된 종래 기술에 비해 소스 배선의 수도 감소한다. 게이트 배선 및 소스 배선의 감소는 개구율을 향상시킨다.
도 6은 게이트 배선에 연결된 복수의 부화소 각각에 소스 배선을 통해 전달되는 화상 신호들에 대응하는 데이터 신호들을 나타낸 도면이다.
데이터 신호는 대응하는 부화소의 발광을 제어하는 신호로서, 데이터 신호가 구동 IC 드라이버(도시하지 않음)를 통해 화상 신호로 바뀐다. 화상 신호는 데이터 신호에 따르는 전압 또는 전류 신호일 수 있다.
도 5에 도시된 부화소의 화소 회로에 전달되는 화상 신호는 전압 신호이다.
도 6에 도시된 바와 같이, 복수의 데이터 신호가 게이트 배선 및 소스 배선을 따라 배열되어 있다. 실시 예의 설명을 위해 4개의 게이트 배선 및 10개의 소스 배선에 따라 배열된 복수의 데이터 신호를 도시한 것일 뿐, 본 발명이 이에 한정되는 것은 아니다.
SPR 구조의 적색 부화소의 발광을 제어하는 데이터 신호는 'R', SPR 구조의 녹색 부화소의 발광을 제어하는 데이터 신호는 'G', SPR 구조의 청색 부화소의 발광을 제어하는 데이터 신호는 'B'로 나타내고, 데이터 신호들을 구분하기 위해 도 4에 도시된 각 부화소의 좌표를 함께 기재한다.
그러면, 도 6에 도시된 바와 같이, 각 데이터 신호를 색상 및 대응하는 부화소로 정의할 수 있다. 아울러, 게이트 배선에 게이트 온 전압이 공급되는 기간을 주사 기간이라 한다.
한 화소를 구성하는 5 개의 부화소의 데이터 신호들은 홀수 번째 게이트 배선 중 대응하는 게이트 배선(예를 들면 G1)의 주사 기간 동안 공급되는 화상 신호들을 나타내는 데이터 신호들(예를 들면, R(1,1), B(1,2), G(1,3))과 짝수 번째 게이트 배선 중 대응하는 게이트 배선(예를 들면 G2)의 주사 기간 동안 공급되는 화상 신호들을 나타내는 데이터 신호(예를 들면, G(2,1), R(2,2))을 포함한다.
즉, 화소(11)의 5 개의 데이터 신호들은 R(1,1), B(1,2), G(1,3), G(2,1), R(2,2)이고, 화소(12)의 5 개의 데이터 신호들은 R(1,4), G(1,5), G(2,3), B(2,4), R(2,5)이다. 그리고 화소(21)의 5 개의 데이터 신호들은 R(3,1), B(3,2), G(3,3), G(4,1), R(4,2)이고, 화소(22)의 5 개의 데이터 신호들은 R(3,4), G(3,5), G(4,3), B(4,4), R(4,5)이다.
이와 같은 방식으로 복수의 주사 기간이 순차적으로 발생하고, 각 주사 기간동안, 소스 배선들을 통해 복수의 데이터 신호에 따르는 복수의 화상 신호가 공급되면, 복수의 주사 기간 마다 화상 신호가 공급되지 않는 소스 배선이 존재하지 않는다.
지금까지 SPR1의 구조를 사각형 영역의 가운데에 위치한 하나의 마름모와 4 개의 직각 삼각형으로 구성된 것을 예로 들었다. 그러나 본 발명의 실시 예가 이에 한정되지 않고, 다양한 변형 패턴이 가능하다. 그 일 예로서 사각형 영역에 5 개의 직사각형으로 구성된 예를 설명한다.
도 7은 본 발명의 실시 예의 변형 예로서, 다른 SPR2의 구조를 가지는 화소를 나타낸 도면이다.
다른 SPR2 구조의 화소도 하나의 청색 부화소(BPX), 두 개의 적색 부화소(RPX), 및 두 개의 녹색 부화소(GPX)가 사각형 안에 배치되어 있는 구조를 가진다.
청색 부화소(BPX)는 사각형의 중심에 위치한 직사각형 영역에 배치되고, 두 개의적색 부화소(RPX) 및 두 개의 청색 부화소(BPX)는 사각형에서 가운데 직사각형을 뺀 나머지 두 영역에 직사각형 형태로 나눠져 배치된다. 구체적으로, 두 개의 적색 부화소(RPX)는 청색 부화소(BPX)를 기준으로 좌우 양쪽에 배치되고, 좌측에 배치된 하나는 상단에 우측에 배치된 다른 하나는 하단에 위치한다. 두 개의 녹색 부화소(GPX)도 청색 부화소(BPX)를 기준으로 좌우 양쪽에 배치되고, 좌측에 배치된 하나는 하단에 우측에 배치된 다른 하나는 상단에 위치한다.
청색 부화소(BPX), 적색 부화소(RPX) 및 녹색 부화소(GPX) 각각의 화소 회로는 직사각형의 꼭지점 중 하나에 위치할 수 있다.
이 때, 도 7에서 도시된 바와 같이, 화소(21)에서 좌상에 위치한 적색 부화소(RPX)의 화소 회로는 직사각형의 우상에 위치하고, 우하에 위치한 적색 부화소(RPX)의 화소 회로는 직사각형의 좌하에 위치한다. 화소(21)에서 좌하에 위치한 녹색 부화소(GPX)의 화소 회로는 직사각형의 우하에 위치하고, 우상에 위치한 녹색 부화소(GPX)의 화소 회로는 직사각형의 우상에 위치한다. 청색 부화소(BPX)의 화소 회로는 우상에 위치한다.
화소(22)에서 좌상에 위치한 적색 부화소(RPX)의 화소 회로는 직사각형의 우상에 위치하고, 우하에 위치한 적색 부화소(RPX)의 화소 회로는 직사각형의 좌하에 위치한다. 이는 화소(21)과 동일하다. 그러나 화소(22)에서 좌하에 위치한 녹색 부화소(GPX)의 화소 회로는 직사각형의 좌하에 위치하고, 우상에 위치한 녹색 부화소(GPX)의 화소 회로는 직사각형의 좌상에 위치한다. 청색 부화소(BPX)의 화소 회로는 좌하에 위치한다.
화소(21) 및 화소(22)로 구성된 기본패턴 2X1이 반복되므로, 다른 화소에서의 화소 회로 배치에 대해서는 생략한다.
도 7에 도시된 것과 다르게, 화소(21)의 좌상 적색 부화소(RPX)의 화소 회로가 좌상에 위치할 때, 좌하 녹색 부화소(GPX)의 화소 회로가 좌하에 위치할 수 있다. 화소(22)의 우상 녹색 부화소(GPX)의 화소 회로가 우상에 위치할 때, 우하 적색 부화소(RPX)의 화소 회로가 우하에 위치할 수 있다.
앞서 도 4에 배열된 부화소들의 화소 회로들은 게이트 배선에 동일한 개수의 부화소가 연결되고, 주사 기간 동안 복수의 소스 배선에 전달되는 화상 신호의 공백이 발생하지 않도록 하기 위한 위치에 배치되어 있다. 도 7에 배열된 부화소들의 화소 회로들 역시 동일한 목적을 달성하기 위해 적절하게 위치할 수 있다.
본 발명의 실시 예에서는 홀수 번째 게이트 배선에 연결된 복수의 부화소들이 게이트 배선을 따라 적색, 청색, 녹색, 적색 및 녹색의 순서로 반복 연결되어 있으고, 짝수 번째 게이트 배선에 연결된 복수의 부화소들이 게이트 배선을 따라 녹색, 적색, 녹색, 청색, 및 적색의 순서로 반복 연결되어 있으나, 본 발명의 실시 예가 이에 한정되는 것은 아니다. 그 반대일 수도 있다.
또한, 화소에서 좌상 및 우하에 적색 부화소가 위치하고, 좌하 및 우상에 녹색 부화소가 위치하고 있으나 그 역시 반대일 수 있다.
화소 회로 배치에 있어 고려되어야 할 기본 조건으로, 1) 게이트 배선에 연결된 부화소의 개수가 동일하기 위해서, 게이트 배선은 기본 패턴 2X1 중 한 화소의 청색 부화소의 화소 회로에만 연결되어야 한다. 또한, 2) 기본 패턴 2X1에 연결되는 5 개의 소스 배선 각각은 10개의 부화소 중 2 개의 부화소의 화소 회로에 연결되어야 하고, 5 개의 소스 배선 중 반드시 하나는 두 화소에 공유되며, 나머지 4 개 중 2 개씩이 각 화소의 부화소의 화소 회로에 연결된다.
화소 회로는 위 두 조건을 만족하면서 배선의 길이를 최소로 할 수 있는 위치에 적절히 배치될 수 있다.
도 7에 도시된 게이트 배선에 연결된 복수의 부화소 각각에 소스 배선을 통해 전달되는 화상 신호들을 나타내는 복수의 데이터 신호의 배열은 도 6과 동일한 바, 상세한 설명은 생략한다.
이하, 본 발명의 실시 예에 따른 복수의 데이터 신호들을 렌더링 하는 방식에 대해서 설명한다. 도 2에 도시된 스트라이프 패턴에 따른는 입력 데이터를 SPR(SPR1 또는 SPR2) 구조에 맞는 데이터 신호들로 바꾸는 것을 렌더링이라 한다.
도 8은 스트라이프 패턴에 따른 복수의 화소 영역과 SPR 구조에 따른 복수의 부화소의 데이터 신호들을 대응시킨 도면이다.
도 8에 도시된 복수의 수평 선 및 복수의 수직 선으로 정의된 사각형은 스트라이프 패턴의 한 화소를 의미한다. 수직 선 및 수평 선에 있어서, SPR 구조의 청색 부화소에 겹치는 선 부분은 점선으로 표시하였다. 스트라이프 패턴에서의 한 화소는 RGB 세 부화소로 구성되어 있다(도 2 참조).
SPR 구조에 따른 복수의 적색 부화소 및 복수의 녹색 부화소 각각의 데이터 신호는 해당 부화소를 기준으로 스트라이프 패턴에 따라 배열된 복수의 화소 중 소정 크기의 샘플링 윈도우(window)에 대응하는 입력 데이터들의 해당 부화소의 색상 필터링을 통해 렌더링된다.
이하, 샘플링 윈도우는, SPR 구조의 부화소의 데이터 신호를 렌더링 하기 위한 스트라이프 패턴에 따른 화소들 중 샘플링 대상 화소들의 집합을 의미한다. 본 발명의 실시 예에서는 샘플링 윈도우의 크기를 3X3로 설정한다.
SPR 구조에 따른 복수의 청색 부화소 각각의 데이터 신호는 해당 부화소를 기준으로 2X2 윈도우에 공급될 청색 입력 데이터들의 필터링을 통해 렌더링된다. 필터링 방식은 해당 입력 데이터들의 평균 값을 구하는 방식으로 설정할 수 있다.
이는 실시 예 설명을 위한 예시일 뿐, 본 발명의 실시 예가 이에 한정되는 것은 아니고, 필터링 방식 그리고, 필터링되는 윈도우의 크기는 변경될 수 있다.
예를 들어, 도 4에 화소(11)의 제1 적색 부화소(RPX)의 데이터 신호 R(1,1)는 3X3 샘플링 윈도우(M1)에 포함되는 9 개의 적색 부화소에 대응하는 입력 데이터들을 평균하여 렌더링 될 수 있다. 화소(11)의 청색 부화소(BPX)의 데이터 신호 B(1,2)는 2X2 윈도우(M2)에 포함되는 4 개의 청색 부화소에 대응하는 입력 데이터들을 평균하여 렌더링 될 수 있다.
화소(12)의 제2 적색 부화소(RPX)의 데이터 신호 R(2,5)는 3X3 샘플링 윈도우(M3)에 포함되는 9 개의 적색 부화소에 대응하는 입력 데이터들을 평균하여 렌더링 될 수 있다. 화소(12)의 청색 부화소(BPX)의 데이터 신호(B(2,4))는 2X2 윈도우(M4)에 포함되는 4 개의 청색 부화소에 대응하는 입력 데이터들을 평균하여 렌더링 될 수 있다.
화소(11)의 제1 녹색 부화소(GPX)의 데이터 신호(G(1,3))는 3X3 샘플링 윈도우(M5)에 포함되는 9 개의 녹색 부화소에 대응하는 입력 데이터들을 평균하여 렌더링 될 수 있다.
도 8에서 알 수 있듯이, 청색 부화소의 데이터 신호를 생성하기 위해 필요한 윈도우는 동일 화소의 다른 색상 부화소의 데이터 신호를 생성하기 위해 필요한 샘플링 윈도우에 포함된다. 즉, 2X2 윈도우(M2)는 데이터 신호들(R(1,1), G(1,3), G(2,1), R(2,2))을 생성하기 위한 3X3 샘플링 윈도우에 공통으로 포함된다. 이를 이용하면, 청색 부화소의 데이터 신호를 렌더링하는 동작이 적색 또는 녹색 부화소의 데이터 신호를 렌더링 하는 동작과 동시에 진해될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 렌더링 장치를 나타낸 도면이다.
데이터 렌더링 장치(10)는 라인 버퍼부(100), 3X3 샘플링부(200), 렌더링부(300), 및 소스 버퍼(400)를 포함한다.
라인 버퍼부(100)는 렌더링에 필요한 라인 수만큼의 입력 데이터를 라인 단위로 저장한다. 예를 들어, 적색 및 녹색 부화소의 데이터 신호를 생성하기 위해서는 각 부화소에 대응하는 3X3 샘플링 윈도우에 기입될 입력 데이터들이 필요하다. 따라서 라인 버퍼부(100)는 적어도 2 라인의 입력 데이터들을 저장한다. 3X3 샘플링 윈도우는 라인 버퍼부(100)에 저장된 두 라인의 입력 데이터들과 현재 입력되는 입력 데이터에 적용되므로, 적어도 두 라인의 라인 버퍼가 존재하면 된다.
이 때, 각 부화소에 대응하는 3X3 샘플링 윈도우는 해당 부화소의 위치를 중심으로 스트라이프 패턴에 따라 배열되는 복수의 화소 집합을 의미하고, 라인 단위란 한 행을 구성하는 복수의 화소를 발광시키기 위한 입력 데이터들의 배열을 의미한다.
앞서 언급한 바와 같이, 청색 부화소의 데이터 신호를 생성하기 위한 입력 데이터들은 동일 화소의 적색 및 녹색 부화소 중 어느 하나를 생성하기 위한 입력 데이터들에 포함된다.
라인 버퍼부(100)는 제1 및 제2 라인 버퍼(110, 120)를 포함하고, 각 라인 버퍼(110, 120)에는 순차적으로 라인 단위의 입력 데이터들이 저장되어 있고, 제3 라인(130)은 현재 입력 데이터들을 나타내고 있다.
3X3 샘플링부(20)는 라인 버퍼부(100)로부터 입력 데이터들을 3X3 샘플링 윈도우 단위로 샘플링하여 샘플링 데이터들을 생성한다. 3X3 샘플링부(20)는 3X3 샘플링 윈도우를 한 화소 단위(스트라이프 패턴에서 RGB 부화소를 포함하는 화소 단위)로 순차적으로 이동하면서 입력 데이터들을 샘플링한다.
구체적으로, 샘플링부(200)는 제1 및 제2 라인 버퍼(110, 120) 각각에 저장된 제1 및 제2 라인 단위 입력 데이터들과 현재 입력 되는 제3 라인(130)의 입력 데이터들 각각을 순차적으로 읽고, 3X3 샘플링 윈도우 단위의 입력 데이터들을 샘플링하여 샘플링 데이터를 생성한다.
이 때, 제1 라인 버퍼(110)(또는 제2 라인 버퍼(120)) 중 3X3 샘플링 윈도우가 적용된 입력 데이터들 대신 현재 입력되는 제3 라인(130)의 입력 데이터들이 저장된다.
그리고 3X3 샘플링부(200)는 한 화소 이동한 3X3 샘플링 윈도우에 속하는 입력 데이터들을 샘플링하여 다음 샘플링 데이터를 생성한다. 이와 같은 동작이 반복된다.
렌더링부(300)는 순차적으로 생성되는 샘플링 데이터들 중 적색 부화소에 대응하는 샘플링 데이터를 적색 필터링하여 적색 데이터 신호를 생성하고, 녹색 부화소에 대응하는 샘플링 데이터를 녹색 필터링하여 녹색 데이터 신호를 생성하며, 청색 부화소에 대응하는 샘플링 데이터를 청색 필터링하여 청색 데이터 신호를 렌더링한다.
렌더링부(300)는 적색/녹색 필터(310) 및 청색 필터(320)를 포함한다. 본 발명의 실시 예에서, 적색 데이터 신호 및 녹색 데이터 신호는 3X3 필터링을 통해 렌더링되고, 시간적으로 중첩되지 않으므로, 하나의 필터만을 이용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
적색/녹색 필터(310)는 샘플링 데이터를 적색 필터링하여 적색 데이터 신호를 렌더링하고, 적색 데이터 신호에 사용된 샘플링 데이터와 다른 샘플링 데이터를 녹색 필터링하여 녹색 데이터 신호를 렌더링한다.
적색 필터링은 적색 부화소에 대응하는 3X3 샘플링 윈도우 단위의 샘플링 데이터 중 적색을 나타내는 입력 데이터들의 평균을 산출하는 동작을 의미한다. 녹색 필터링은 녹색 부화소에 대응하는 3X3 샘플링 윈도우 단위의 샘플링 데이터 중 녹색을 나타내는 입력 데이터들의 평균을 산출하는 동작을 의미한다.
청색 필터(320)는 적색 필터링에 사용된 샘플링 데이터 및 녹색 필터링에 사용된 샘플링 데이터 중 어느 하나의 2X2 윈도우 단위의 입력 데이터들을 청색 필터링하여 청색 데이터 신호를 렌더링한다. 청색 필터(320)는 적색 필터링(또는 녹색 필터링)에 사용된 샘플링 데이터 중 청색 부화소에 인접한 2X2 윈도우 단위의 입력 데이터들 중 청색을 나타내는 입력 데이터들의 평균을 산출한다.
이와 같이 생성된 적색, 녹색, 및 청색 데이터 신호는 소스 버퍼(400)에 전달되고, 저장된다.
이하, 데이터 렌더링 장치의 동작을 도 10 및 도 11을 참조하여 설명한다.
도 10은 라인 버퍼부에 저장된 입력 데이터들을 나타낸 도면이다.
도 10에 도시된 바와같이, 제1 라인 버퍼(110)에는 제1 라인의 m 개의 입력 데이터(ID1_1-ID1_m)가 저장되어 있고, 제2 라인 버퍼(120)에는 제2 라인의 m 개의 입력 데이터(ID2_1-ID2_m)가 저장되어 있으며, 점선으로 표시된 제3 라인(130)은은 현재 입력되는 입력 데이터(ID3_1-ID3_m)의 배열을 나타낸다.
샘플링부(200)는 적색 데이터 신호 R(1,1)를 생성하기 위해서 제1 및 제2 라인 버퍼(110, 120)에 저장되어 있는 입력 데이터들 중 3X3 샘플링 윈도우(SW1)에 속하는 입력 데이터들(ID1_1, ID1_2, ID1_3, ID2_1, ID2_2, ID2_3) 및 제3 라인(130)의 입력 데이터들( ID3_1, ID3_2, ID3_3)을 샘플링하여 샘플링 데이터(SD1)를 생성한다.
적색/녹색 필터(310)는 샘플링 데이터(SD1)를 적색 필터링 하여 적색 데이터 신호 R(1,1)를 렌더링 한다. 이 때, 청색 필터(320)는 샘플링 데이터(SD1) 중 2X2 샘플링 윈도우(SM2) 샘플링 데이터(SD2)를 청색 필터링하여 청색 데이터 신호 B(1,2)를 렌더링 한다.
샘플링부(200)는 녹색 데이터 신호 B(1,3)를 생성하기 위해서 제1 및 제2 라인 버퍼(110, 120)에 저장되어 있는 입력 데이터들 중 3X3 샘플링 윈도우 (SW3)에 속하는 입력 데이터들(ID1_2, ID1_3, ID1_4, ID2_2, ID2_3, ID2_4), 및 제3 라인(130)의 입력 데이터들(ID3_2, ID3_3, ID3_4)을 샘플링하여 샘플링 데이터(SD3)를 생성한다.
적색/녹색 필터(310)는 샘플링 데이터(SD3)를 녹색 필터링 하여 녹색 데이터 신호 G(1,3)를 렌더링 한다.
다음에, 샘플링부(200)는 적색 데이터 신호 R(1,4)를 생성하기 위해서 제1 및 제2 라인 버퍼(110, 120)에 저장되어 있는 입력 데이터들 중 3X3 샘플링 윈도우(SW4)에 속하는 입력 데이터들(ID1_3, ID1_4, ID1_5, ID2_3, ID2_4, ID2_5), 및 제3 라인(130)의 입력 데이터들(ID3_3, ID3_4, ID3_5)을 샘플링하여 샘플링 데이터(SD4)를 생성 한다.
적색/녹색 필터(310)는 샘플링 데이터(SD4)를 적색 필터링 하여 적색 데이터 신호 R(1,4)를 렌더링 한다. 이 때, 청색 필터(320)는 샘플링 데이터(SD4) 중 2X2 윈도우 단위의 입력 데이터들을 필터링하지 않는다. 청색 데이터 신호 B(2, 4)는 라인 버퍼부(100)에 다음 라인의 입력 데이터들이 입력될 때 렌더링된다.
이어서, 샘플링부(200)는 녹색 데이터 신호 B(1,5)를 생성하기 위해서 제1 및 제2 라인 버퍼(110, 120)에 저장되어 있는 입력 데이터들 중 3X3 샘플링 윈도우(SW5)에 속하는 입력 데이터들(ID1_4, ID1_5, ID1_6, ID2_4, ID2_5, ID2_6), 및 제3 라인(130)의 입력 데이터들(ID3_4, ID3_5, ID3_6)을 샘플링하여 샘플링 데이터(SD5)를 생성 한다.
적색/녹색 필터(310)는 샘플링 데이터(SD5)를 녹색 필터링 하여 녹색 데이터 신호 G(1,5)를 렌더링 한다.
이와 같은 방식에 따라 순차적으로 3X3 샘플링 윈도우가 원화소 단위로 시프트되면서 샘플링되는 샘플링 데이터들이 필터들을 통해 대응하는 색상으로 필터링 되어, SPR 화소 구조로 구성된 한 라인의 모든 데이터 신호들이 렌더링 된다.
이하, 도 11을 참조하여 다음 라인의 데이터 신호들을 생성하는 방법을 설명한다.
도 11은 라인 버퍼부에 저장된 입력 데이터들을 나타낸 도면이다.
도 10과 비교해, 제1 라인 버퍼(110)에는 앞서 설명한 제3 라인(130)의 입력 데이터들이 저장되어 있고, 제2 라인 버퍼(120)에 저장된 입력 데이터들은 동일하다. 점선으로 표시된 제3 라인(130)은 현재 입력되는 입력 데이터(ID1_4-IDm_4)의 배열을 나타낸다.
샘플링부(200)는 녹색 데이터 신호 G(2,1)를 생성하기 위해서 제1 및 제2 라인 버퍼(110, 120)에 저장되어 있는 입력 데이터들 중 3X3 샘플링 윈도우 (SW6)에 속하는 입력 데이터들(ID2_1, ID2_2, ID2_3, ID3_1, ID3_2, ID3_3), 및 제3 라인(130)의 입력 데이터들(ID4_1, ID4_2, ID4_3)을 샘플링하여 샘플링 데이터(SD6)를 생성한다.
적색/녹색 필터(310)는 샘플링 데이터(SD6)을 녹색 필터링 하여 녹색 데이터 신호 G(2,1)를 렌더링한다.
샘플링부(200)는 적색 데이터 신호 R(2,2)를 생성하기 위해서 제1 및 제2 라인 버퍼(110, 120)에 저장되어 있는 입력 데이터들 중 3X3 샘플링 윈도우(SW7)의 입력 데이터들(ID2_2, ID2_3, ID2_4, ID3_2, ID3_3, ID3_4), 및 제3 라인(130)의 입력 데이터들(ID4_2, ID4_3, ID4_4)을 샘플링하여 샘플링 데이터(SD7)를 생성한다.
적색/녹색 필터(310)는 샘플링 데이터(SD7)을 적색 필터링 하여 적색 데이터 신호 R(2,2)를 렌더링 한다.
다음에, 샘플링부(200)는 녹색 데이터 신호 G(2,3)를 생성하기 위해서 제1 및 제2 라인 버퍼(110, 120)에 저장되어 있는 입력 데이터들 중 3X3 샘플링 윈도우(SW8)에 속하는 입력 데이터들(ID2_3, ID2_4, ID2_5, ID3_3, ID3_4, ID3_5), 및 제3 라인(130)의 입력 데이터들(ID4_3, ID4_4, ID4_5)을 샘플링하여 샘플링 데이터(SD8)를 생성 한다.
적색/녹색 필터(310)는 샘플링 데이터(SD8)를 녹색 필터링 하여 녹색 데이터 신호 G(2,3)를 렌더링 한다. 이 때, 청색 필터(320)는 샘플링 데이터(SD8) 중 2X2 윈도우(SW9)의 샘플링 데이터를 청색 필터링 하여 청색 데이터 신호 B(2,4)를 렌더링한다.
이어서, 샘플링부(200)는 적색 데이터 신호 R(2,5)를 생성하기 위해서 제1 및 제2 라인 버퍼(110, 120)에 저장되어 있는 입력 데이터들 중 3X3 샘플링 윈도우(SW10)에 속하는 입력 데이터들(ID2_4, ID2_5, ID2_6, ID3_4, ID3_5, ID3_6), 및 제3 라인(130)의 입력 데이터들(ID4_4, ID4_5, ID4_6)을 샘플링하여 샘플링 데이터(SD10)를 생성한다.
적색/녹색 필터(310)는 샘플링 데이터(SD10)를 적색 필터링 하여 적색 데이터 신호 R(2,5)를 렌더링 한다.
이와 같은 방식으로 3X3 샘플링 윈도우가 순차적으로 원화소 단위로 시프트되면서 샘플링되는 샘플링 데이터들이 필터들을 통해 대응하는 색상으로 필터링 되어, SPR 화소 구조로 구성된 다음 라인의 모든 데이터 신호들이 렌더링 된다.
소스 버퍼(400)는 라인별로 생성되는 데이터 신호들을 프레임 메모리에 전달할 수 있다.
지금까지 샘플링 윈도우의 크기를 3X3로 설정하였고, 그에 따라 라인 버퍼부(100)가 포함하는 라인 버퍼의 수는 윈도우의 크기보다 하나 작은 2 개로 설정하여 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 라인 버퍼의 수는 윈도위의 크기와 동일할 수 있으나, 라인 버퍼의 사이즈를 고려하여 최소화할 수 있는 방법을 실시예에서 설명하였다.
즉, 본 발명의 실시 예에 따른 라인 버퍼부의 라인 버퍼 수는 적어도 샘플링윈도우의 크기보다 하나 작은 수로 설정할 수 있다. 아울러, 샘플링 윈도우의 사이즈 역시 3X3 이상일 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
적색 부화소(RPX), 녹색 부화소(GPX), 청색 부화소(BPX)
게이트 배선(G1, G2), 소스 배선(S1-S10), 화소 회로(P11)
스위칭 트랜지스터(TS), 구동 트랜지스터(TR), 저장 커패시터(CS)
유기발광다이오드(OLED), 화소(11, 12, 21, 22), 데이터 렌더링 장치(10)
라인 버퍼부(100), 3X3 샘플링부(200), 렌더링부(300), 소스 버퍼(400)
제1 내지 제3 라인 버퍼(110, 120, 130), 적색/녹색 필터(310)
청색 필터(320)

Claims (30)

  1. 제1 부화소, 2개의 제2 부화소, 및 2 개의 제3 부화소로 구성된 제1화소 및 제2 화소의 복수의 데이터 신호를 렌더링하는 방법에 있어서,
    스트라이프 패턴에 적용되는 입력 데이터들 중, 상기 제1 화소의 제2 부화소를 중심으로 제1 샘플링 윈도우에 대응하는 입력 데이터들을 샘플링하는 단계, 및
    상기 샘플링된 입력 데이터들을 상기 제2 부화소의 색상에 대한 필터링을 통해 상기 제2 부화소의 제2 데이터 신호를 렌더링하는 단계, 및
    상기 샘플링된 입력 데이터들 중 상기 제1 화소의 제1 부화소를 중심으로 제2 윈도우 단위의 입력 데이터들을 상기 제1 부화소의 색상에 대한 필터링을 통해 상기 제1 부화소의 제1 데이터 신호를 렌더링하는 단계를 포함하는 데이터 렌더링 방법.
  2. 제1항에 있어서,
    상기 제2 데이터 신호를 렌더링하는 기간 및 상기 제1 데이터 신호를 렌더링하는 기간은 시간적으로 중첩하는 데이터 렌더링 방법.
  3. 제1항에 있어서,
    상기 스트라이프 패턴에 적용되는 입력 데이터들 중, 상기 제1 화소의 제3 부화소를 중심으로 제3 샘플링 윈도우에 대응하는 입력 데이터들을 샘플링하는 단계, 및
    상기 샘플링된 입력 데이터들을 상기 제3 부화소의 색상에 대한 필터링을 통해 상기 제3 부화소의 제3 데이터 신호를 렌더링하는 단계를 더 포함하는 데이터 렌더링 방법.
  4. 제1항에 있어서,
    상기 스트라이프 패턴에 적용되는 입력 데이터들 중, 상기 제2 화소의 제3 부화소를 중심으로 제4 샘플링 윈도우에 대응하는 입력 데이터들을 샘플링하는 단계,
    상기 샘플링된 입력 데이터들을 상기 제3 부화소의 색상에 대한 필터링을 통해 상기 제3 부화소의 제3 데이터 신호를 렌더링하는 단계, 및
    상기 샘플링된 입력 데이터들 중 상기 제2 화소의 제1 부화소를 중심으로 제5 윈도우 단위의 입력 데이터들을 상기 제1 부화소의 색상에 대한 필터링을 통해 상기 제2 화소의 제1 부화소의 제1 데이터 신호를 렌더링하는 단계를 포함하는 데이터 렌더링 방법.
  5. 제4항에 있어서,
    상기 제3 데이터 신호를 렌더링하는 기간 및 상기 제1 데이터 신호를 렌더링하는 기간은 시간적으로 중첩하는 데이터 렌더링 방법.
  6. 제1 주사 신호를 전달하고 제1 방향으로 형성되어 있는 제1 게이트 배선,
    제2 주사 신호를 전달하고 상기 제1 방향으로 형성되어 있는 제2 게이트 배선,
    제1 내지 제5 데이터 신호에 따른 제1 내지 제5 화상 신호 각각을 전달하고 상기 제1 방향과 다른 제2 방향을 따라 형성되며, 상기 제1 방향을 따라 위치하는 제1 내지 제5 소스 배선,
    상기 제1 내지 제5 소스 배선 중 대응하는 하나 및 상기 제1 게이트 배선에 연결되어 있는 화소 회로들 각각을 포함하는 제1 내지 제5 부화소, 및
    상기 제1 내지 제5 소스 배선 중 대응하는 하나 및 상기 제2 게이트 배선에 연결되어 있는 화소 회로들 각각을 포함하는 제6 내지 제10 부화소를 포함하고,
    상기 제2 부화소는, 상기 제1 게이트 배선 및 상기 제2 소스 배선에 연결되어 있는 화소 회로를 포함하고, 상기 제9 부화소는 상기 제2 게이트 배선 및 상기 제4 소스 배선에 연결되어 있는 화소 회로를 포함하며, 상기 제2 부화소 및 상기 제9 부화소는 동일한 색상을 표시하고,
    상기 제1 부화소 및 상기 제7 부화소 서로, 및 상기 제3 부화소 및 상기 제6 부화소 서로가 상기 제2 부화소를 중심으로 대각 방향으로 위치하고, 상기 제4 부화소 및 상기 제10 부화소 서로, 및 상기 제8 부화소 및 상기 제5 부화소 서로가 상기 제9 부화소를 중심으로 대각 방향으로 위치하며,
    상기 제7 부화소는 상기 제2 소스 배선 및 상기 제2 게이트 배선에 연결되어 있는 화소 회로를 포함하고, 상기 제4 부화소는 상기 제4 소스 배선 및 상기 제1 게이트 배선에 연결되어 있는 화소 회로를 포함하는 것을 특징으로 하는 표시 패널.
  7. 제6항에 있어서,
    상기 제1 부화소는 상기 제1 소스 배선 및 상기 제1 게이트 배선에 연결되어 있는 화소 회로를 포함하고, 상기 제6 부화소는 상기 제1 소스 배선 및 상기 제2 게이트 배선에 연결되어 있는 화소 회로를 포함하는 표시 패널.
  8. 제6항에 있어서,
    상기 제3 부화소는 상기 제3 소스 배선 및 상기 제1 게이트 배선에 연결되어 있는 화소 회로를 포함하고, 상기 제8 부화소는 상기 제3 소스 배선 및 상기 제2 게이트 배선에 연결되어 있는 화소 회로를 포함하는 표시 패널.
  9. 제6항에 있어서,
    상기 제5 부화소는 상기 제5 소스 배선 및 상기 제1 게이트 배선에 연결되어 있는 화소 회로를 포함하고, 상기 제10 부화소는 상기 제5 소스 배선 및 상기 제2 게이트 배선에 연결되어 있는 화소 회로를 포함하는 표시 패널.
  10. 삭제
  11. 제6항에 있어서,
    상기 제1, 제2, 제3, 제6 및 제7 부화소가 하나의 제1 화소를 형성하고, 상기 제4, 제5, 제8, 제9 및 제10 부화소가 다른 하나의 제2 화소를 형성하며,
    상기 제1 화소 및 상기 제2 화소 각각은 사각형으로 형성되어 있는 표시 패널.
  12. 제11항에 있어서,
    상기 제2 부화소는 상기 제1 화소가 형성된 제1 사각형의 각 변의 중심을 이은 제1 마름모에 형성되며, 상기 제1, 제3, 제6 및 제7 부화소는 상기 제1 사각형에서 상기 제1 마름모를 제외한 4 개의 직각 삼각형에 형성되어 있는 표시 패널.
  13. 제12항에 있어서,
    상기 제9 부화소는 상기 제2 화소가 형성된 제2 사각형의 각 변의 중심을 이은 제2 마름모에 형성되며, 상기 제4, 제5, 제8 및 제10 부화소는 상기 제2 사각형에서 상기 제2 마름모를 제외한 4 개의 직각 삼각형에 형성되어 있는 표시 패널.
  14. 제13항에 있어서,
    상기 제2 부화소의 화소 회로는 상기 제1 게이트 배선에 인접한 제1 마름모의 꼭지점에 형성되고, 상기 제7 부화소의 화소 회로는 상기 제7 부화소가 형성된 직각 삼각형의 직각 꼭지점에 형성되어 있는 표시 패널.
  15. 제13항에 있어서,
    상기 제3 부화소의 화소 회로는 상기 제3 부화소가 형성된 직각 삼각형의 직각 꼭지점에 형성되고, 상기 제8 부화소의 화소 회로는 상기 제8 부화소가 형성된 직각 삼각형의 직각 꼭지점에 형성되어 있는 표시 패널.
  16. 제13항에 있어서,
    상기 제4 부화소의 화소 회로는 상기 제4 부화소가 형성된 직각 삼각형의 직각 꼭지점에 형성되고, 상기 제9 부화소의 화소 회로는 상기 제2 게이트 배선에 인접한 제2 마름모의 꼭지점에 형성되어 있는 표시 패널.
  17. 제11항에 있어서,
    상기 제2 부화소는 상기 제1 화소가 형성된 제1 사각형의 중앙에 제1 직사각형에 형성되며, 상기 제1, 제3, 제6 및 제7 부화소는 상기 제1 사각형에서 상기 제1 직사각형을 제외한 2 개의 영역을 나누어 형성되는 4 개의 사각형에 형성되어 있는 표시 패널.
  18. 제17항에 있어서,
    상기 제9 부화소는 상기 제2 화소가 형성된 제2 사각형의 중앙에 제2 직사각형에 형성되며, 상기 제4, 제5, 제8 및 제10 부화소는 상기 제2 사각형에서 상기 제2 직사각형을 제외한 2 개의 영역을 나누어 형성되는 4 개의 사각형에 형성되어 있는 표시 패널.
  19. 제18항에 있어서,
    상기 제2 부화소의 화소 회로는 상기 제1 직사각형의 우상에 위치하고, 상기 제7 부화소의 화소 회로는 상기 제7 부화소가 형성된 사각형의 좌하에 위치하는 표시 패널.
  20. 제18항에 있어서,
    상기 제3 부화소의 화소 회로는 상기 제3 부화소가 형성된 사각형의 우상에 위치하고, 상기 제8 부화소의 화소 회로는 상기 제8 부화소가 형성된 사각형의 좌하에 위치하는 표시 패널.
  21. 제18항에 있어서,
    상기 제9 부화소의 화소 회로는 상기 제2 직사각형의 좌하에 위치하고, 상기 제4 부화소의 화소 회로는 상기 제4 부화소가 형성된 사각형의 우상에 위치하는 표시 패널.
  22. 스트라이프 패턴으로 배열된 복수의 화소를 위한 입력 데이터들을 이용하여,제1 색상의 제1 부화소, 상기 제1 부화소를 중심으로 대각 방향으로 위치하는 제2 색상의 제2 부화소 및 제3 부화소, 및 상기 제1 부화소를 중심으로 다른 대각 방향으로 위치하는 제3 색상의 제4 부화소 및 제5 부화소를 위한 데이터 신호를 렌더링하는 장치에 있어서,
    상기 데이터 신호를 생성하기 위한 라인 수만큼의 입력 데이터들을 저장하는 라인 버퍼부,
    상기 라인 버퍼부로부터 입력 데이터들을 읽고 소정 단위의 샘플링 윈도우 단위로 샘플링하고, 상기 샘플링 윈도우를 상기 화소 단위로 순차적으로 이동시키면서 샘플링 데이터들을 생성하는 샘플링부, 및
    상기 순차적으로 생성되는 샘플링 데이터들 중 제1 샘플링 데이터를 제2 색상 필터링하여 제2 데이터 신호를 생성하고, 상기 샘플링 데이터들 중 상기 제1 샘플링 데이터 다음의 제2 샘플링 데이터를 제3 색상 필터링하여 제3 데이터 신호를 생성하며, 상기 제1 샘플링 데이터 및 상기 제2 샘플링 데이터 중 어느 하나에 포함되는 제3 샘플링 데이터를 제1 색상 필터링 하여 제1 데이터 신호를 생성하는 렌더링부를 포함하는 데이터 렌더링 장치.
  23. 제22항에 있어서,
    상기 라인 버퍼부는,
    상기 샘플링 윈도우의 크기 보다 하나 작은 라인 수의 복수의 라인 버퍼를 포함하고,
    상기 복수의 라인 버퍼 각각은 라인 단위의 입력 데이터들을 저장하는 데이터 렌더링 장치.
  24. 제23항에 있어서,
    상기 샘플링부는,
    상기 복수의 라인 버퍼에 저장된 입력 데이터들 중 상기 샘플링 윈도우에 속하는 입력 데이터들 및 현재 입력되는 입력 데이터들 중 상기 샘플링 윈도우에 속하는 입력 데이터들을 샘플링하여 상기 샘플링 데이터를 생성하는 데이터 렌더링 장치.
  25. 제22항에 있어서,
    상기 제1 데이터 신호를 생성하기 위한 윈도우는 상기 제2 및 제3 데이터 신호를 생성하기 위한 샘플링 윈도우보다 작은 데이터 렌더링 장치.
  26. 제22항에 있어서,
    상기 제1 데이터 신호를 렌더링하는 기간과 상기 제2 데이터 신호 및 상기 제3 데이터 신호 중 어느 하나를 렌더링하는 기간은 적어도 일부 중첩하는 데이터 렌더링 장치.
  27. 제26항에 있어서,
    상기 렌더링부는,
    상기 제1 샘플링 데이터를 제2 색상 필터링하여 상기 제2 데이터 신호를 렌더링하고, 상기 제2 샘플링 데이터를 제3 색상 필터링하여 상기 제3 데이터 신호를 렌더링하는 제1 필터, 및
    상기 제1 샘플링 데이터 및 상기 제2 샘플링 데이터 중 어느 하나를 제1 색상 필터링하여 상기 제1 데이터 신호를 렌더링 하는 제2 필터를 포함하며,
    상기 제1 필터가 동작하는 기간과 상기 제2 필터가 동작하는 기간 중 적어도 일부가 중첩되는 데이터 렌더링 장치.
  28. 제27항에 있어서,
    상기 제2 필터는,
    상기 제1 샘플링 데이터 및 상기 제2 샘플링 데이터 중 어느 하나에 포함되고, 상기 제1 부화소에 인접한 상기 샘플링 윈도우의 크기보다 작은 윈도우 단위의 입력 데이터들을 제1 색상 필터링하는 데이터 렌더링 장치.
  29. 제27항에 있어서,
    상기 제1 부화소의 화소 회로, 상기 제2 부화소의 화소 회로, 및 제4 부화소의 화소 회로가 제1 게이트 배선에 연결되고, 상기 제3 부화소의 화소 회로 및 상기 제5 부화소의 화소 회로가 상기 제1 게이트 배선의 다음 제2 게이트 배선에 연결되어 있을 때,
    상기 제1 필터가 상기 제2 데이터 신호를 렌더링하는 기간과 상기 제2 필터가 상기 제1 데이터 신호를 렌더링하는 기간 중 적어도 일부가 중첩되는 데이터 렌더링 장치.
  30. 제27항에 있어서,
    상기 제2 부화소의 화소 회로 및 제4 부화소의 화소 회로가 제1 게이트 배선에 연결되고, 상기 제1 부화소의 화소 회로, 상기 제3 부화소의 화소 회로 및 상기 제5 부화소의 화소 회로가 상기 제1 게이트 배선의 다음 제2 게이트 배선에 연결되어 있을 때,
    상기 제1 필터가 상기 제3 데이터 신호를 렌더링하는 기간과 상기 제2 필터가 상기 제1 데이터 신호를 렌더링하는 기간 중 적어도 일부가 중첩되는 데이터 렌더링 장치.
KR1020120052638A 2012-05-17 2012-05-17 데이터 렌더링 장치, 데이터 렌더링 방법, 및 이를 적용한 표시 패널 KR101954336B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120052638A KR101954336B1 (ko) 2012-05-17 2012-05-17 데이터 렌더링 장치, 데이터 렌더링 방법, 및 이를 적용한 표시 패널
US13/679,094 US9099025B2 (en) 2012-05-17 2012-11-16 Data rendering method, data rendering device, and display panel with subpixel rendering structure using the same
US14/817,670 US9966036B2 (en) 2012-05-17 2015-08-04 Data rendering method and data rendering device performing sub pixel rendering

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120052638A KR101954336B1 (ko) 2012-05-17 2012-05-17 데이터 렌더링 장치, 데이터 렌더링 방법, 및 이를 적용한 표시 패널

Publications (2)

Publication Number Publication Date
KR20130128714A KR20130128714A (ko) 2013-11-27
KR101954336B1 true KR101954336B1 (ko) 2019-03-06

Family

ID=49580958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120052638A KR101954336B1 (ko) 2012-05-17 2012-05-17 데이터 렌더링 장치, 데이터 렌더링 방법, 및 이를 적용한 표시 패널

Country Status (2)

Country Link
US (2) US9099025B2 (ko)
KR (1) KR101954336B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280187B (zh) * 2013-06-09 2015-12-23 上海和辉光电有限公司 像素排列显示方法、装置及oled显示器
CN103778888B (zh) * 2014-01-27 2016-02-17 北京京东方光电科技有限公司 显示面板及其驱动方法
CN104050889B (zh) * 2014-05-30 2015-04-29 京东方科技集团股份有限公司 显示装置及其驱动方法
CN104036715B (zh) * 2014-06-07 2016-06-01 深圳市华星光电技术有限公司 显示面板及显示装置
US11711958B2 (en) 2014-09-11 2023-07-25 Boe Technology Group Co., Ltd. Display panel and display device
US11004905B2 (en) * 2014-09-11 2021-05-11 Boe Technology Group Co., Ltd. Display panel and display device
CN105989799B (zh) * 2015-02-12 2018-07-20 西安诺瓦电子科技有限公司 图像处理方法及图像处理装置
CN104681594B (zh) * 2015-03-11 2018-01-12 京东方科技集团股份有限公司 像素排列结构和显示装置
CN104766875B (zh) * 2015-03-30 2019-12-13 昆山工研院新型平板显示技术中心有限公司 一种共用蓝光发光层的像素排布方式及有机电致发光装置
CN105118442B (zh) * 2015-10-16 2018-11-30 京东方科技集团股份有限公司 Oled像素结构、驱动方法、驱动电路及显示装置
CN105957488B (zh) * 2016-07-11 2018-05-01 京东方科技集团股份有限公司 像素阵列及其驱动方法、显示面板及显示装置
CN106340251A (zh) * 2016-10-25 2017-01-18 京东方科技集团股份有限公司 一种像素排列结构、显示面板、显示装置及驱动方法
CN106991957B (zh) * 2017-06-07 2020-02-21 京东方科技集团股份有限公司 一种像素结构、显示基板、显示装置和显示方法
US10283086B1 (en) 2017-11-06 2019-05-07 Novatek Microelectronics Corp. Display device with novel sub-pixel configuration
KR20190072108A (ko) * 2017-12-15 2019-06-25 조율호 피라미드 서브 픽셀 배열 구조를 갖는 표시 장치
CN108470751B (zh) * 2018-03-26 2019-09-27 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
JP7341775B2 (ja) * 2019-07-31 2023-09-11 株式会社ジャパンディスプレイ 表示装置
CN114373424A (zh) * 2022-01-11 2022-04-19 福建华佳彩有限公司 防烧屏oled rgb像素显示方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071943A1 (en) * 2001-10-12 2003-04-17 Lg.Philips Lcd., Ltd. Data wire device of pentile matrix display device
US20040239837A1 (en) * 2001-11-23 2004-12-02 Hong Mun-Pyo Thin film transistor array for a liquid crystal display

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001280892A1 (en) 2000-07-28 2002-02-13 Clairvoyante Laboratories, Inc. Arrangement of color pixels for full color imaging devices with simplified addressing
US6950115B2 (en) 2001-05-09 2005-09-27 Clairvoyante, Inc. Color flat panel display sub-pixel arrangements and layouts
US7184066B2 (en) * 2001-05-09 2007-02-27 Clairvoyante, Inc Methods and systems for sub-pixel rendering with adaptive filtering
US7221381B2 (en) * 2001-05-09 2007-05-22 Clairvoyante, Inc Methods and systems for sub-pixel rendering with gamma adjustment
US7123277B2 (en) * 2001-05-09 2006-10-17 Clairvoyante, Inc. Conversion of a sub-pixel format data to another sub-pixel data format
JP4366988B2 (ja) * 2003-05-01 2009-11-18 セイコーエプソン株式会社 有機ｅｌ装置および電子機器
US7825921B2 (en) 2004-04-09 2010-11-02 Samsung Electronics Co., Ltd. System and method for improving sub-pixel rendering of image data in non-striped display systems
EP1866902B1 (en) 2005-04-04 2020-06-03 Samsung Display Co., Ltd. Pre-subpixel rendered image processing in display systems
US8018476B2 (en) * 2006-08-28 2011-09-13 Samsung Electronics Co., Ltd. Subpixel layouts for high brightness displays and systems
US8508548B2 (en) * 2007-04-20 2013-08-13 Samsung Display Co., Ltd. Subpixel rendering area resample functions for display device
US8456483B2 (en) 2007-05-18 2013-06-04 Samsung Display Co., Ltd. Image color balance adjustment for display panels with 2D subixel layouts

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071943A1 (en) * 2001-10-12 2003-04-17 Lg.Philips Lcd., Ltd. Data wire device of pentile matrix display device
US20040239837A1 (en) * 2001-11-23 2004-12-02 Hong Mun-Pyo Thin film transistor array for a liquid crystal display

Also Published As

Publication number Publication date
US9966036B2 (en) 2018-05-08
US9099025B2 (en) 2015-08-04
KR20130128714A (ko) 2013-11-27
US20150340007A1 (en) 2015-11-26
US20130307868A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
KR101954336B1 (ko) 데이터 렌더링 장치, 데이터 렌더링 방법, 및 이를 적용한 표시 패널
US20170039923A1 (en) Pixel array and display having the pixel array
US9954036B2 (en) Display device
TWI473074B (zh) 顯示面板的畫素與子畫素配置
US9786210B2 (en) Pixel array composed of pixel units, display and method for rendering image on a display
JP5946506B2 (ja) 画素配列、ディスプレイ、およびディスプレイへの画像表示方法
JP5544387B2 (ja) デルタ構造のカラーディスプレイにカラー画像をレンダリングする方法及びデルタ構造のカラーディスプレイの駆動装置
KR101015332B1 (ko) 유기전계발광 표시장치의 화소배열구조
US20110025669A1 (en) Organic light emitting display device
CN106887208B (zh) 显示设备及其像素阵列
US20140354520A1 (en) Organic el display device
US8797344B2 (en) Memory structures for image processing
KR20110129531A (ko) 유기전계발광 표시장치의 화소배열구조
US10068522B2 (en) Method of driving dual pixel of active matrix organic lighting emitting diode display
CN110767702B (zh) 显示装置及其显示面板、oled阵列基板
TW201447427A (zh) 顯示裝置、畫素陣列及顯色補償方法
US11751458B2 (en) Transparent display device having pixel capable of enhancing transparency
KR100995022B1 (ko) 디스플레이 및 그 구동방법
WO2018196086A1 (zh) 显示面板的驱动方法及驱动装置
CN114864652B (zh) 显示面板、显示模组和显示装置
CN110599954A (zh) 子像素渲染方法和显示驱动装置
JP4457646B2 (ja) 表示装置
TWI614740B (zh) 顯示裝置及用於掃描顯示裝置之子像素陣列之方法
KR100589320B1 (ko) 영상 표시 장치
TWM542839U (zh) 顯示裝置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant