JP2983027B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2983027B2 JP2983027B2 JP1215212A JP21521289A JP2983027B2 JP 2983027 B2 JP2983027 B2 JP 2983027B2 JP 1215212 A JP1215212 A JP 1215212A JP 21521289 A JP21521289 A JP 21521289A JP 2983027 B2 JP2983027 B2 JP 2983027B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- green
- pixel
- blue
- red
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はTFT（Thin Film Transistor）アクティブ
マトリクス液晶ディスプレイ等の液晶表示装置に関し、
特にそのフリッカ低減方法に関するものである。
マトリクス液晶ディスプレイ等の液晶表示装置に関し、
特にそのフリッカ低減方法に関するものである。
第11図は従来例の液晶表示装置の等価回路図である。
図において、１はマトリクス状に配された液晶セル、２
は各液晶セル１と並列になされている記憶用コンデン
サ、３は各液晶セル１毎にその一方の電極（ドレイン電
極あるいは画素電極）に接続されて設けられている電界
効果トランジスタ（FETあるいはTFT）であって、これら
３つの素子にて一画素を構成している。４はマトリクス
の各列毎にFET3の入力電極（ソース電極）に共通に接続
された複数のＸ電極、５はマトリクスの各行毎にFET3の
ゲート電極に共通接続された複数のＹ電極である。また
６はＹ電極５に順次走査パルスを印加する走査回路、７
は映像信号をサンプリングしホールドすることにより一
水平走査線分の映像信号をＸ電極数の並列の映像信号に
変換し、Ｘ電極４に印加する直／並列変換回路であり、
９は直／並列変換回路７に交流化映像信号を供給するた
め、映像信号を交流化する各R,G,Bの交流化回路であ
る。８は全ての液晶セル１の他方の電極に共通接続され
た共通電極である。
図において、１はマトリクス状に配された液晶セル、２
は各液晶セル１と並列になされている記憶用コンデン
サ、３は各液晶セル１毎にその一方の電極（ドレイン電
極あるいは画素電極）に接続されて設けられている電界
効果トランジスタ（FETあるいはTFT）であって、これら
３つの素子にて一画素を構成している。４はマトリクス
の各列毎にFET3の入力電極（ソース電極）に共通に接続
された複数のＸ電極、５はマトリクスの各行毎にFET3の
ゲート電極に共通接続された複数のＹ電極である。また
６はＹ電極５に順次走査パルスを印加する走査回路、７
は映像信号をサンプリングしホールドすることにより一
水平走査線分の映像信号をＸ電極数の並列の映像信号に
変換し、Ｘ電極４に印加する直／並列変換回路であり、
９は直／並列変換回路７に交流化映像信号を供給するた
め、映像信号を交流化する各R,G,Bの交流化回路であ
る。８は全ての液晶セル１の他方の電極に共通接続され
た共通電極である。
第13図は第11図の各液晶セル上に配された従来のR,G,
Bの画素形状及び画素配列を示すものである。この図
で、実線枠がほぼ同じ時刻でサンプリング表示される単
位（１絵素）を示しており、この１つの駆動単位（１絵
素）が従来例ではR,G,B各１画素よりなっている。
Bの画素形状及び画素配列を示すものである。この図
で、実線枠がほぼ同じ時刻でサンプリング表示される単
位（１絵素）を示しており、この１つの駆動単位（１絵
素）が従来例ではR,G,B各１画素よりなっている。
次にこの表示装置を駆動する方法について説明する。
今、Ｙ電極のｉ行目の電極をYiとすると、Ｙ電極５の
各電極、例えばY1〜Y4の電極には第12図のY1〜Y4のよう
なタイミングの波形信号が走査回路６により印加されて
いる。この走査パルスがFET3のゲートに加わると、その
選択された行の総てのFET3はオン状態となり、Ｘ電極４
から並列映像信号に応じた電荷がFET3を介して記憶用コ
ンデンサ２に充電される。そして、FET3がオフ状態にな
っても、記憶用コンデンサ２に蓄えられた電荷により液
晶に映像信号に対応した電圧が印加され続けるため、各
液晶セルの透過光が映像信号により制御され表示できる
ことになる。また、第13図に示したような駆動単位、例
えばR,G,Bを同時刻でサンプリングし表示するというよ
うな方法は、直／並列変換回路７へのサンプリングクロ
ックの与え方等によりコントロールできる。
各電極、例えばY1〜Y4の電極には第12図のY1〜Y4のよう
なタイミングの波形信号が走査回路６により印加されて
いる。この走査パルスがFET3のゲートに加わると、その
選択された行の総てのFET3はオン状態となり、Ｘ電極４
から並列映像信号に応じた電荷がFET3を介して記憶用コ
ンデンサ２に充電される。そして、FET3がオフ状態にな
っても、記憶用コンデンサ２に蓄えられた電荷により液
晶に映像信号に対応した電圧が印加され続けるため、各
液晶セルの透過光が映像信号により制御され表示できる
ことになる。また、第13図に示したような駆動単位、例
えばR,G,Bを同時刻でサンプリングし表示するというよ
うな方法は、直／並列変換回路７へのサンプリングクロ
ックの与え方等によりコントロールできる。
なお、液晶に同極性の電圧を印加し続けると寿命が短
くなるという問題があるため、液晶に印加する電圧の極
性が逆になっても、ほぼ同じ透過光特性を有しているこ
とを利用して共通電極８の電位に対して画素電極の電位
がNTSC信号のフィールド周期（パネルでの表示原理上で
はフレーム周期）で反転するような信号処理を交流化回
路９で行っており、この交流化された信号を映像信号と
して直／並列変換回路に供給している。
くなるという問題があるため、液晶に印加する電圧の極
性が逆になっても、ほぼ同じ透過光特性を有しているこ
とを利用して共通電極８の電位に対して画素電極の電位
がNTSC信号のフィールド周期（パネルでの表示原理上で
はフレーム周期）で反転するような信号処理を交流化回
路９で行っており、この交流化された信号を映像信号と
して直／並列変換回路に供給している。
次に、画素配列については、現在、第13図のような水
平方向にx1,垂直方向にy1なるサイズの１つの駆動単位
が、垂直方向240個程度，水平方向320個程度で構成され
ている状況にある。ここで、垂直方向が240本程度とな
っている理由は、例えば垂直方向を480本程度にし、NTS
C信号を同様にインタレース表示すると、１つの画素が
書き換えられる周期がNTSC信号の１フレーム（1/30se
c）となり、この周期で交流化を行なうと液晶の寿命の
問題や、フリッカが大きくなる等の問題があるためであ
る。
平方向にx1,垂直方向にy1なるサイズの１つの駆動単位
が、垂直方向240個程度，水平方向320個程度で構成され
ている状況にある。ここで、垂直方向が240本程度とな
っている理由は、例えば垂直方向を480本程度にし、NTS
C信号を同様にインタレース表示すると、１つの画素が
書き換えられる周期がNTSC信号の１フレーム（1/30se
c）となり、この周期で交流化を行なうと液晶の寿命の
問題や、フリッカが大きくなる等の問題があるためであ
る。
従って垂直方向は240本程度で、第１フィールドと第
２フィールドを重ね書きし、パネル表示上は240本のノ
ンインタレース表示をし、各画素の書き換え周期を１Φ
フィールド（1/60sec）とすることにより、これらの問
題を避けている。
２フィールドを重ね書きし、パネル表示上は240本のノ
ンインタレース表示をし、各画素の書き換え周期を１Φ
フィールド（1/60sec）とすることにより、これらの問
題を避けている。
次に、従来のフリッカ対策に関しては、上述したよう
に、液晶の寿命の関係でフィールド周期で交流化を行っ
ているが、現実には液晶に加わる極性が異なると、正確
に同じ透過率を示す訳ではない。この結果、フィールド
周期（60Hz）で正極性の画面と負極性の画面が交互に現
れることとなり、フレーム周期（30Hz）の明暗のフリッ
カが生じることになる。従来、この種の大画面フリッカ
の対策として、例えば第14図に示すように正極性あるい
は負極性でドライブする画素を図中の斜線部と無斜線部
に分割して大画面フリッカを低減していた。すなわち、
何の対策も行わない場合、60Hzで画面全体が明／暗と変
化するが、上記のような対策を行なうと画面の部分領域
では同じく60Hzで、それぞれ明／暗を繰り返している
が、明／暗の領域が画面内に分散されているため、視覚
的なLP（ローパス）効果が働き、明／暗の平均輝度とし
て認知される訳である。しかしながら、従来のような画
素配列で上記のような対策を行なうと、例えば第14図の
場合は明／暗の縞のピッチが2x1となり、このピッチを
小さくするにしても限界があるため、少し近づいてみる
とLP効果がなくなり、明／暗の縞模様が時間と共に変化
する、いわゆるラインフリッカの現象が現れるという問
題があった。また、正極性ドライブと負極性ドライブの
各領域を第15図のように分割するにしても一見明／暗の
ピッチが2/3x1となり、小さくなるように思えるが、R,
G,Bの各色との組み合わせで、やはり2x1のピッチで大き
な縞模様が現れ、これがラインフリッカとして現れると
いう問題があった。
に、液晶の寿命の関係でフィールド周期で交流化を行っ
ているが、現実には液晶に加わる極性が異なると、正確
に同じ透過率を示す訳ではない。この結果、フィールド
周期（60Hz）で正極性の画面と負極性の画面が交互に現
れることとなり、フレーム周期（30Hz）の明暗のフリッ
カが生じることになる。従来、この種の大画面フリッカ
の対策として、例えば第14図に示すように正極性あるい
は負極性でドライブする画素を図中の斜線部と無斜線部
に分割して大画面フリッカを低減していた。すなわち、
何の対策も行わない場合、60Hzで画面全体が明／暗と変
化するが、上記のような対策を行なうと画面の部分領域
では同じく60Hzで、それぞれ明／暗を繰り返している
が、明／暗の領域が画面内に分散されているため、視覚
的なLP（ローパス）効果が働き、明／暗の平均輝度とし
て認知される訳である。しかしながら、従来のような画
素配列で上記のような対策を行なうと、例えば第14図の
場合は明／暗の縞のピッチが2x1となり、このピッチを
小さくするにしても限界があるため、少し近づいてみる
とLP効果がなくなり、明／暗の縞模様が時間と共に変化
する、いわゆるラインフリッカの現象が現れるという問
題があった。また、正極性ドライブと負極性ドライブの
各領域を第15図のように分割するにしても一見明／暗の
ピッチが2/3x1となり、小さくなるように思えるが、R,
G,Bの各色との組み合わせで、やはり2x1のピッチで大き
な縞模様が現れ、これがラインフリッカとして現れると
いう問題があった。
従来の液晶表示装置は以上のように構成されていたの
で、大画面フリッカは低減できるものの、ラインフリッ
カが増大するという問題があった。
で、大画面フリッカは低減できるものの、ラインフリッ
カが増大するという問題があった。
この発明は上記のような問題点を解消するためになさ
れたもので、大画面フリッカ及びラインフリッカを低減
できる液晶表示装置を得ることを目的とする。
れたもので、大画面フリッカ及びラインフリッカを低減
できる液晶表示装置を得ることを目的とする。
この発明に係る液晶表示装置は、液晶パネルの１絵素
の構成をR,G,G,Bの各画素を四角状に配して構成し、同
一画面内での正極性ドライブと負極性ドライブの各画素
の分割を、Ｇ・ＲとＧ・Ｂに、あるいはＧ・ＧとＲ・Ｂ
に分割するように制御するようにしたものである。
の構成をR,G,G,Bの各画素を四角状に配して構成し、同
一画面内での正極性ドライブと負極性ドライブの各画素
の分割を、Ｇ・ＲとＧ・Ｂに、あるいはＧ・ＧとＲ・Ｂ
に分割するように制御するようにしたものである。
この発明においては、１絵素をR,G,G,Bの４画素を四
角状に配して構成し、Ｇ・ＲとＧ・ＢあるいはＧ・Ｇと
Ｒ・Ｂの各画素領域に分割し分散させて、その画素領域
の極性を制御することにより、垂直方向の空間的余裕を
有効に利用して明／暗の画素ピッチを小さくすることが
でき、又、明／暗の輝度変動を色相の変動に変換でき、
視覚の空間，時間的な特性を考慮すると、そのフリッカ
に対する知覚を大巾に低減できる。
角状に配して構成し、Ｇ・ＲとＧ・ＢあるいはＧ・Ｇと
Ｒ・Ｂの各画素領域に分割し分散させて、その画素領域
の極性を制御することにより、垂直方向の空間的余裕を
有効に利用して明／暗の画素ピッチを小さくすることが
でき、又、明／暗の輝度変動を色相の変動に変換でき、
視覚の空間，時間的な特性を考慮すると、そのフリッカ
に対する知覚を大巾に低減できる。
以下、この発明の一実施例を図について説明する。
第１図，第４図及び第６図は、１絵素をR,G,G,Bの４
画素を四角状に配する構成とした本発明の一実施例によ
る画素配列を示す図である。第１図において、実線枠は
１絵素を構成しており、寸法的には従来例の第13図の水
平，垂直の各１絵素の寸法x1,y1がそれぞれ第１図の実
線枠の水平，垂直の寸法に対応している。
画素を四角状に配する構成とした本発明の一実施例によ
る画素配列を示す図である。第１図において、実線枠は
１絵素を構成しており、寸法的には従来例の第13図の水
平，垂直の各１絵素の寸法x1,y1がそれぞれ第１図の実
線枠の水平，垂直の寸法に対応している。
上記の画素配列で、Ｇ・ＲとＧ・ＢあるいはＧ・Ｇと
Ｒ・Ｂの各領域に分割して、交流化する際の極性を互い
に逆極性となるようにする訳であるが、この方法には、
例えば第１図の画素配列パターンの場合には第２図及び
第３図の、第４図の画素配列パターンの場合には第５図
の、第６図の画素配列パターンの場合には第７図及び第
８図のような分割方法が考えられる。図中の斜線領域と
無斜線領域で、交流化の際の極性を互いに相対するよう
にし、各画素においても、時間的にフィールド周期で極
性を反転することを示している。いずれの図も斜線領域
と無斜線領域の分割はＧ・ＲとＧ・ＢあるいはＧ・Ｇと
Ｒ・Ｂの各画素に分割されている。また、回路的には第
11図の従来例と同様であるが、図のR,G,B交流化回路９
での正極性及び負極性の制御の仕方が、上述の各パター
ンに沿うように変えられることになる。
Ｒ・Ｂの各領域に分割して、交流化する際の極性を互い
に逆極性となるようにする訳であるが、この方法には、
例えば第１図の画素配列パターンの場合には第２図及び
第３図の、第４図の画素配列パターンの場合には第５図
の、第６図の画素配列パターンの場合には第７図及び第
８図のような分割方法が考えられる。図中の斜線領域と
無斜線領域で、交流化の際の極性を互いに相対するよう
にし、各画素においても、時間的にフィールド周期で極
性を反転することを示している。いずれの図も斜線領域
と無斜線領域の分割はＧ・ＲとＧ・ＢあるいはＧ・Ｇと
Ｒ・Ｂの各画素に分割されている。また、回路的には第
11図の従来例と同様であるが、図のR,G,B交流化回路９
での正極性及び負極性の制御の仕方が、上述の各パター
ンに沿うように変えられることになる。
次に本発明によるフリッカの低減効果について説明す
る。
る。
まず、１絵素として、R,G,G,Bの４画素を四角状に配
することにより、従来の構成の項でも述べたように垂直
方向の空間的な余裕を有効に利用することになり、特に
垂直方向の１画素のサイズはy1/2となり、従来の半分と
なる。なお、このように１絵素を垂直方向にも２分割す
るため、駆動の際には２行分（２画素ライン分）同時に
駆動することになる。また、水平方向の画素サイズに関
しては、ここでは一絵素の寸法を従来と同様にする（水
平解像度を同等にする）という意味で、１絵素巾をx1と
しているため１画素の水平巾はx1/2となり、従来のx1/3
より若干大きくなる。しかし、実際にパネルを製作する
段階では当然従来と同じ水平巾の画素サイズでも製作で
きる訳であるから、この場合パネルサイズを固定して考
えると、従来より1.5倍の水平解像度を実現できること
になる。
することにより、従来の構成の項でも述べたように垂直
方向の空間的な余裕を有効に利用することになり、特に
垂直方向の１画素のサイズはy1/2となり、従来の半分と
なる。なお、このように１絵素を垂直方向にも２分割す
るため、駆動の際には２行分（２画素ライン分）同時に
駆動することになる。また、水平方向の画素サイズに関
しては、ここでは一絵素の寸法を従来と同様にする（水
平解像度を同等にする）という意味で、１絵素巾をx1と
しているため１画素の水平巾はx1/2となり、従来のx1/3
より若干大きくなる。しかし、実際にパネルを製作する
段階では当然従来と同じ水平巾の画素サイズでも製作で
きる訳であるから、この場合パネルサイズを固定して考
えると、従来より1.5倍の水平解像度を実現できること
になる。
次にフリッカの見え方については、従来例では、近づ
くと第14図の例では、明／暗の縞模様が2x1のピッチで
見え、この縞模様が時間と共に変動し、ラインフリッカ
として知覚された。しかし、本発明では第2,3,5,7及び
８図に示すように、いずれも縞模様のピッチがx1あるい
はy1で現れる。実際のパネルは水平及び垂直解像度のバ
ランスという面でx1≒y1となっているため、この縞模様
のピッチは従来の約半分になっている。
くと第14図の例では、明／暗の縞模様が2x1のピッチで
見え、この縞模様が時間と共に変動し、ラインフリッカ
として知覚された。しかし、本発明では第2,3,5,7及び
８図に示すように、いずれも縞模様のピッチがx1あるい
はy1で現れる。実際のパネルは水平及び垂直解像度のバ
ランスという面でx1≒y1となっているため、この縞模様
のピッチは従来の約半分になっている。
第９図はTVハンドブックより抜粋した人間の空間周波
数−相対感度に関する視覚特性である。図において、横
軸がcpd〔cycle/degree〕、縦軸が相対感度である。図
のように明暗に比べ、赤−緑や黄−青のような色度的な
相違は空間的に約10倍の巾が必要なことから、上記のよ
うに従来のピッチの約半分となっていることもあり、混
色的には充分小さい値であると言える。
数−相対感度に関する視覚特性である。図において、横
軸がcpd〔cycle/degree〕、縦軸が相対感度である。図
のように明暗に比べ、赤−緑や黄−青のような色度的な
相違は空間的に約10倍の巾が必要なことから、上記のよ
うに従来のピッチの約半分となっていることもあり、混
色的には充分小さい値であると言える。
本発明では、交流化の際の画素分割をＧ・Ｒ（＝黄）
とＧ・Ｂ（＝シアン）あるいはＧ・Ｇ（＝緑）とＲ・Ｂ
（＝マゼンタ）に分割していることから、例えば第７図
の場合、斜線部の輝度が高いとすると、R,G,B相互間の
混色面では上述のように充分であるから、ＧとＢ及びＧ
とＲは混色してシアン系と黄系の縞模様がピッチx1で現
れることになる。この場合、第９図にも示したように色
相の変化は輝度変化に比べ、検知限が充分低いため従来
と同じピッチの縞でも、縞として空間的に知覚されにく
いことになる。
とＧ・Ｂ（＝シアン）あるいはＧ・Ｇ（＝緑）とＲ・Ｂ
（＝マゼンタ）に分割していることから、例えば第７図
の場合、斜線部の輝度が高いとすると、R,G,B相互間の
混色面では上述のように充分であるから、ＧとＢ及びＧ
とＲは混色してシアン系と黄系の縞模様がピッチx1で現
れることになる。この場合、第９図にも示したように色
相の変化は輝度変化に比べ、検知限が充分低いため従来
と同じピッチの縞でも、縞として空間的に知覚されにく
いことになる。
なお、第15図の従来例の場合には、例えば図の斜線図
の輝度が高いとすると、上述の過程にそってマゼンタ系
と緑系の色縞がピッチ2x1で並ぶことになる。しかし、
マゼンタ系と緑系の縞はシアン系と黄系の縞に比べて、
第９図に示したように視感度が高いこと、及び水平方向
のピッチは従来の画素単位での水平巾を等しいとすれ
ば、更に小さくできること等から、やはり本発明の方が
LP効果が大きくとれることになる。
の輝度が高いとすると、上述の過程にそってマゼンタ系
と緑系の色縞がピッチ2x1で並ぶことになる。しかし、
マゼンタ系と緑系の縞はシアン系と黄系の縞に比べて、
第９図に示したように視感度が高いこと、及び水平方向
のピッチは従来の画素単位での水平巾を等しいとすれ
ば、更に小さくできること等から、やはり本発明の方が
LP効果が大きくとれることになる。
最後に、時間的な輝度変動に関しては、人間の時間的
な輝度変動に対する知覚に関しては約50〜60Hzがフリッ
カを感じない下限である。しかし、液晶TVでは約30Hzの
輝度変動となるためこの輝度変動が知覚されることにな
る。しかるに、本発明では変動周波数は従来と同じ30Hz
であるが、その変動成分がシアン系とマゼンタ系の縞が
交互に変化するという色相的な変動となり、視覚特性的
には、輝度よりも色相の時間変化の方が知覚されにくい
ものであるが（例えばテレビジョン全国大会p11,1973
（坂田・磯野）の文献によれば、最高感度周波数が3Hz
（輝度の場合は10〜20Hz）という報告がある。）、結果
的に、フリッカが軽減されていることになる。
な輝度変動に対する知覚に関しては約50〜60Hzがフリッ
カを感じない下限である。しかし、液晶TVでは約30Hzの
輝度変動となるためこの輝度変動が知覚されることにな
る。しかるに、本発明では変動周波数は従来と同じ30Hz
であるが、その変動成分がシアン系とマゼンタ系の縞が
交互に変化するという色相的な変動となり、視覚特性的
には、輝度よりも色相の時間変化の方が知覚されにくい
ものであるが（例えばテレビジョン全国大会p11,1973
（坂田・磯野）の文献によれば、最高感度周波数が3Hz
（輝度の場合は10〜20Hz）という報告がある。）、結果
的に、フリッカが軽減されていることになる。
なお、上記実施例における第1,4,6図のような画素配
列の１絵素を構成する素子配列は第10図に示したような
配列としてもよく、上記実施例と同様の効果を奏するこ
とは言うまでもない。
列の１絵素を構成する素子配列は第10図に示したような
配列としてもよく、上記実施例と同様の効果を奏するこ
とは言うまでもない。
以上のようにこの発明によれば、フルカラーを表現で
きる最小絵素を構成する赤，緑，青の各画素を赤，緑，
緑，青の４つの絵素を四角形状に配置して１絵素を構成
し、その各画素をフィールド周期で極性反転する際、同
じフィールド内で、赤と緑の各画素領域と、青と緑の各
画素領域で、あるいは緑と緑の各画素領域と、赤と青の
各画素領域で、それらに印加する電圧の極性が正負逆の
関係となるように制御するようにしたことにより、フリ
ッカの現れ方がシアン系と黄系のような色相の異なる縞
模様が交互に変化し、更にその空間的なピッチも小さい
ものとなり、視覚の空間的LP効果が強く働くのみでな
く、時間的LP効果も強く働くことになり、ラインフリッ
カや大画面フリッカを大きく低減できる効果がある。
きる最小絵素を構成する赤，緑，青の各画素を赤，緑，
緑，青の４つの絵素を四角形状に配置して１絵素を構成
し、その各画素をフィールド周期で極性反転する際、同
じフィールド内で、赤と緑の各画素領域と、青と緑の各
画素領域で、あるいは緑と緑の各画素領域と、赤と青の
各画素領域で、それらに印加する電圧の極性が正負逆の
関係となるように制御するようにしたことにより、フリ
ッカの現れ方がシアン系と黄系のような色相の異なる縞
模様が交互に変化し、更にその空間的なピッチも小さい
ものとなり、視覚の空間的LP効果が強く働くのみでな
く、時間的LP効果も強く働くことになり、ラインフリッ
カや大画面フリッカを大きく低減できる効果がある。
第１図，第４図，第６図は本発明の液晶表示装置の画素
配列を示す図、第２図，第３図，第５図，第７図，第８
図は本発明による正極性と負極性ドライブする際の画素
分割の例を示す図、第９図の空間周波数−相対感度に対
する人間の視覚特性を示す図、第10図は第1,4,6図の各
画素配列の一絵素（１駆動単位）の素子構成の他の例を
示す図、第11図は液晶表示装置の等価回路図、第12図は
第11図の走査回路の動作を説明する図、第13図は従来の
画素配列を示す図、第14図，第15図は従来のフリッカ対
策を説明する図である。 図において、１は液晶セル、２は記憶用コンデンサ、３
はFET、４はＸ電極、５はＹ電極、６は走査回路、７は
直並列変換回路、８は共通電極、９はR,G,B交流化回
路。 なお図中同一符号は同一又は相当部分を示す。
配列を示す図、第２図，第３図，第５図，第７図，第８
図は本発明による正極性と負極性ドライブする際の画素
分割の例を示す図、第９図の空間周波数−相対感度に対
する人間の視覚特性を示す図、第10図は第1,4,6図の各
画素配列の一絵素（１駆動単位）の素子構成の他の例を
示す図、第11図は液晶表示装置の等価回路図、第12図は
第11図の走査回路の動作を説明する図、第13図は従来の
画素配列を示す図、第14図，第15図は従来のフリッカ対
策を説明する図である。 図において、１は液晶セル、２は記憶用コンデンサ、３
はFET、４はＸ電極、５はＹ電極、６は走査回路、７は
直並列変換回路、８は共通電極、９はR,G,B交流化回
路。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】ある配列順序に従って、マトリクス状に配
置した多数の画素より構成された一駆動単位である絵素
からなる液晶パネルと、 上記画素配列にて、フィールド周期で、上記画素の液晶
に印加する電圧の極性を反転するように制御する交流化
手段とを有する液晶表示装置において、 フルカラーを表現できる最小絵素を構成する赤，緑，青
の各画素を、赤，緑，緑，青の４つの画素で四角形状を
形成するように配置して１絵素を構成し、 上記交流化手段は、上記各画素の液晶に印加する電圧を
フィールド周期で極性反転する際に、同じフィールド内
で、赤，緑の各画素領域と青，緑の各画素領域とで、あ
るいは緑，緑の各画素領域と赤，青の各画素領域とで、
それらに印加する電圧の極性が正負逆の関係となるよう
に制御するものであることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215212A JP2983027B2 (ja) | 1989-08-21 | 1989-08-21 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215212A JP2983027B2 (ja) | 1989-08-21 | 1989-08-21 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0378390A JPH0378390A (ja) | 1991-04-03 |
| JP2983027B2 true JP2983027B2 (ja) | 1999-11-29 |
Family
ID=16668555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1215212A Expired - Fee Related JP2983027B2 (ja) | 1989-08-21 | 1989-08-21 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2983027B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05216435A (ja) * | 1991-12-02 | 1993-08-27 | Nec Corp | 液晶表示装置の駆動方法 |
| JP3365357B2 (ja) | 1999-07-21 | 2003-01-08 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| JP2002055661A (ja) | 2000-08-11 | 2002-02-20 | Nec Corp | 液晶ディスプレイの駆動方法、その回路及び画像表示装置 |
| US7417648B2 (en) * | 2002-01-07 | 2008-08-26 | Samsung Electronics Co. Ltd., | Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with split blue sub-pixels |
| KR100906632B1 (ko) * | 2002-01-07 | 2009-07-10 | 삼성전자주식회사 | 복수의 서브 픽셀 그룹을 포함하는 디스플레이와, 이러한 디스플레이를 포함하는 시스템과, 소스 픽셀 데이터 변환 방법 |
| JP4366988B2 (ja) * | 2003-05-01 | 2009-11-18 | セイコーエプソン株式会社 | 有機ｅｌ装置および電子機器 |
| JP3958306B2 (ja) | 2003-09-02 | 2007-08-15 | シャープ株式会社 | 液晶表示装置 |
| EP2800086A4 (en) * | 2011-12-27 | 2015-04-15 | Mitsubishi Electric Corp | DISPLAY DEVICE |
| KR101615332B1 (ko) | 2012-03-06 | 2016-04-26 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치의 화소 배열 구조 |
| US10832616B2 (en) | 2012-03-06 | 2020-11-10 | Samsung Display Co., Ltd. | Pixel arrangement structure for organic light emitting diode display |
-
1989
- 1989-08-21 JP JP1215212A patent/JP2983027B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0378390A (ja) | 1991-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7079162B2 (en) | Matrix driven liquid crystal display module system, apparatus and method | |
| JP3155996B2 (ja) | カラー液晶表示装置 | |
| US8654050B2 (en) | Multiple-primary-color liquid crystal display device | |
| US20020015110A1 (en) | Arrangement of color pixels for full color imaging devices with simplified addressing | |
| JP3205765B2 (ja) | 光源色切換カラー液晶表示装置の駆動方法 | |
| US10510306B2 (en) | Display panel and display apparatus having the same | |
| CN101878448B (zh) | 液晶显示装置、有源矩阵基板、液晶面板、液晶显示单元、电视接收机 | |
| JP2983027B2 (ja) | 液晶表示装置 | |
| US7679614B2 (en) | Matrix driven liquid crystal display module system, apparatus and method | |
| CN113744698B (zh) | 阵列基板的驱动方法、阵列基板以及显示面板 | |
| JPH09114421A (ja) | カラー液晶表示装置 | |
| JPH09204159A (ja) | 表示装置の駆動回路と駆動方法 | |
| KR100451891B1 (ko) | 액정디스플레이구동방법 및 회로 그리고 영상표시장치 | |
| JPH02118521A (ja) | 液晶表示装置 | |
| JPH0338617A (ja) | 液晶表示装置 | |
| JP2681773B2 (ja) | カラー液晶表示装置 | |
| JP3371319B2 (ja) | 表示装置 | |
| JPH0916131A (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
| US5875015A (en) | Color liquid crystal display wherein intervals between adjacent lines passing adjacent pixels of same color are 260 μm or below | |
| JPS62198279A (ja) | 液晶表示装置 | |
| JPH0335290A (ja) | アクティブマトリックス液晶ディスプレイの駆動方法 | |
| CN116741117A (zh) | 显示面板及其驱动方法 | |
| JPH01180526A (ja) | 液晶表示装置 | |
| JP3082227B2 (ja) | 液晶カラーディスプレイ装置 | |
| JP2591161B2 (ja) | カラー表示データ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |