JPH06102503A - カラー表示装置 - Google Patents
カラー表示装置Info
- Publication number
- JPH06102503A JPH06102503A JP25003492A JP25003492A JPH06102503A JP H06102503 A JPH06102503 A JP H06102503A JP 25003492 A JP25003492 A JP 25003492A JP 25003492 A JP25003492 A JP 25003492A JP H06102503 A JPH06102503 A JP H06102503A
- Authority
- JP
- Japan
- Prior art keywords
- data
- color
- memory
- cells
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Optical Filters (AREA)
Abstract
(57)【要約】
【目的】 メモリ制御が容易で制御回路数を削減するこ
とができるカラー表示装置を提供する。 【構成】 Ｒ、Ｇ、Ｂの３色のセルのうちいずれか一色
のセルＣ1 を２個用い、他の２色のセルＣ2 、Ｃ3 をそ
れぞれ１個づつ用い、４個のセルＣ1 、Ｃ1 、Ｃ 2 、Ｃ
3 を略マトリックス状に配置して画素ＰＩＸを形成し、
複数の画素ＰＩＸを略マトリックス状に配置したカラー
表示装置１において、画素ＰＩＸを構成するセルＣ1 、
Ｃ1 、Ｃ2 、Ｃ3 のうち同一色の２個のセルＣ1 を走査
方向あるいは走査方向と略直交する方向に並べて配置す
る。
とができるカラー表示装置を提供する。 【構成】 Ｒ、Ｇ、Ｂの３色のセルのうちいずれか一色
のセルＣ1 を２個用い、他の２色のセルＣ2 、Ｃ3 をそ
れぞれ１個づつ用い、４個のセルＣ1 、Ｃ1 、Ｃ 2 、Ｃ
3 を略マトリックス状に配置して画素ＰＩＸを形成し、
複数の画素ＰＩＸを略マトリックス状に配置したカラー
表示装置１において、画素ＰＩＸを構成するセルＣ1 、
Ｃ1 、Ｃ2 、Ｃ3 のうち同一色の２個のセルＣ1 を走査
方向あるいは走査方向と略直交する方向に並べて配置す
る。
Description
【０００１】
【産業上の利用分野】本発明はカラー表示装置に係り、
特にプラズマディスプレイ、ＣＲＴ（Cathode Ray Tub
e）、液晶ディスプレイ、蛍光表示管、エレクトロルミ
ネッセンスディスプレイ及び発光ダイオードディスプレ
イ等の表示画面が画素から構成されるカラー表示装置に
関する。
特にプラズマディスプレイ、ＣＲＴ（Cathode Ray Tub
e）、液晶ディスプレイ、蛍光表示管、エレクトロルミ
ネッセンスディスプレイ及び発光ダイオードディスプレ
イ等の表示画面が画素から構成されるカラー表示装置に
関する。
【０００２】現在、表示装置において、カラー表示を行
うことは必要不可欠になっているが、カラー表示を行う
際には、１ドット（表示最小単位）を１画素として構成
する必要がある。
うことは必要不可欠になっているが、カラー表示を行う
際には、１ドット（表示最小単位）を１画素として構成
する必要がある。
【０００３】ところで、この画素をＲ（Red ）、Ｇ（Gr
een ）、Ｂ（Blue）の各セル（以下、それぞれ赤色セ
ル、緑色セル、青色セルと呼ぶ。）を組み合わせて４セ
ルで構成する場合には、４セルのうちのどのセルにどの
色のセルを配置するかが問題となり、より制御の簡単な
配置を有するカラー表示装置が望まれている。
een ）、Ｂ（Blue）の各セル（以下、それぞれ赤色セ
ル、緑色セル、青色セルと呼ぶ。）を組み合わせて４セ
ルで構成する場合には、４セルのうちのどのセルにどの
色のセルを配置するかが問題となり、より制御の簡単な
配置を有するカラー表示装置が望まれている。
【０００４】
【従来の技術】従来の４セル方式のセル配置を図５に示
す。１画素を赤色セル、緑色セル、青色セルを組み合わ
せて４セルで構成する場合、２個のセルは同色となるた
め、図５に示すように、同色のセルが斜め方向に配置さ
れるようにしていた。図５（ａ）は青色セルが２個の場
合のセル配置（i 〜iv）、図５（ｂ）は、緑色セルが２
個の場合のセル配置（i 〜iv）、図５（ｃ）は赤色セル
が２個の場合のセル配置（i 〜iv）である。
す。１画素を赤色セル、緑色セル、青色セルを組み合わ
せて４セルで構成する場合、２個のセルは同色となるた
め、図５に示すように、同色のセルが斜め方向に配置さ
れるようにしていた。図５（ａ）は青色セルが２個の場
合のセル配置（i 〜iv）、図５（ｂ）は、緑色セルが２
個の場合のセル配置（i 〜iv）、図５（ｃ）は赤色セル
が２個の場合のセル配置（i 〜iv）である。
【０００５】図６に１画素中に青色セルを２個用いた場
合の表示画面上のセル配置例を示す。図６の場合、左上
のセルに赤色セルを配置し、左下のセルに青色セルを配
置し、右上のセルに青色セルを配置し、右下のセルに緑
色セルを配置して１画素としたもの（図５（ａ）におけ
るセル配置（i ））を、マトリックス状に配置して表示
画面を構成している。
合の表示画面上のセル配置例を示す。図６の場合、左上
のセルに赤色セルを配置し、左下のセルに青色セルを配
置し、右上のセルに青色セルを配置し、右下のセルに緑
色セルを配置して１画素としたもの（図５（ａ）におけ
るセル配置（i ））を、マトリックス状に配置して表示
画面を構成している。
【０００６】図７に従来のカラー表示装置の主要部の構
成を示す。カラー表示装置２０は、外部から入力された
青色データＤB を記憶する青色データ記憶用メモリＭB
と、外部から入力された緑色データＤG を記憶する緑色
データ記憶用メモリＭG と、外部から入力された赤色デ
ータＤR を記憶する赤色データ記憶用メモリＭR と、各
データ記憶用メモリＭB 、ＭG 、ＭR のデータ記憶アド
レス信号ＡＤＷ／データ読出アドレス信号ＡＤＲを出力
するメモリアドレス回路２１と、カラム（column）選択
信号Ｓc を出力するカラム側制御回路２２と、ロウ（ro
w ）側の色配置を選択する色選択信号Ｓr を出力するロ
ウ側選択回路２３と、カラム選択信号Ｓc および色選択
信号Ｓr に基づいてデータを出力すべき色データ記憶用
メモリを選択するメモリ選択回路２４と、各データ記憶
用メモリＭB 、ＭG 、ＭR から出力される色データをシ
リアル／パラレル変換してセルデータ（表示データ）Ｃ
Ｄとして出力するパラレル／シリアル変換回路２５と、
を備えて構成されている。
成を示す。カラー表示装置２０は、外部から入力された
青色データＤB を記憶する青色データ記憶用メモリＭB
と、外部から入力された緑色データＤG を記憶する緑色
データ記憶用メモリＭG と、外部から入力された赤色デ
ータＤR を記憶する赤色データ記憶用メモリＭR と、各
データ記憶用メモリＭB 、ＭG 、ＭR のデータ記憶アド
レス信号ＡＤＷ／データ読出アドレス信号ＡＤＲを出力
するメモリアドレス回路２１と、カラム（column）選択
信号Ｓc を出力するカラム側制御回路２２と、ロウ（ro
w ）側の色配置を選択する色選択信号Ｓr を出力するロ
ウ側選択回路２３と、カラム選択信号Ｓc および色選択
信号Ｓr に基づいてデータを出力すべき色データ記憶用
メモリを選択するメモリ選択回路２４と、各データ記憶
用メモリＭB 、ＭG 、ＭR から出力される色データをシ
リアル／パラレル変換してセルデータ（表示データ）Ｃ
Ｄとして出力するパラレル／シリアル変換回路２５と、
を備えて構成されている。
【０００７】次に、図６を参照してカラー表示装置２０
の動作を説明する。この場合において、すでに各データ
記憶用メモリＭB 、ＭG 、ＭR には対応する色データが
記憶されているものとする。
の動作を説明する。この場合において、すでに各データ
記憶用メモリＭB 、ＭG 、ＭR には対応する色データが
記憶されているものとする。
【０００８】まず、カラム１のデータを出力する場合の
動作を説明する。カラム側制御回路２２は、カラム番号
１に対応するカラム選択信号Ｓc をメモリ選択回路２４
およびロウ側選択回路２３に出力し、これによりロウ側
選択回路２３は、ロウ番号１に対応する色選択信号Ｓr
をメモリ選択回路２４に出力する。
動作を説明する。カラム側制御回路２２は、カラム番号
１に対応するカラム選択信号Ｓc をメモリ選択回路２４
およびロウ側選択回路２３に出力し、これによりロウ側
選択回路２３は、ロウ番号１に対応する色選択信号Ｓr
をメモリ選択回路２４に出力する。
【０００９】この結果、メモリ選択回路２４は、「カラ
ム番号１、ロウ番号１」に対応する赤色データＤR （図
６（ｂ）参照）が記憶されている赤色データ記憶用メモ
リＭ R を選択し、赤色データ記憶用メモリＭR はメモリ
アドレス回路２２のデータ読出アドレス信号ＡＤＲに基
づいて、赤色データＤR をパラレル／シリアル変換回路
２５に出力する。
ム番号１、ロウ番号１」に対応する赤色データＤR （図
６（ｂ）参照）が記憶されている赤色データ記憶用メモ
リＭ R を選択し、赤色データ記憶用メモリＭR はメモリ
アドレス回路２２のデータ読出アドレス信号ＡＤＲに基
づいて、赤色データＤR をパラレル／シリアル変換回路
２５に出力する。
【００１０】次に、ロウ側選択回路２３は、ロウ番号２
に対応する色選択信号Ｓr をメモリ選択回路２４に出力
する。この結果、メモリ選択回路２４は、「カラム番号
１、ロウ番号２」に対応する青色データＤB （図６
（ｂ）参照）が記憶されている青色データ記憶用メモリ
Ｍ B を選択し、青色データ記憶用メモリＭB はメモリア
ドレス回路２１のデータ読出アドレス信号ＡＤＲに基づ
いて、青色データＤB をパラレル／シリアル変換回路２
５に出力する。
に対応する色選択信号Ｓr をメモリ選択回路２４に出力
する。この結果、メモリ選択回路２４は、「カラム番号
１、ロウ番号２」に対応する青色データＤB （図６
（ｂ）参照）が記憶されている青色データ記憶用メモリ
Ｍ B を選択し、青色データ記憶用メモリＭB はメモリア
ドレス回路２１のデータ読出アドレス信号ＡＤＲに基づ
いて、青色データＤB をパラレル／シリアル変換回路２
５に出力する。
【００１１】以下、同様にしてカラム番号１についての
全ての色データ（赤および青）をパラレル／シリアル変
換回路２５に出力し、パラレル／シリアル変換回路２５
は、カラム番号１の色データをシリアルデータのセルデ
ータＣＤとして図示しないドライバに出力する。
全ての色データ（赤および青）をパラレル／シリアル変
換回路２５に出力し、パラレル／シリアル変換回路２５
は、カラム番号１の色データをシリアルデータのセルデ
ータＣＤとして図示しないドライバに出力する。
【００１２】続いて、カラム側制御回路２２は、カラム
番号２に対応するカラム選択信号Ｓ c をメモリ選択回路
２４およびロウ側選択回路２３に出力し、これによりロ
ウ側選択回路２３は、ロウ番号１の色選択信号Ｓr をメ
モリ選択回路２４に出力する。
番号２に対応するカラム選択信号Ｓ c をメモリ選択回路
２４およびロウ側選択回路２３に出力し、これによりロ
ウ側選択回路２３は、ロウ番号１の色選択信号Ｓr をメ
モリ選択回路２４に出力する。
【００１３】この結果、メモリ選択回路２４は、「カラ
ム番号２、ロウ番号１」に対応する青色データＤB （図
６（ｃ）参照）が記憶されている青色データ記憶用メモ
リＭ B を選択し、青色データ記憶用メモリＭB はメモリ
アドレス回路２１のデータ読出アドレス信号ＡＤＲに基
づいて、青色データＤB をパラレル／シリアル変換回路
２５に出力する。
ム番号２、ロウ番号１」に対応する青色データＤB （図
６（ｃ）参照）が記憶されている青色データ記憶用メモ
リＭ B を選択し、青色データ記憶用メモリＭB はメモリ
アドレス回路２１のデータ読出アドレス信号ＡＤＲに基
づいて、青色データＤB をパラレル／シリアル変換回路
２５に出力する。
【００１４】次に、ロウ側選択回路２３は、ロウ番号２
に対応する色選択信号Ｓr をメモリ選択回路２４に出力
する。この結果、メモリ選択回路２４は、「カラム番号
２、ロウ番号２」に対応する緑色データＤG （図６
（ｃ）参照）が記憶されている緑色データ記憶用メモリ
Ｍ G を選択し、緑色データ記憶用メモリＭG はメモリア
ドレス回路２１のデータ読出アドレス信号ＡＤＲに基づ
いて、緑色データＤG をパラレル／シリアル変換回路２
５に出力する。
に対応する色選択信号Ｓr をメモリ選択回路２４に出力
する。この結果、メモリ選択回路２４は、「カラム番号
２、ロウ番号２」に対応する緑色データＤG （図６
（ｃ）参照）が記憶されている緑色データ記憶用メモリ
Ｍ G を選択し、緑色データ記憶用メモリＭG はメモリア
ドレス回路２１のデータ読出アドレス信号ＡＤＲに基づ
いて、緑色データＤG をパラレル／シリアル変換回路２
５に出力する。
【００１５】以後同様にしてカラム番号２についてのす
べての色データ（青および緑）をパラレル／シリアル変
換回路２５に出力する。これによりパラレル／シリアル
変換回路２５は、カラム番号２の色データをシリアルデ
ータのセルデータＣＤとして図示しないドライバに出力
する。
べての色データ（青および緑）をパラレル／シリアル変
換回路２５に出力する。これによりパラレル／シリアル
変換回路２５は、カラム番号２の色データをシリアルデ
ータのセルデータＣＤとして図示しないドライバに出力
する。
【００１６】このようにしてカラー表示装置２０は、外
部からの色データに基づいて順次セルデータＣＤを出力
し、カラー画像を表示していた。
部からの色データに基づいて順次セルデータＣＤを出力
し、カラー画像を表示していた。
【００１７】
【発明が解決しようとする課題】上記、従来のカラー表
示装置においては、同一の色を有するセルであっても、
カラム毎にその配置が異なり、カラム番号およびロウ番
号の両者に基づいてパラレル／シリアル変換回路に読み
出すべき色データを決定しなければならず、色データを
記憶している色データ記憶用メモリの読出順序を制御す
るメモリ制御が複雑となり、制御回路数も多くなってし
まうとい問題点があった。
示装置においては、同一の色を有するセルであっても、
カラム毎にその配置が異なり、カラム番号およびロウ番
号の両者に基づいてパラレル／シリアル変換回路に読み
出すべき色データを決定しなければならず、色データを
記憶している色データ記憶用メモリの読出順序を制御す
るメモリ制御が複雑となり、制御回路数も多くなってし
まうとい問題点があった。
【００１８】そこで本発明の目的は、メモリ制御が容易
で制御回路数を削減することができるカラー表示装置を
提供することにある。
で制御回路数を削減することができるカラー表示装置を
提供することにある。
【００１９】
【課題を解決するための手段】図１に本発明の原理説明
図を示す。上記課題を解決するため、本発明は、Ｒ、
Ｇ、Ｂの３色のセルのうちいずれか一色のセルＣ1 を２
個用い、他の２色のセルＣ2 、Ｃ3 をそれぞれ１個づつ
用い、４個のセルＣ1 、Ｃ1 、Ｃ2 、Ｃ3 を略マトリッ
クス状に配置して画素ＰＩＸを形成し、複数の画素ＰＩ
Ｘを略マトリックス状に配置したカラー表示装置１にお
いて、画素ＰＩＸを構成するセルＣ1 、Ｃ1 、Ｃ2 、Ｃ
3 のうち同一色の２個のセルＣ1 を走査方向あるいは走
査方向と略直交する方向に並べて配置して構成する。こ
こで、図１（ａ）は、同一色の２個のセルＣ1 を走査方
向を略直交する方向に並べて配置した場合を示し、図１
（ｂ）は同一色の２個のセルＣ1 を走査方向に並べて配
置した場合を示している。
図を示す。上記課題を解決するため、本発明は、Ｒ、
Ｇ、Ｂの３色のセルのうちいずれか一色のセルＣ1 を２
個用い、他の２色のセルＣ2 、Ｃ3 をそれぞれ１個づつ
用い、４個のセルＣ1 、Ｃ1 、Ｃ2 、Ｃ3 を略マトリッ
クス状に配置して画素ＰＩＸを形成し、複数の画素ＰＩ
Ｘを略マトリックス状に配置したカラー表示装置１にお
いて、画素ＰＩＸを構成するセルＣ1 、Ｃ1 、Ｃ2 、Ｃ
3 のうち同一色の２個のセルＣ1 を走査方向あるいは走
査方向と略直交する方向に並べて配置して構成する。こ
こで、図１（ａ）は、同一色の２個のセルＣ1 を走査方
向を略直交する方向に並べて配置した場合を示し、図１
（ｂ）は同一色の２個のセルＣ1 を走査方向に並べて配
置した場合を示している。
【００２０】
【作用】本発明によれば、画素を構成するセルのうち同
一色の２個のセルを走査方向あるいは走査方向と略直交
する方向に並べて配置しているので、走査位置（例え
ば、カラム位置）にかかわらず同一色のセルは常に走査
方向に対して同一の位置（例えば、ロウ位置）にあるた
め、走査位置に応じて表示制御を変更する必要がないの
で、制御が容易となり制御回路を簡略化できる。
一色の２個のセルを走査方向あるいは走査方向と略直交
する方向に並べて配置しているので、走査位置（例え
ば、カラム位置）にかかわらず同一色のセルは常に走査
方向に対して同一の位置（例えば、ロウ位置）にあるた
め、走査位置に応じて表示制御を変更する必要がないの
で、制御が容易となり制御回路を簡略化できる。
【００２１】
【実施例】次に、図面を参照して本発明の好適な実施例
を説明する。図２に本実施例の４セル方式のセル配置を
示す。
を説明する。図２に本実施例の４セル方式のセル配置を
示す。
【００２２】本実施例においては、１画素を赤色セル、
緑色セル、青色セルを組み合わせて４セルで構成する場
合、２個のセルは同色となるため、図２に示すように、
同色のセルが縦方向（カラム方向）に配置されるように
している。図２（ａ）は青色セルが２個の場合のセル配
置（i 〜iv）、図２（ｂ）は、緑色セルが２個の場合の
セル配置（i 〜iv）、図２（ｃ）は赤色セルが２個の場
合のセル配置（i 〜iv）である。
緑色セル、青色セルを組み合わせて４セルで構成する場
合、２個のセルは同色となるため、図２に示すように、
同色のセルが縦方向（カラム方向）に配置されるように
している。図２（ａ）は青色セルが２個の場合のセル配
置（i 〜iv）、図２（ｂ）は、緑色セルが２個の場合の
セル配置（i 〜iv）、図２（ｃ）は赤色セルが２個の場
合のセル配置（i 〜iv）である。
【００２３】図３に青色セルを２個用いた場合の表示画
面上のセル配置例を示す。図３（ａ）の場合、左上のセ
ルに青色セルを配置し、左下のセルに青色セルを配置
し、右上のセルに赤色セルを配置し、右下のセルに緑色
セルを配置して１画素としたもの（図２（ａ）における
セル配置（i ））を、マトリックス状に配置して表示画
面ＤＳＰを構成している。この場合において、図示の簡
略化のため、カラム数＝４、ロウ数＝１４の場合を示し
ている。
面上のセル配置例を示す。図３（ａ）の場合、左上のセ
ルに青色セルを配置し、左下のセルに青色セルを配置
し、右上のセルに赤色セルを配置し、右下のセルに緑色
セルを配置して１画素としたもの（図２（ａ）における
セル配置（i ））を、マトリックス状に配置して表示画
面ＤＳＰを構成している。この場合において、図示の簡
略化のため、カラム数＝４、ロウ数＝１４の場合を示し
ている。
【００２４】図４にカラー表示装置の主要部の構成を示
す。カラー表示装置１０は外部から入力された青色デー
タＤB を記憶する青色データ記憶用メモリＭB と、外部
から入力された緑色データＤG を記憶する緑色データ記
憶用メモリＭG と、外部から入力された赤色データＤR
を記憶する赤色データ記憶用メモリＭR と、各データ記
憶用メモリＭB 、ＭG 、ＭR のデータ記憶アドレスＡＤ
Ｗ／データ読出アドレス信号ＡＤＲを出力するメモリア
ドレス回路１１と、カラム選択信号Ｓc 、Ｓc ’を出力
するカラム側制御回路１２と、カラム選択信号Ｓc に基
づいてデータを出力すべきデータ記憶用メモリを選択す
るためのメモリ選択信号ＳM を出力するメモリ選択回路
１３と、各データ記憶用メモリＭB 、ＭG 、ＭR から出
力される色データをシリアル／パラレル変換してセルデ
ータ（表示データ）として出力するパラレル／シリアル
変換回路１４と、を備えて構成されている。
す。カラー表示装置１０は外部から入力された青色デー
タＤB を記憶する青色データ記憶用メモリＭB と、外部
から入力された緑色データＤG を記憶する緑色データ記
憶用メモリＭG と、外部から入力された赤色データＤR
を記憶する赤色データ記憶用メモリＭR と、各データ記
憶用メモリＭB 、ＭG 、ＭR のデータ記憶アドレスＡＤ
Ｗ／データ読出アドレス信号ＡＤＲを出力するメモリア
ドレス回路１１と、カラム選択信号Ｓc 、Ｓc ’を出力
するカラム側制御回路１２と、カラム選択信号Ｓc に基
づいてデータを出力すべきデータ記憶用メモリを選択す
るためのメモリ選択信号ＳM を出力するメモリ選択回路
１３と、各データ記憶用メモリＭB 、ＭG 、ＭR から出
力される色データをシリアル／パラレル変換してセルデ
ータ（表示データ）として出力するパラレル／シリアル
変換回路１４と、を備えて構成されている。
【００２５】次に、図３を参照してカラー表示装置１０
の動作を説明する。この場合において、すでに各データ
記憶用メモリＭB 、ＭG 、ＭR には対応する色データが
記憶されているものとし、メモリ選択回路１３は奇数番
号を有するカラムでは、「青、赤、青、赤、…」の順番
で色データをデータ記憶用メモリＭB 、ＭG 、ＭR から
読み出すように動作し、偶数番号を有するカラムでは、
「青、緑、青、緑、…」の順番で色データをデータ記憶
用メモリＭB 、ＭG 、ＭR から読み出すように動作する
ものとする。
の動作を説明する。この場合において、すでに各データ
記憶用メモリＭB 、ＭG 、ＭR には対応する色データが
記憶されているものとし、メモリ選択回路１３は奇数番
号を有するカラムでは、「青、赤、青、赤、…」の順番
で色データをデータ記憶用メモリＭB 、ＭG 、ＭR から
読み出すように動作し、偶数番号を有するカラムでは、
「青、緑、青、緑、…」の順番で色データをデータ記憶
用メモリＭB 、ＭG 、ＭR から読み出すように動作する
ものとする。
【００２６】まず、カラム１のデータを出力する場合の
動作を説明する。カラム側制御回路１２は、カラム番号
１に対応するカラム選択信号Ｓc をメモリ選択回路１３
に出力する。
動作を説明する。カラム側制御回路１２は、カラム番号
１に対応するカラム選択信号Ｓc をメモリ選択回路１３
に出力する。
【００２７】この結果、メモリ選択回路１３は、「カラ
ム番号１」に対応し、第１番目（＝ロウ番号１）に読み
出すべき青色データＤB （図３（ｂ）参照）を記憶して
いる青色データ記憶用メモリＭB を選択し、青色データ
記憶用メモリＭB はメモリアドレス回路１１のデータ読
出アドレス信号ＡＤＲに基づいて、青色データＤG をパ
ラレル／シリアル変換回路１４に出力する。
ム番号１」に対応し、第１番目（＝ロウ番号１）に読み
出すべき青色データＤB （図３（ｂ）参照）を記憶して
いる青色データ記憶用メモリＭB を選択し、青色データ
記憶用メモリＭB はメモリアドレス回路１１のデータ読
出アドレス信号ＡＤＲに基づいて、青色データＤG をパ
ラレル／シリアル変換回路１４に出力する。
【００２８】次に、メモリ選択回路１３は、「カラム番
号１」に対応する次（＝ロウ番号２）に読み出すべきの
色データである赤色データＤR （図３（ｂ）参照）が記
憶されている赤色データ記憶用メモリＭR を選択し、赤
色データ記憶用メモリＭR はメモリアドレス回路１１の
データ読出アドレス信号ＡＤＲに基づいて、赤色データ
ＤR をパラレル／シリアル変換回路１４に出力する。
号１」に対応する次（＝ロウ番号２）に読み出すべきの
色データである赤色データＤR （図３（ｂ）参照）が記
憶されている赤色データ記憶用メモリＭR を選択し、赤
色データ記憶用メモリＭR はメモリアドレス回路１１の
データ読出アドレス信号ＡＤＲに基づいて、赤色データ
ＤR をパラレル／シリアル変換回路１４に出力する。
【００２９】以下、同様にしてロウ番号を更新すること
によりカラム番号１についてのすべての色データ（青お
よび赤）をパラレル／シリアル変換回路１４に出力す
る。これによりパラレル／シリアル変換回路１４は、カ
ラム番号１の色データをシリアルデータのセルデータと
して図示しないドライバに出力する。
によりカラム番号１についてのすべての色データ（青お
よび赤）をパラレル／シリアル変換回路１４に出力す
る。これによりパラレル／シリアル変換回路１４は、カ
ラム番号１の色データをシリアルデータのセルデータと
して図示しないドライバに出力する。
【００３０】続いて、カラム側制御回路は、カラム番号
２に対応するカラム選択信号Ｓc をメモリ選択回路１３
に出力する。この結果、メモリ選択回路１３は、「カラ
ム番号２」に対応し、第１番目（＝ロウ番号１）に読み
出すべき青色データＤB （図３（ｃ）参照）を記憶して
いる青色データ記憶用メモリＭB を選択し、青色データ
記憶用メモリＭB はメモリアドレス回路１１のデータ読
出アドレス信号ＡＤＲに基づいて、青色データＤG をパ
ラレル／シリアル変換回路１４に出力する。
２に対応するカラム選択信号Ｓc をメモリ選択回路１３
に出力する。この結果、メモリ選択回路１３は、「カラ
ム番号２」に対応し、第１番目（＝ロウ番号１）に読み
出すべき青色データＤB （図３（ｃ）参照）を記憶して
いる青色データ記憶用メモリＭB を選択し、青色データ
記憶用メモリＭB はメモリアドレス回路１１のデータ読
出アドレス信号ＡＤＲに基づいて、青色データＤG をパ
ラレル／シリアル変換回路１４に出力する。
【００３１】次に、メモリ選択回路１３は、「カラム番
号１」に対応する次（＝ロウ番号２）に読み出すべきの
色データである赤色データＤR （図３（ｂ）参照）が記
憶されている赤色データ記憶用メモリＭR を選択し、赤
色データ記憶用メモリＭR はメモリアドレス回路１１の
データ読出アドレス信号ＡＤＲに基づいて、赤色データ
ＤR をパラレル／シリアル変換回路１４に出力する。
号１」に対応する次（＝ロウ番号２）に読み出すべきの
色データである赤色データＤR （図３（ｂ）参照）が記
憶されている赤色データ記憶用メモリＭR を選択し、赤
色データ記憶用メモリＭR はメモリアドレス回路１１の
データ読出アドレス信号ＡＤＲに基づいて、赤色データ
ＤR をパラレル／シリアル変換回路１４に出力する。
【００３２】以下、同様にしてメモリ選択回路１３は、
ロウ番号を更新することによりカラム番号２についての
すべての色データ（青および赤）をパラレル／シリアル
変換回路１４に出力し、パラレル／シリアル変換回路１
４は、カラム番号２の色データをシリアルデータのセル
データとして図示しないドライバに出力する。
ロウ番号を更新することによりカラム番号２についての
すべての色データ（青および赤）をパラレル／シリアル
変換回路１４に出力し、パラレル／シリアル変換回路１
４は、カラム番号２の色データをシリアルデータのセル
データとして図示しないドライバに出力する。
【００３３】このようにしてカラー表示装置１０は、外
部からの色データに基づいて順次セルデータを出力し、
カラー画像を表示する。上述したように、本実施例によ
れば、同一色のセルはロウ番号が奇数番号あるいは偶数
番号のいずれかに配置されているので、カラム番号が特
定されれば、読み出す色データの順番も決定される。し
たがって、上述の例の場合、ロウ番号が奇数の場合には
常に青色データを読出し、ロウ番号が偶数のときには、
カラム番号に応じて赤、あるいは緑色データを読み出せ
ば良いので、メモリ制御が容易となり、ロウ側選択回路
等を設ける必要がないので、回路数を削減することが可
能となる。
部からの色データに基づいて順次セルデータを出力し、
カラー画像を表示する。上述したように、本実施例によ
れば、同一色のセルはロウ番号が奇数番号あるいは偶数
番号のいずれかに配置されているので、カラム番号が特
定されれば、読み出す色データの順番も決定される。し
たがって、上述の例の場合、ロウ番号が奇数の場合には
常に青色データを読出し、ロウ番号が偶数のときには、
カラム番号に応じて赤、あるいは緑色データを読み出せ
ば良いので、メモリ制御が容易となり、ロウ側選択回路
等を設ける必要がないので、回路数を削減することが可
能となる。
【００３４】以上の実施例においては、色データをパラ
レル／シリアル変換回路１４に出力すべき色データ記憶
用メモリをカラム側制御回路１２のカラム選択信号Ｓc
により選択することにより、パラレル／シリアル変換回
路１４は出力される色データをそのままセルデータとし
て出力していたが、カラム選択信号Ｓc ’（＝カラム選
択信号Ｓc ）に基づいてパラレル／シリアル変換回路１
４が色データ記憶用メモリＭB 、ＭG 、ＭR から同時
（パラレル）に出力される色データを順次取り込み、並
べかえてセルデータとして出力するように構成すること
も可能である。
レル／シリアル変換回路１４に出力すべき色データ記憶
用メモリをカラム側制御回路１２のカラム選択信号Ｓc
により選択することにより、パラレル／シリアル変換回
路１４は出力される色データをそのままセルデータとし
て出力していたが、カラム選択信号Ｓc ’（＝カラム選
択信号Ｓc ）に基づいてパラレル／シリアル変換回路１
４が色データ記憶用メモリＭB 、ＭG 、ＭR から同時
（パラレル）に出力される色データを順次取り込み、並
べかえてセルデータとして出力するように構成すること
も可能である。
【００３５】また、以上の実施例においては、同一色の
セルを縦方向（カラム方向）に配列する場合について説
明したが、横方向（ロウ方向）に同一色を配置するよう
に構成することも可能である。例えば、カラム番号が奇
数の場合には、すべて同一色を配置し、カラム番号が偶
数の場合には、他の２色を交互に配置すれば、同様にカ
ラム番号のみで、色データを読み出すべきデータ記憶用
メモリを選択することが可能となる。
セルを縦方向（カラム方向）に配列する場合について説
明したが、横方向（ロウ方向）に同一色を配置するよう
に構成することも可能である。例えば、カラム番号が奇
数の場合には、すべて同一色を配置し、カラム番号が偶
数の場合には、他の２色を交互に配置すれば、同様にカ
ラム番号のみで、色データを読み出すべきデータ記憶用
メモリを選択することが可能となる。
【００３６】
【発明の効果】本発明によれば、画素を構成するセルの
うち同一色の２個のセルを走査方向あるいは走査方向と
略直交する方向に並べて配置しており走査位置（例え
ば、カラム位置）にかかわらず同一色のセルは常に走査
方向に対して同一の位置（例えば、ロウ位置）にあるた
め、すなわち、どのカラムにおいてもある色のセルに着
目すれば当該セルの配置位置は一定であるため、走査位
置に応じて色データを記憶している色データ記憶用メモ
リからの色データ読出順番制御等の表示制御を変更する
必要がないので、制御が容易となり制御回路を簡略化で
きる。
うち同一色の２個のセルを走査方向あるいは走査方向と
略直交する方向に並べて配置しており走査位置（例え
ば、カラム位置）にかかわらず同一色のセルは常に走査
方向に対して同一の位置（例えば、ロウ位置）にあるた
め、すなわち、どのカラムにおいてもある色のセルに着
目すれば当該セルの配置位置は一定であるため、走査位
置に応じて色データを記憶している色データ記憶用メモ
リからの色データ読出順番制御等の表示制御を変更する
必要がないので、制御が容易となり制御回路を簡略化で
きる。
【図１】本発明の原理説明図である。
【図２】実施例のセル配置の説明図である。
【図３】実施例の表示画面上の画素配置の説明図であ
る。
る。
【図４】実施例のカラー表示装置の主要部の構成を示す
ブロック図である。
ブロック図である。
【図５】従来のセル配置の説明図である。
【図６】従来の表示画面上の画素配置の説明図である。
【図７】従来のカラー表示装置の主要部の構成を示すブ
ロック図である。
ロック図である。
１…カラー表示装置 Ｃ1 、Ｃ1 、Ｃ2 、Ｃ3 …セル ＰＩＸ…画素 １０…カラー表示装置 １１…メモリアドレス回路 １２…カラム側制御回路 １３…メモリ選択回路 １４…パラレル／シリアル変換回路 ＡＤＷ…データ記憶アドレス信号 ＡＤＲ…データ読出アドレス信号 ＣＤ…セルデータ（表示データ） ＤB …青色データ ＤG …緑色データ ＤR …赤色データ ＭB …青色データ記憶用メモリ ＭG …緑色データ記憶用メモリ ＭR …赤色データ記憶用メモリ Ｓc 、Ｓc ’…カラム選択信号 ＳM …メモリ選択信号
Claims (1)
- 【請求項１】 Ｒ、Ｇ、Ｂの３色のセルのうちいずれか
一色のセル（Ｃ1 ）を２個用い、他の２色のセル
（Ｃ2 、Ｃ3 ）をそれぞれ１個づつ用い、４個のセル
（Ｃ1 、Ｃ1 、Ｃ2 、Ｃ3 ）を略マトリックス状に配置
して画素（ＰＩＸ）を形成し、複数の画素（ＰＩＸ）を
略マトリックス状に配置したカラー表示装置（１）にお
いて、 画素（ＰＩＸ）を構成するセル（Ｃ1 、Ｃ1 、Ｃ2 、Ｃ
3 ）のうち同一色の２個のセル（Ｃ1 ）を走査方向ある
いは走査方向と略直交する方向に並べて配置したことを
特徴とするカラー表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25003492A JPH06102503A (ja) | 1992-09-18 | 1992-09-18 | カラー表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25003492A JPH06102503A (ja) | 1992-09-18 | 1992-09-18 | カラー表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06102503A true JPH06102503A (ja) | 1994-04-15 |
Family
ID=17201849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25003492A Withdrawn JPH06102503A (ja) | 1992-09-18 | 1992-09-18 | カラー表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06102503A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005515504A (ja) * | 2002-01-07 | 2005-05-26 | クレアボワイヤント インコーポレーテッド | 分割された青色サブピクセルによるサブピクセルレンダリング用カラーフラットパネルディスプレイのサブピクセル構成およびレイアウト |
| JP2005352140A (ja) * | 2004-06-10 | 2005-12-22 | Seiko Epson Corp | カラー画像表示装置および電子機器 |
| US7205713B2 (en) | 2003-05-01 | 2007-04-17 | Seiko Epson Corporation | Organic electroluminescent device and electronic apparatus having specific sub-pixel pattern |
| WO2008096440A1 (ja) * | 2007-02-08 | 2008-08-14 | Shinoda Plasma Co., Ltd. | カラー表示装置およびその駆動方法 |
| US7710388B2 (en) | 2003-12-26 | 2010-05-04 | Sharp Kabushiki Kaisha | Display device having pixels including a plurality of sub-pixels |
| US7850336B2 (en) | 2006-11-03 | 2010-12-14 | Samsung Electronics Co., Ltd. | Light emitting module and display device having the same |
| KR101158873B1 (ko) * | 2005-06-30 | 2012-06-25 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
-
1992
- 1992-09-18 JP JP25003492A patent/JPH06102503A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005515504A (ja) * | 2002-01-07 | 2005-05-26 | クレアボワイヤント インコーポレーテッド | 分割された青色サブピクセルによるサブピクセルレンダリング用カラーフラットパネルディスプレイのサブピクセル構成およびレイアウト |
| JP4647213B2 (ja) * | 2002-01-07 | 2011-03-09 | サムスン エレクトロニクス カンパニー リミテッド | 分割された青色サブピクセルによるサブピクセルレンダリング用カラーフラットパネルディスプレイのサブピクセル構成およびレイアウト |
| US7205713B2 (en) | 2003-05-01 | 2007-04-17 | Seiko Epson Corporation | Organic electroluminescent device and electronic apparatus having specific sub-pixel pattern |
| US7710388B2 (en) | 2003-12-26 | 2010-05-04 | Sharp Kabushiki Kaisha | Display device having pixels including a plurality of sub-pixels |
| JP2005352140A (ja) * | 2004-06-10 | 2005-12-22 | Seiko Epson Corp | カラー画像表示装置および電子機器 |
| JP4496852B2 (ja) * | 2004-06-10 | 2010-07-07 | セイコーエプソン株式会社 | カラー画像表示装置および電子機器 |
| KR101158873B1 (ko) * | 2005-06-30 | 2012-06-25 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
| US7850336B2 (en) | 2006-11-03 | 2010-12-14 | Samsung Electronics Co., Ltd. | Light emitting module and display device having the same |
| WO2008096440A1 (ja) * | 2007-02-08 | 2008-08-14 | Shinoda Plasma Co., Ltd. | カラー表示装置およびその駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2913096B2 (ja) | ラスタ走査されるビデオ表示装置 | |
| US5977946A (en) | Multi-window apparatus | |
| JPS6025794B2 (ja) | カラ−図形表示装置 | |
| JP2006301166A (ja) | 表示装置及びその駆動方法 | |
| US7038668B2 (en) | Picture displaying apparatus, which does not require a calculating circuit, when the screen saver function is attained, and a method of driving the same | |
| JPS5937512B2 (ja) | ラスタ−表示装置 | |
| JPH0426471B2 (ja) | ||
| US4935730A (en) | Display apparatus | |
| JPH06102503A (ja) | カラー表示装置 | |
| JPH04299392A (ja) | ラスタ走査形ディスプレイ | |
| US20050128224A1 (en) | Display device and driving method thereof | |
| JP2007010811A (ja) | 表示装置及び表示パネル | |
| US4942389A (en) | Display control circuit | |
| USRE42286E1 (en) | Image data processing system | |
| JPH0250720A (ja) | カラー情報を表示る装置および方法 | |
| JP2741808B2 (ja) | ドットマトリクス表示装置 | |
| JPS61238092A (ja) | カラ−画像表示装置 | |
| US7239327B2 (en) | Method of processing an image for display and system of same | |
| US20040207608A1 (en) | Picture frame layer for displays without using any additional display memory | |
| KR100421910B1 (ko) | 비디오 카드 및 그 데이터 처리방법 | |
| JPH11134248A (ja) | 画像データ記憶用集積回路、その画像データ記憶方法および画像データ記憶装置 | |
| JPH03182796A (ja) | 色変換回路 | |
| JPH0535243A (ja) | 画像処理装置 | |
| JPH09244608A (ja) | グラフィック表示装置 | |
| JP2008262090A (ja) | 表示制御回路および表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |