KR20040084817A - 자기 기록 소자 및 자기 기록 소자의 제조 방법 - Google Patents

자기 기록 소자 및 자기 기록 소자의 제조 방법 Download PDF

Info

Publication number
KR20040084817A
KR20040084817A KR1020040020292A KR20040020292A KR20040084817A KR 20040084817 A KR20040084817 A KR 20040084817A KR 1020040020292 A KR1020040020292 A KR 1020040020292A KR 20040020292 A KR20040020292 A KR 20040020292A KR 20040084817 A KR20040084817 A KR 20040084817A
Authority
KR
South Korea
Prior art keywords
tmr element
strap
mask
negative
view
Prior art date
Application number
KR1020040020292A
Other languages
English (en)
Other versions
KR100710113B1 (ko
Inventor
신로꾸 마에지마
슈이찌 우에노
다까시 다께나가
다께하루 구로이와
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20040084817A publication Critical patent/KR20040084817A/ko
Application granted granted Critical
Publication of KR100710113B1 publication Critical patent/KR100710113B1/ko

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16C—SHAFTS; FLEXIBLE SHAFTS; ELEMENTS OR CRANKSHAFT MECHANISMS; ROTARY BODIES OTHER THAN GEARING ELEMENTS; BEARINGS
    • F16C29/00—Bearings for parts moving only linearly
    • F16C29/005—Guide rails or tracks for a linear bearing, i.e. adapted for movement of a carriage or bearing body there along
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16C—SHAFTS; FLEXIBLE SHAFTS; ELEMENTS OR CRANKSHAFT MECHANISMS; ROTARY BODIES OTHER THAN GEARING ELEMENTS; BEARINGS
    • F16C29/00—Bearings for parts moving only linearly
    • F16C29/004—Fixing of a carriage or rail, e.g. rigid mounting to a support structure or a movable part
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16C—SHAFTS; FLEXIBLE SHAFTS; ELEMENTS OR CRANKSHAFT MECHANISMS; ROTARY BODIES OTHER THAN GEARING ELEMENTS; BEARINGS
    • F16C29/00—Bearings for parts moving only linearly
    • F16C29/08—Arrangements for covering or protecting the ways
    • F16C29/084—Arrangements for covering or protecting the ways fixed to the carriage or bearing body movable along the guide rail or track
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y10T29/49036—Fabricating head structure or component thereof including measuring or testing
    • Y10T29/49041—Fabricating head structure or component thereof including measuring or testing with significant slider/housing shaping or treating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y10T29/49048—Machining magnetic material [e.g., grinding, etching, polishing]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

TMR 소자 및 이것과 접속되는 도전체와의 위치 정렬용 마진을 경감한다. 평면에서 보면, 마이너스의 X 방향측에서 TMR 소자(1)와 스트랩(5)의 측면을 일치시키기 위한 X 방향 경계 마스크 S11을 이용한 포토리소그래피 기술을 실시함으로써, TMR 소자(1)와 스트랩(5)을 정형한다. X 방향 경계 마스크 S11은 직선 상의 경계를 갖고 있으며, 해당 경계가 Y 방향과 평행하고, 또한 TMR 소자(1)와 스트랩(5) 중 어디에서도 평면에서 보았을 때 교차하도록 배치된다. 그리고 해당 경계보다도 플러스의 X 방향측에서 TMR 소자(1)와 스트랩(5)을 피복한다.

Description

자기 기록 소자 및 자기 기록 소자의 제조 방법{MAGNETIC MEMORY DEVICE AND MANUFACTURING METHOD OF MAGNETIC MEMORY DEVICE}
본 발명은, 자기 기억 기술에 관한 것으로, 거대 자기 저항 효과나 터널 자기 저항 효과에 의해 데이터를 기억하는 자기 기억 장치에 적용할 수 있다.
강자성 터널 접합에 의한 터널 자기 저항(TMR : tunneling magneto-resistive) 효과를 이용한, 불휘발성 자기 기억 반도체 장치(MRAM : magnetic random access memory)에 이용하는 연구가 진행되고 있다. TMR 소자는, 강자성층/절연층/강자성층으로 이루어지는 3층막을 갖고, 외부 자계에 의해 두개의 강자성층의 자화를 상호 평행하거나 혹은 반평행하게 하는 것에 의해, 막면 수직 방향의 터널 전류의 크기가 서로 다르다.
MRAM에서는, 고집적화를 위해 메모리 셀의 미세화를 실시한 경우, 자성층의 막면 방향의 크기에 의존하여 반자계에 의해 반전 자계가 증대한다. 이에 따라 기입 시에 큰 자계가 필요해져, 소비 전력도 증대한다. 강자성층의 형상을 최적화하여, 자화 반전을 쉽게 하는 기술이 특허 문헌1에 제안되어 있다.
<특허 문헌1>
일본 특개2002-280637호 공보
TMR 소자 및 이것과 접속되는 도전체와의 위치 정렬용 마진이, 메모리 셀의 미세화를 저해한다는 문제점이 있다. 또한 메모리 셀의 미세화에 대처하기 위해 기입 시에 큰 자계가 필요하게 되는 것은, 선택되지 않은 셀의 주변에 미치는 자계의 영향을 크게 하여, 실수하여 기록하는 문제도 초래한다.
본 발명은 상기한 문제점을 감안하여 이루어진 것으로, TMR 소자 및 이것과 접속되는 도전체와의 위치 정렬용 마진을 경감하는 것을 제1 목적으로 한다. 또한 선택된 메모리 셀의 TMR 소자의 기입 자계를 억제한 상태에서, 선택되지 않은 메모리 셀의 TMR 소자의 기입 자계를 크게 하는 기술을 제공하는 것을 제2 목적으로 한다.
도 1은 본 발명의 제1 실시예에 따른 자기 기억 장치의 구성을 도시하는 회로도.
도 2는 하나의 메모리 셀의 구조의 개략을 도시하는 사시도.
도 3은 TMR 소자(1)의 구조를 도시하는 단면도.
도 4는 본 발명의 제1 실시예에 따른 메모리 셀의 구조의 개략을 도시하는 단면도.
도 5는 본 발명의 제1 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 6은 본 발명의 제1 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 7은 본 발명의 제1 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 8은 본 발명의 제1 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 9는 TMR 소자(1)와 스트랩(5)의 형상 및 위치 관계를 도시하는 평면도.
도 10은 TMR 소자(1)와 스트랩(5)의 형상 및 위치 관계를 도시하는 평면도.
도 11은 본 발명의 제1 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 12는 본 발명의 제1 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 13은 본 발명의 제1 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 14는 본 발명의 제1 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 15는 본 발명의 제1 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 16은 본 발명의 제1 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 17은 본 발명의 제1 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 18은 본 발명의 제1 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 19는 본 발명의 제2 실시예에 따른 자기 기억 장치의 제조 방법을 도시하는 평면도.
도 20은 자기 기억 장치의 구성을 도시하는 단면도.
도 21은 본 발명의 제3 실시예에 따른 자기 기억 장치의 제조 방법을 도시하는 평면도.
도 22는 자기 기억 장치의 구성을 도시하는 단면도.
도 23은 본 발명의 제4 실시예에 따른 자기 기억 장치의 제조 방법을 도시하는 평면도.
도 24는 자기 기억 장치의 구성을 도시하는 단면도.
도 25는 본 발명의 제3 실시예에 따른 자기 기억 장치의 제조 방법을 도시하는 평면도.
도 26은 자기 기억 장치의 구성을 도시하는 단면도.
도 27은 본 발명의 제6 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 28은 본 발명의 제6 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 29는 본 발명의 제6 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 30은 본 발명의 제6 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 31은 Y 방향 경계 마스크 S20의 형상을 도시하는 평면도.
도 32는 본 발명의 제6 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 33은 본 발명의 제6 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 34는 본 발명의 제6 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 35는 본 발명의 제6 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 36은 본 발명의 제6 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도.
도 37은 자기 기억 장치의 구성을 도시하는 단면도.
도 38은 자기 기억 장치의 구성을 도시하는 단면도.
도 39는 자기 기억 장치의 구성을 도시하는 단면도.
도 40은 간섭 셀의 발생을 설명하는 그래프.
도 41은 구형(矩刑)의 자성층의 아스테로이드 곡선을 도시하는 그래프.
도 42는 본 발명의 제7 실시예에 따른 자성층의 아스테로이드 곡선을 도시하는 그래프.
도 43은 본 발명의 제7 실시예에 따른 TMR 소자의 기록층(101)의 형상을 예시하는 평면도.
도 44는 C형 및 S형의 자화 분포를 도시하는 모식도.
도 45는 본 발명의 제7 실시예에 따른 자성층의 아스테로이드 곡선을 플롯한 그래프.
도 46은 본 발명의 제7 실시예에 따른 자성층의 형상을 분류하여 예시하는 평면도.
도 47은 본 발명의 제7 실시예에 관한 자성층의 형상을 분류하여 예시하는 평면도.
도 48은 본 발명의 제7 실시예에 관한 자성층의 형상을 분류하여 예시하는 평면도.
도 49는 TMR 소자(1)와 스트랩(5)의 형상 및 위치 관계를 도시하는 평면도.
도 50은 TMR 소자(1)와 스트랩(5)의 형상 및 위치 관계를 도시하는 평면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : TMR 소자
5 : 스트랩
S11 : X 방향 경계 마스크
S12 : 마이너스의 Y 방향 경계 마스크
S13 : 플러스의 Y 방향 경계 마스크
S20 : Y 방향 경계 마스크
본 발명에 따른 자기 기록 소자는, 자화 곤란축 방향으로 인가되는 자계가 임계값보다도 큰 경우에는 S형의 자화 분포를, 상기 임계값보다도 작은 경우에는 C형의 자화 분포를 각각 나타내는 자성층을 갖는다.
본 발명에 따른 자기 기록 소자의 제조 방법은, 자기 기록 소자와, 상기 자기 기록 소자에 접속되는 제1 도전체를 제조하는 방법이다. 그리고, 상기 자기 기록 소자와 상기 제1 도전체를 동일한 마스크를 이용한 포토리소그래피 기술에 의해 정형하는 정형 공정을 포함하는 것을 특징으로 한다.
제1 실시예.
도 1은 본 발명의 제1 실시예에 따른 자기 기억 장치의 구성을 도시하는 회로도이다. 복수개의 비트선 BN, BN+1이 도면에서 세로 방향으로, 복수개의 워드선 WM, WM+1이 도면에서 가로 방향으로 각각 배치되어 있다. 워드선 WM을 따라 리드선 RM및 디지트선 DM이, 워드선 WM+1을 따라 리드선 RM+1및 디지트선 DM+1이 각각 배치되어 있다.
메모리 셀 CMN은 비트선 BN과, 워드선 WM, 리드선 RM및 디지트선 DM이 교차하는 위치의 근방에 형성되어 있다. 메모리 셀 CM(N+1)은 비트선 B(N+1)와, 워드선 WM,리드선 RM및 디지트선 DM이 교차하는 위치의 근방에 형성되어 있다. 메모리 셀 C(M+1)(N+1), C(M+1)N에 대해서도 마찬가지로 배치되어 있다. 메모리 셀 CMN, CM(N+1), C(M+1)(N+1), C(M+1)N은 모두, 액세스 트랜지스터(4)와 자기 기억 소자인 TMR 소자(1)를 갖고 있다. 비트선이나 워드선, 리드선 및 디지트선을 더 많이 형성하고, 이들 수에 대응하여 메모리 셀을 매트릭스 형상으로 더 형성할 수 있다.
메모리 셀 CMN을 예로 들어 그 구조를 설명하면, TMR 소자(1)의 일단은 비트선 BN에, 타단은 액세스 트랜지스터(4)의 드레인에, 각각 접속되어 있다. 액세스 트랜지스터(4)의 소스 및 게이트는 각각 리드선 RM및 워드선 WM에 접속되어 있다.
TMR 소자(1)의 근방에는 디지트선 DM및 비트선 BN이 연장되어 있고, 디지트선 DM에 흐르는 전류 및/또는 비트선 BN에 흐르는 전류가 생성하는 자계에 의해서, TMR 소자(1) 내의 소정의 강자성층의 자화 방향이 설정된다. 즉 디지트선 DM에 전류를 흘리는 것에 의해 메모리 셀 CMN, CM(N+1)의 어떤 TMR 소자(1)에 대해서도 외부 자계가 인가된다. 또한 비트선 BN에 전류를 흘리는 것에 의해 메모리 셀 CMN, C(M+1)N의 어떤 TMR 소자(1)에 대해서도 외부 자계가 인가된다. 그리고 디지트선 DM및 비트선 BN의 양방에 전류를 흘리는 것에 의해 메모리 셀 CMN을 선택하여, 그것이 갖는 TMR 소자(1)에 기입이 행해진다. 비트선 BN에 전류를 흘리기 위해, 워드선 WM, WM+1에 소정의 전위를 공급하여 액세스 트랜지스터(4)는 오프 상태로 해 둔다.
또한, 워드선 WM에 다른 소정의 전위를 인가하는 것에 의해, 메모리 셀 CMN, CM(N+1)의 어떤 TMR 소자(1)에서도, 그들이 갖는 액세스 트랜지스터(4)가 온 상태로 된다. 이에 의해, 메모리 셀 CMN의 TMR 소자(1)는 비트선 BN뿐만 아니라 리드선 RM에도 도통하고, 메모리 셀 CM(N+1)의 TMR 소자(1)는 비트선 B(N+1)뿐만 아니라 리드선 R(M+1)에도 도통한다. 따라서 비트선 BN에 소정의 전위를 인가함으로써 메모리 셀 CMN을 선택하여, 그 구비하는 TMR 소자(1)를 개재하여 리드선 RM에 전류가 흐른다.
도 2는 하나의 메모리 셀의 개략적인 구조를 도시하는 사시도이다. 도 2에서, X, Y, Z 방향은 서로 직교하고, 그 좌표계로서 오른손 법칙을 채용하고 있다. Y 방향으로는 디지트선(3), 리드선(402), 워드선(403)이 연장된다. X 방향으로는 비트선(2), 스트랩(5)이 연장된다. 플러스의 Z 방향(도면에서 Z 방향의 화살표가 향하고 있는 방향 : 이하 편의상 「상방」이라고도 함)에 관하여 스트랩(5), TMR 소자(1), 비트선(2)이 이 순서로 접촉하면서 적층되어 있다. 또한 마이너스의 Z 방향(플러스의 Z 방향과 반대의 방향 : 이하 편의상 「하방」이라고도 함)에 관하여, 스트랩(5), 디지트선(3), 워드선(403)이 서로 이격하여 배치되어 있다.
액세스 트랜지스터(4)는 워드선(403)을 게이트 전극으로서(따라서 이하 「게이트(403)」이라고도 함), 리드선(402)을 소스로서(따라서 이하 「소스(402)」라고도 함) 갖고, 또한 드레인(401)을 갖고 있다. 드레인(401)은 Z 방향으로 연장되는플러그(6)를 개재하여 스트랩(5)과 접속되어 있다. 플러그(6) 및 스트랩(5)은 중 어디에서도 도전체이다. TMR 소자(1)의 상방의 면(이하 「상면」이라고도 함)이 상술한 「일단」에, 하방의 면(이하 「하면」이라고도 함)이 상술한 「타단」에 각각 상당한다.
메탈층(7)도 Y 방향으로 연장되어 형성되어 있다. 이것은 도시되지 않는 위치에서 소스(402)와 접속되고, 소스 저항과 병렬로 접속되는 것에 의해, 소스(402)의 리드선으로서의 기능을 높인다. 소스 저항이 낮은 경우에는 메탈층(7)을 형성할 필요는 없다.
이상과 같은 구성에서는, 비트선(2)에 플러스의 X 방향(도 2에서 X 방향의 화살표가 향하고 있는 방향)의 전류가 흐르는 것에 의해, TMR 소자(1)에는 플러스의 Y 방향(도 2에서 Y 방향의 화살표가 향하고 있는 방향)의 외부 자계가 인가된다. 또한 디지트선(3)에 플러스의 Y 방향의 전류가 흐르는 것에 의해, TMR 소자(1)에는 플러스의 X 방향의 외부 자계가 인가된다.
도 3은 TMR 소자(1)의 구조를 도시하는 단면도이다. 상면측으로부터 도전층(104), 기록층(101), 터널 절연층(103), 고착층(102), 도전층(105)이 순서대로 적층된 구조를 갖고 있다. 도전층(104, 105)에는 예를 들면 Ta막이 채용된다. 기록층(101)에는 예를 들면 상면측으로부터 순서대로, NiFe막과 CoFe막이 적층된 구조가 채용된다. 터널 절연막(103)에는 예를 들면 AlO 막이 채용된다. 고착층(102)은 예를 들면 상면측으로부터 순서대로, CoFe막, Ru막, CoFe막, IrMn막, NiFe막이 적층된 구조를 갖고 있다. 예를 들면 고착층(102)은 플러스의 Y 방향으로 자화가 고정되어 있다.
본 발명의 제1 목적을 구체적으로 예시하면, TMR 소자(1)와 스트랩(5)과의 사이의 X 방향 및/또는 Y 방향의 마진을 줄이는 것이고, 또한/혹은 TMR 소자(1)와 비트선(2)과의 사이의 Y 방향의 마진을 줄이는 것이다.
본 발명의 제2 목적을 구체적으로 예시하면, 기입 동작 시에 디지트선(3)에 전류가 흐르지 않는(즉 선택되어 있지 않은) 메모리 셀에서, 비트선(2)에 전류가 흐르는 것에 의해 실수하여 TMR 소자(1)에 기입이 행해지는 것을 방지하는 것이다. 이러한 잘못된 기입은 비트선(2)에 전류가 흐르지 않고, 디지트선(3)에 전류가 흐르는 메모리 셀에서도 우려된다. 예를 들면 도 1을 참조하여 설명하면, 디지트선 DM및 비트선 BN에 전류가 흐르고, 디지트선 DM+1및 비트선 BN+1에 전류가 흐르지 않는 경우, 메모리 셀 C(M+1)N이나 메모리 셀 CM(N+1)에 실수하여 기입을 행하는 것이 우려된다.
도 4는 본 실시예에 따른 메모리 셀의 개략적인 구조를 도시하는 단면도이다. 도 4의 (a), 도 4의 (b)는 각각 마이너스의 Y 방향(도 4에서 Y 방향의 화살표가 향하고 있는 방향과 반대 방향) 및 플러스의 X 방향을 따라 본 단면도이다. 이후의 도면에서도, (a), (b)로 나뉘어져 있는 경우에는, 그 단면을 보는 방향은 각각 마이너스의 Y 방향 및 플러스의 X 방향이다. 단 도 4 이후의 도면에서는 메탈층(7)이 형성되어 있지 않은 경우가 예시된다.
반도체 기판(801)의 상방의 면에는 소자 분리 산화막(802)과, 소자 분리 산화막(802)에 둘러싸인 액세스 트랜지스터(4)가 형성되어 있다. 드레인(401), 소스(402), 게이트(403) 모두, 그 상방의 면이 실리사이드화되어 있다.
반도체 기판(801)의 상방에는, 소자 분리 산화막(802) 및 액세스 트랜지스터(4)를 매립하는 층간 산화막(803)이 형성된다. 층간 산화막(803) 위에는 또한 층간 질화막(816), 층간 산화막(817), 층간 질화막(804), 층간 산화막(805, 806), 층간 질화막(807), 층간 산화막(808, 809), 층간 질화막(810)이 이 순서로 형성되어 있다.
층간 산화막(803), 층간 질화막(816), 층간 산화막(817)을 관통하여 플러그(601)가, 층간 질화막(804), 층간 산화막(805, 806)을 관통하여 플러그(602)가, 층간 질화막(807), 층간 산화막(808, 809)을 관통하여 플러그(603)가 각각 형성되어 있다. 플러그(601, 602, 603)가 아울러 플러그(6)를 구성하고 있다. 플러그(601, 602, 603)는 중 어디에서도 배리어 메탈을 기초로 한 금속층으로 구성된다. 이러한 구성의 플러그(6)는 소위 다마신 공정을 채용한 공지의 방법으로 형성할 수 있다.
디지트선(3)은 층간 산화막(809)을 관통하여 형성되고, 플러그(603)를 형성하는 공정의 일부에서 함께 형성할 수 있다.
층간 질화막(810) 위에는 플러그(6)의 상방으로부터 디지트선(3) 상방에 걸쳐 선택적으로 스트랩(5)이 형성된다. 단 층간 질화막(810)은 플러그(603)의 상방면을 노출시키는 개구를 갖고 있으며, 이 개구를 개재하여 스트랩(5)과 플러그(603)가 접속된다.
디지트선(3)의 상방에서 스트랩(5) 위에 TMR 소자(1)가 형성된다. 본 실시예에서는 마이너스의 X 방향(도 4에서 X 방향의 화살표가 향하고 있는 방향과 반대 방향)측에서 스트랩(5)과 TMR 소자(1)와의 측면이 일치되어 있고, 따라서 X 방향에 대한 양자의 위치 정렬의 마진을 거의 영으로 하고 있다.
층간 질화막(810), 스트랩(5), TMR 소자(1)는 상방으로부터 층간 질화막(811) 및 층간 산화막(812, 813)으로 피복된다. 단 층간 질화막(811) 및 층간 산화막(812)은 TMR 소자(1)의 상면을 노출시키는 개구를 갖고 있다.
층간 산화막(812) 위에는 층간 산화막(813)이 형성되어 있고, 층간 산화막(813)을 관통하여 비트선(2)이 형성되어 있다. 비트선(2)은, 층간 질화막(811) 및 층간 산화막(812)의 개구를 개재하여, TMR 소자(1)의 상면과 접속된다. 비트선(2)은 배리어 메탈을 기초로 한 금속층으로 구성되며, 소위 다마신 공정을 채용한 공지의 방법으로 형성할 수 있다.
층간 산화막(813) 및 비트선(2) 위에는 층간 질화막(814, 815)이 이 순서로 적층되어 형성되어 있다.
도 5 내지 도 8은 본 발명의 제1 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도이다. 단, 층간 질화막(807)보다도 하방의 구조에 대해서는, 그 제조 방법은 공지이므로 생략한다.
우선 층간 질화막(807) 및 층간 산화막(808, 809)을 순차적으로 적층한다. 그리고 플러그(603)의 하방 부분을 형성하기 위한 개구를, 층간 질화막(807) 및 층간 산화막(808)에 형성한다. 또한 플러그(603)의 상방 부분 및 디지트선(3)을 형성하기 위한 개구를, 층간 산화막(809)에 형성한다. 예를 들면 다마신 공정을 채용하는 것에 의해, 층간 산화막(809)의 상면과의 사이에 단차가 없는 플러그(603) 및 디지트선(3)을 형성할 수 있다(도 5).
이어서 층간 산화막(809), 플러그(603) 및 디지트선(3)을 피복하는 층간 질화막(810)을 형성한다. 그 후, 플러그(603)를 노출시키는 개구를 층간 질화막(810)에 형성한다(도 6).
이어서 층간 질화막(810) 위에 플러그(603)의 상방으로부터 디지트선(3)의 상방에 걸쳐 선택적으로 스트랩(5)을 형성한다. 예를 들면 금속막을 일단 전면에 형성하고, 스트랩(5)용의 소정의 마스크(이하 「스트랩 마스크」라고 칭함)를 채용한 포토리소그래피 기술을 실시하는 것에 의해 스트랩(5)을 형성할 수 있다. 층간 질화막(810)의 개구를 개재하여 스트랩(5)과 플러그(603)가 접속된다(도 7).
디지트선(3)의 상방에서 스트랩(5) 위에 TMR 소자(1)가 형성된다. 예를 들면 도 3에 도시되는 적층 구조를 일단 전면에 형성하고, TMR 소자(1)용의 소정의 마스크(이하「TMR 마스크」라고 칭함)를 채용한 포토리소그래피 기술을 실시하는 것에 의해 TMR 소자(1)를 형성할 수 있다(도 8).
도 9는 도 8에 도시된 단계에서의 TMR 소자(1)와 스트랩(5)의 형상 및 위치 관계를 나타내는 평면도로서, 상방으로부터 하방을 향하는 방향에서 본(마이너스의 Z 방향을 따라 본) 도면이다. 이 단계에서는, TMR 소자(1)의 측면은 X 방향 및 Y 방향 중 어디에서도 스트랩(5)의 측면과는 일치하지 않는다.
따라서, 평면에서 보면, 마이너스의 X 방향측에서 TMR 소자(1)와 스트랩(5)의 측면을 일치시키기 위한 마스크(이하「X 방향 경계 마스크」)를 이용한 포토리소그래피 기술을 이용하고, 또한 TMR 소자(1)와 스트랩(5)을 에칭한다. 도 10은 X 방향 경계 마스크 S11 및 이것을 이용하여 에칭한 후의 TMR 소자(1)와 스트랩(5)의 형상 및 위치 관계를 나타내는 평면도이다. X 방향 경계 마스크 S11은 직선 상의 경계를 갖고 있으며, 해당 경계가 Y 방향과 평행하며, 또한 TMR 소자(1)와 스트랩(5) 중 어디에서도 평면에서 보면 교차하도록 배치되어 있다. 그리고 해당 경계보다도 플러스의 X 방향측에서 TMR 소자(1)와 스트랩(5)을 피복한다.
도 9에 도시된 형상의 TMR 소자(1)와 스트랩(5)을 포지티브형 포토레지스트로 피복하고, X 방향 경계 마스크 S11을 이용하여 노광하고, 현상하는 것에 의해, X 방향 경계 마스크 S11과 거의 동일 형상으로 포토레지스트를 정형할 수 있다. 따라서 이 정형 후의 포토레지스트를 에칭 마스크로 하여 TMR 소자(1)와 스트랩(5)을 에칭하는 것에 의해, 도 10에 도시되는 형상으로 TMR 소자(1)와 스트랩(5)을 정형할 수 있다.
도 11 내지 도 18은 X 방향 경계 마스크 S11을 이용한 포토리소그래피 기술을 실시한 후의, 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도이다. 도 11은 X 방향 경계 마스크 S11을 이용한 포토리소그래피 기술에 의해 TMR 소자(1)와 스트랩(5)을 정형하고, 포토레지스트를 제거한 후의 단면도이다. 마이너스의 X 방향측에서 TMR 소자(1)와 스트랩(5)의 측면이 일치하고 있다.
이어서 층간 질화막(810), TMR 소자(1)와 스트랩(5)을 피복하는 층간 질화막(811)을 형성한다(도 12). 또한 층간 산화막(812)을 형성하고, 일단CMP(Chemical Mechanical Polish) 처리를 실시하여, 층간 산화막(812)을 평탄화한다. 그리고 평탄화된 층간 산화막(812) 위에 층간 산화막(813) 및 층간 질화막(814)을 더 형성한다(도 13).
층간 질화막(814)을 선택적으로 제거하여 개구하고, 이것을 마스크로 하여 층간 산화막(812, 813)을 에칭하여 제거한다. 이에 의해, TMR 소자(1)의 상방에, 층간 산화막(812, 813) 및 층간 질화막(814)을 관통하는 개구(901)를 형성한다(도 14). 그리고 층간 질화막(811)을 에칭하고, 다시 층간 산화막(813) 및 층간 질화막(814)을 선택적으로 제거하여 개구(901)를 넓힌다. 이에 따라 비트선(2)을 형성하기 위한 개구(904)가 층간 산화막(813) 및 층간 질화막(814)을 관통하여 형성된다. 또한 층간 산화막(812)에는 개구(901)의 치수를 반영한 개구(903)가 남는다(도 15).
그 후, 층간 산화막(812, 813)의 에칭 마스크로서 기능하고 있었던 층간 질화막(814)을 일단 제거하고(도 16), 다마신 공정을 채용하여 비트선(2)을 형성한다(도 17). 또한 재차 층간 질화막(814)을 형성하고, 층간 질화막(814) 위에 층간 질화막(815)을 형성한다(도 18). 이와 같이 하여 비트선(2) 위에는 페시베이션막이 형성된다.
또, TMR 소자(1)를 형성한 후에 형성하는 층간 질화막(811, 814, 815) 및 층간 산화막(812, 813)의 성막 온도는 낮은 쪽이 더 바람직하다.
이상과 같이 하여 본 실시예에 따르면, TMR 소자(1)와 스트랩(5)에 대하여, 동일한 X 방향 경계 마스크 S11을 이용한 포토리소그래피 기술을 실시함으로써, 마이너스의 X 방향측에서 TMR 소자(1)와 스트랩(5)과의 위치 정렬의 마진을 거의 영으로 할 수 있다.
특히 TMR 마스크가 장방형인 경우에는, 그 긴 변 및 짧은 변을 각각 Y 방향 및 X 방향으로 평행하게 배치하는 것에 의해, TMR 마스크를 이용한 포토리소그래피 기술에 의해 얻어진 TMR 소자(1)의 형상은 Y 방향에 대한 단부가 평면에서 보면 거의 반원이 된다(도 9 참조). 이러한 TMR 소자(1)에 대하여 X 방향 경계 마스크 S11의 직선 상의 경계를 상술한 바와 같이 배치하여 포토리소그래피 기술을 실시함으로써, X 방향으로 평행한 축에 대하여 선 대칭이고, Y 방향에 대하여 비대칭인 형상으로 TMR 소자(1)를 정형할 수 있다. 이것은 TMR 소자(1)에서 Y 방향으로 자화하여 기록을 행하는 경우에, 본 발명의 제2 목적을 달성하는 데에 있어서 적합하다. 이러한 형상에 유래하는 이점에 대해서는 별도로 제7 실시예에서 설명하겠지만, 본 실시예에서는 이러한 형상의 TMR 소자(1)를 용이하게 형성할 수 있다는 이점이 있다.
일반적으로 소자의 치수가 작아질수록 그 소자를 정형하기 위한 마스크에 요구되는 정밀도도 높아진다. 따라서 하나의 포토마스크를 이용하고 있는 방향(상술한 예에서는 X 방향)으로 평행한 축에 대하여 선 대칭이고, 다른 방향(상술한 예에서는 Y 방향)에 대하여 비대칭인 형상으로 소자를 정형하는 것은 곤란하다. 본 실시예에서는 TMR 마스크와 X 방향 경계 마스크 S11의 두개를 이용하여 각각 포토리소그래피 기술을 채용하는 것에 의해, 마이너스의 X 방향의 위치 정렬용 마진을 작게 함과 함께, 용이하게 상기 형상의 TMR 소자(1)를 형성할 수 있는 이점이 있다.
또, 상기의 설명에서는 X 방향 경계 마스크 S11을 이용한 포토리소그래피 기술에 대하여 포지티브형 포토레지스트를 채용한 경우에 대해 설명했지만, 네가티브형 포토레지스트를 채용해도 된다. 그 경우에도 X 방향 경계 마스크 S11의 직선 상의 경계가 Y 방향과 평행하고, 또한 TMR 소자(1)와 스트랩(5) 중 어디에서도 평면에서 보면 교차하도록 배치된다. 단 해당 경계보다도 마이너스의 X 방향측에서 TMR 소자(1)와 스트랩(5)을 피복한다.
또한, 반드시 TMR 마스크를 이용한 포토리소그래피 기술과 X 방향 경계 마스크 S11을 이용한 포토리소그래피 기술 각각에 있어서, TMR 소자(1)와 스트랩(5)의 에칭을 행할 필요는 없다. 스트랩 마스크를 이용한 포토레지스트 기술에 의해 스트랩(5)을 형성한 후, TMR 소자(1)에 정형하기 전의 적층 구조를 형성한다. 그리고 해당 적층 구조에 대하여 포토레지스트로 피복하고, 동일한 포토레지스트에 대하여 TMR 마스크를 이용하여 노광하며, 또한 X 방향 경계 마스크 S11을 이용하여 노광하고, 현상하는 것에 의해, TMR 마스크와 X 방향 경계 마스크 S11과의 중복 부분과 거의 동일 형상으로 포토레지스트를 정형할 수 있다.
따라서 이 정형 후의 포토레지스트를 에칭 마스크로 하여 TMR 소자(1)와 스트랩(5)을 에칭하는 것에 의해, 도 10∼도 18에 도시되는 형상으로 TMR 소자(1)와 스트랩(5)을 정형할 수 있다. 이 경우에는 포토레지스트의 형성이나 현상, 에칭의 공정을 간략화할 수 있다.
제2 실시예.
도 19는 본 발명의 제2 실시예에 따른 자기 기억 장치의 제조 방법을 도시하는 평면도이다. 도 10에 도시된 형상으로 TMR 소자(1)와 스트랩(5)을 정형한 후, 정형을 더 행한다.
평면에서 보면, 마이너스의 Y 방향측에서 TMR 소자(1)와 스트랩(5)의 측면을 일치시키기 위한 마스크(이하 「마이너스의 Y 방향 경계 마스크」)를 이용한 포토리소그래피 기술을 이용하여, 다시 TMR 소자(1)와 스트랩(5)을 에칭한다. 도 19는 마이너스의 Y 방향 경계 마스크 S12 및 이것을 이용하여 에칭한 후의 TMR 소자(1)와 스트랩(5)의 형상 및 위치 관계를 도시하는 평면도이다. 마이너스의 Y 방향 경계 마스크 S12는 직선 상의 경계를 갖고 있으며, 해당 경계가 X 방향과 평행하고, 또한 TMR 소자(1)와 스트랩(5) 중 어디에서도 평면에서 보면 교차하도록 배치된다. 그리고 해당 경계보다도 플러스의 Y 방향측에서 TMR 소자(1)와 스트랩(5)을 피복한다.
도 20은 X 방향 경계 마스크 S11 및 마이너스의 Y 방향 경계 마스크 S12를 이용한 포토리소그래피 기술을 실시한 경우의, 자기 기억 장치의 구성을 도시하는 단면도이다. 도 20의 (a)에 도시한 바와 같이 마이너스의 X 방향측에서 TMR 소자(1)와 스트랩(5)의 측면이 일치할 뿐 아니라, 도 20의 (b)에 도시된 바와 같이 마이너스의 Y 방향측에서도 TMR 소자(1)와 스트랩(5)의 측면이 일치하고 있다.
이상과 같이 하여 본 실시예에 따르면, TMR 소자(1)와 스트랩(5)에 대하여, X 방향 경계 마스크 S11 및 마이너스의 Y 방향 경계 마스크 S12를 이용한 포토리소그래피 기술을 실시함으로써, 마이너스의 X 방향측 및 마이너스의 Y 방향측에서 TMR 소자(1)와 스트랩(5)과의 위치 정렬의 마진을 거의 영으로 할 수 있다.
상기 설명에서는, 마이너스의 Y 방향 경계 마스크 S12를 이용한 포토리소그래피 기술에서 포지티브형 포토레지스트를 채용하는 경우에 해당하지만, 네가티브형 포토레지스트를 채용해도 된다. 그 경우에도 마이너스의 Y 방향 경계 마스크 S12의 직선 상의 경계가 X 방향과 평행하고, 또한 TMR 소자(1)와 스트랩(5) 중 어디에서도 평면에서 보면 교차하도록 배치된다. 단 해당 경계보다도 마이너스의 Y 방향측에서 TMR 소자(1)와 스트랩(5)을 피복한다.
또한, X 방향 경계 마스크 S11과 마이너스의 Y 방향 경계 마스크 S12와의 각각에 대응하여 에칭을 행할 필요는 없다. 도 9에 도시된 형상의 TMR 소자(1)와 스트랩(5)에 대하여 포지티브형 포토레지스트로 피복하고, 동일한 포토레지스트에 대하여 X 방향 경계 마스크 S11을 이용하여 노광하며, 또한 마이너스의 Y 방향 경계 마스크 S12를 이용하여 노광하고, 현상하는 것에 의해, X 방향 경계 마스크 S11과 마이너스의 Y 방향 경계 마스크 S12와의 중복 부분과 거의 동일 형상으로 포토레지스트를 정형할 수 있다.
따라서 이 정형 후의 포토레지스트를 에칭 마스크로 하여 TMR 소자(1)와 스트랩(5)을 에칭하는 것에 의해, 도 19, 도 20에 도시되는 형상으로 TMR 소자(1)와 스트랩(5)을 정형할 수 있다. 이 경우에는 포토레지스트의 형성이나 현상, 에칭의 공정을 간략화할 수 있다.
또한, 제1 실시예에서 설명한 바와 같이, TMR 마스크와 X 방향 경계 마스크 S11과 마이너스의 Y 방향 경계 마스크 S12의 각각을 이용하여 동일한 포토레지스트에 대하여 노광을 행하고, 포토레지스트의 형성이나 현상, 에칭의 공정을 간략화해도 된다.
제3 실시예.
도 21은 본 발명의 제3 실시예에 따른 자기 기억 장치의 제조 방법을 도시하는 평면도이다. 도 19에 도시된 형상으로 TMR 소자(1)와 스트랩(5)을 정형한 후, 정형을 더 행한다.
평면에서 보면, 플러스의 Y 방향측에서 TMR 소자(1)와 스트랩(5)의 측면을 일치시키기 위한 마스크(이하 「플러스의 Y 방향 경계 마스크」)를 이용한 포토리소그래피 기술을 이용하여, 다시 TMR 소자(1)와 스트랩(5)을 에칭한다. 도 21은 플러스의 Y 방향 경계 마스크 S13 및 이것을 이용하여 에칭한 후의 TMR 소자(1)와 스트랩(5)의 형상 및 위치 관계를 도시하는 평면도이다. 플러스의 Y 방향 경계 마스크 S13은 직선 상의 경계를 갖고 있으며, 해당 경계가 X 방향과 평행하며, 또한 TMR 소자(1)와 스트랩(5) 중 어디에서도 평면에서 보면 교차하도록 배치된다. 그리고 해당 경계보다도 마이너스의 Y 방향측에서 TMR 소자(1)와 스트랩(5)을 피복한다.
도 22는 X 방향 경계 마스크 S11, 마이너스의 Y 방향 경계 마스크 S12 및 플러스의 Y 방향 경계 마스크 S13을 이용한 포토리소그래피 기술을 실시한 경우의, 자기 기억 장치의 구성을 도시하는 단면도이다. 도 22의 (a)에 도시한 바와 같이 마이너스의 X 방향측에서 TMR 소자(1)와 스트랩(5)의 측면이 일치할 뿐만 아니라, 도 22의 (b)에 도시한 바와 같이 마이너스의 Y 방향측 및 플러스의 Y 방향측에서도 TMR 소자(1)와 스트랩(5)의 측면이 일치하고 있다.
이상과 같이 하여 본 실시예에 의하면, TMR 소자(1)와 스트랩(5)에 대하여, X 방향 경계 마스크 S11, 마이너스의 Y 방향 경계 마스크 S12 및 플러스의 Y 방향 경계 마스크 S13을 이용한 포토리소그래피 기술을 실시함으로써, 마이너스의 X 방향측, 마이너스의 Y 방향측 및 플러스의 Y 방향측에서 TMR 소자(1)와 스트랩(5)과의 위치 정렬의 마진을 거의 영으로 할 수 있다.
상기 설명에서는, 플러스의 Y 방향 경계 마스크 S13을 이용한 포토리소그래피 기술에서 포지티브형 포토레지스트를 채용하는 경우에 해당하지만, 네가티브형 포토레지스트를 채용해도 된다. 그 경우에도 플러스의 Y 방향 경계 마스크 S13의 직선 상의 경계가 X 방향과 평행하고, 또한 TMR 소자(1)와 스트랩(5) 중 어디에서도 평면에서 보면 교차하도록 배치된다. 단 해당 경계보다도 플러스의 Y 방향측에서 TMR 소자(1)와 스트랩(5)을 피복한다.
또한, X 방향 경계 마스터 S11과 마이너스의 Y 방향 경계 마스크 S12와 플러스의 Y 방향 경계 마스크 S13 각각에 대응하여 에칭을 행할 필요는 없다. 도 9에 도시한 형상의 TMR 소자(1)와 스트랩(5)에 대하여 포지티브형 포토레지스트로 피복하고, 동일한 포토레지스트에 대하여 X 방향 경계 마스크 S11을 이용하여 노광하고, 또한 마이너스의 Y 방향 경계 마스크 S12를 이용하여 노광하며, 또한 플러스의 Y 방향 경계 마스크 S13을 이용하여 노광하며, 현상하는 것에 의해, X 방향 경계 마스크 S11과 마이너스의 Y 방향 경계 마스크 S12와 플러스의 Y 방향 경계 마스크 S13과의 중복 부분과 거의 동일 형상으로 포토레지스트를 정형할 수 있다.
따라서 이 정형 후의 포토레지스트를 에칭 마스크로서 TMR 소자(1)와스트랩(5)을 에칭하는 것에 의해, 도 21, 도 22에 도시되는 형상으로 TMR 소자(1)와 스트랩(5)을 정형할 수 있다. 이 경우에는 포토레지스트의 형성이나 현상, 에칭의 공정을 간략화할 수 있다.
또한, 제1 실시예에서 설명한 바와 같이, TMR 마스크와 X 방향 경계 마스크 S11과 마이너스의 Y 방향 경계 마스터 S12와 플러스의 Y 방향 경계 마스크 S13 각각을 이용하여 동일한 포토레지스트에 대하여 노광을 행하고, 포토레지스트의 형성이나 현상, 에칭의 공정을 간략화해도 된다.
제4 실시예.
도 23은 본 발명의 제4 실시예에 따른 자기 기억 장치의 제조 방법을 도시하는 평면도이다. 도 9에 도시된 형상으로 TMR 소자(1)와 스트랩(5)을 정형한 후, 정형을 더 행한다.
도 23은 마이너스의 Y 방향 경계 마스크 S12 및 이것을 이용하여 에칭한 후의 TMR 소자(1)와 스트랩(5)의 형상 및 위치 관계를 도시하는 평면도이다. 마이너스의 Y 방향 경계 마스크 S12는 직선 상의 경계를 갖고 있으며, 해당 경계가 X 방향과 평행하고, 또한 TMR 소자(1)와 스트랩(5) 중 어디에서도 평면에서 보면 교차하도록 배치된다. 그리고 해당 경계보다도 플러스의 Y 방향측에서 TMR 소자(1)와 스트랩(5)을 피복한다.
도 24는 마이너스의 Y 방향 경계 마스크 S12를 이용한 포토리소그래피 기술을 실시한 경우의, 자기 기억 장치의 구성을 도시하는 단면도이다. 도 24의 (b)에 도시한 바와 같이 마이너스의 Y 방향측에서 TMR 소자(1)와 스트랩(5)의 측면이 일치하고 있다.
이상과 같이 하여 본 실시예에 따르면, TMR 소자(1)와 스트랩(5)에 대하여, 동일한 마이너스의 Y 방향 경계 마스크 S12를 이용한 포토리소그래피 기술을 실시함으로써, 마이너스의 Y 방향측에서 TMR 소자(1)와 스트랩(5)과의 위치 정렬의 마진을 거의 영으로 할 수 있다.
또, 상기한 설명에서는 마이너스의 Y 방향 경계 마스크 S12를 이용한 포토리소그래피 기술에 대하여 포지티브형 포토레지스트를 채용한 경우에 대해 설명했지만, 네가티브형 포토레지스트를 채용해도 된다.
또한, 반드시, TMR 마스크를 이용한 포토리소그래피 기술과 마이너스의 Y 방향 경계 마스크 S12를 이용한 포토리소그래피 기술 각각에, TMR 소자(1)와 스트랩(5)의 에칭을 행할 필요는 없다. 스트랩 마스크를 이용한 포토레지스트 기술에 의해 스트랩(5)을 형성한 후, TMR 소자(1)에 정형하기 전의 적층 구조를 형성한다. 그리고 해당 적층 구조에 대하여 포토레지스트로 피복하고, 동일한 포토레지스트에 대하여 TMR 마스크를 이용하여 노광하고, 또한 마이너스의 Y 방향 경계 마스크 S12를 이용하여 노광하고, 현상하는 것에 의해, TMR 마스크와 마이너스의 Y 방향 경계 마스크 S12와의 중복 부분과 거의 동일 형상으로 포토레지스트를 정형할 수 있다.
따라서 이 정형 후의 포토레지스트를 에칭 마스크로 하여 TMR 소자(1)와 스트랩(5)을 에칭하는 것에 의해, 도 23, 도 24에 도시되는 형상으로 TMR 소자(1)와 스트랩(5)을 정형할 수 있다. 이 경우에는 포토레지스트의 형성이나 현상, 에칭의공정을 간략화할 수 있다.
제5 실시예.
도 25는 본 발명의 제3 실시예에 따른 자기 기억 장치의 제조 방법을 도시하는 평면도이다. 도 23에 도시된 형상으로 TMR 소자(1)와 스트랩(5)을 정형한 후, 정형을 더 행한다.
도 25는 플러스의 Y 방향 경계 마스크 S13 및 이것을 이용하여 에칭한 후의 TMR 소자(1)와 스트랩(5)의 형상 및 위치 관계를 도시하는 평면도이다. 플러스의 Y 방향 경계 마스크 S13은 직선 상의 경계를 갖고 있으며, 해당 경계가 X 방향과 평행하고, 또한 TMR 소자(1)와 스트랩(5) 중 어디에서도 평면에서 보면 교차하도록 배치된다. 그리고 해당 경계보다도 마이너스의 Y 방향측에서 TMR 소자(1)와 스트랩(5)을 피복한다.
도 26은 X 방향 경계 마스크 S11, 마이너스의 Y 방향 경계 마스크 S12 및 플러스의 Y 방향 경계 마스크 S13을 이용한 포토리소그래피 기술을 실시한 경우의, 자기 기억 장치의 구성을 도시하는 단면도이다. 도 26의 (b)에 도시된 바와 같이 마이너스의 Y 방향뿐만 아니라 플러스의 Y 방향측에서도 TMR 소자(1)와 스트랩(5)의 측면이 일치하고 있다.
이상과 같이 하여 본 실시예에 의하면, TMR 소자(1)와 스트랩(5)에 대하여, 마이너스의 Y 방향 경계 마스크 S12 및 플러스의 Y 방향 경계 마스크 S13을 이용한 포토리소그래피 기술을 실시함으로써, 마이너스의 Y 방향측 및 플러스의 Y 방향측에서 TMR 소자(1)와 스트랩(5)과의 위치 정렬의 마진을 거의 영으로 할 수 있다.
상기 설명에서는, 플러스의 Y 방향 경계 마스크 S13을 이용한 포토리소그래피 기술에서 포지티브형 포토레지스트를 채용하는 경우에 해당하지만, 네가티브형 포토레지스트를 채용해도 된다.
또한, 마이너스의 Y 방향 경계 마스크 S12와 플러스의 Y 방향 경계 마스크 S13 각각에 대응하여 에칭을 행할 필요는 없다. 도 9에 도시한 형상의 TMR 소자(1)와 스트랩(5)에 대하여 포지티브형 포토레지스트로 피복하고, 동일한 포토레지스트에 대하여 마이너스의 Y 방향 경계 마스크 S12를 이용하여 노광하고, 또한 플러스의 Y 방향 경계 마스크 S13을 이용하여 노광하고 현상하는 것에 의해, 마이너스의 Y 방향 경계 마스크 S12와 플러스의 Y 방향 경계 마스크 S13과의 중복 부분과 거의 동일 형상으로 포토레지스트를 정형할 수 있다.
따라서 이 정형 후의 포토레지스트를 에칭 마스크로 하여 TMR 소자(1)와 스트랩(5)을 에칭하는 것에 의해, 도 25, 도 26에 도시되는 형상으로 TMR 소자(1)와 스트랩(5)을 정형할 수 있다. 이 경우에는 포토레지스트의 형성이나 현상, 에칭의 공정을 간략화할 수 있다.
또한, 제1 실시예에서 설명한 바와 같이, TMR 마스크와 마이너스의 Y 방향 경계 마스크 S12와 플러스의 Y 방향 경계 마스크 S13 각각을 이용하여 동일한 포토레지스트에 대하여 노광을 행하고, 포토레지스트의 형성이나 현상, 에칭의 공정을 간략화해도 된다.
제6 실시예.
마이너스의 Y 방향 경계 마스크 S12와 플러스의 Y 방향 경계 마스크 S13 중적어도 어느 한쪽을 채용하는 경우, 비트선(2)에 대한 TMR 소자(1)의 위치 정렬 마진도 거의 영으로 할 수 있다. 비트선(2)의 형성시에 다마신 공정을 채용하지 않고, 소정의 마스크를 채용한 포토레지스트 기술에 의해 에칭을 행하는 것이다.
도 27 내지 도 30은 본 발명의 제6 실시예에 따른 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도이다. 도 12에 도시된 구조를 얻은 후, 층간 산화막(812)을 전면에 형성하고, CMP 처리를 행하여 그 상방의 면을 평탄화한다(도 27). 그리고 층간 질화막(811) 및 층간 산화막(812)을 선택적으로 제거하고, TMR 소자(1)의 상면을 노출하는 개구(905)를 형성한다(도 28). 그리고 전면에 일단 비트선(2)을 형성한다(도 29). 이 때, 비트선(2)은 개구(905)를 충전하여 TMR 소자(1)의 상면과 접속된다. 그 후, 비트선(2) 위에 층간 질화막(814a)을 형성한다(도 30).
도 31은 층간 질화막(814a)을 패터닝하기 위한 Y 방향 경계 마스크 S20의 형상을 도시하는 평면도이다. 해당 평면도에서는 TMR 소자(1)와 스트랩(5)을 병기하고 있다. Y 방향 경계 마스크 S20은 평행하게 연장되는 직선 상의 경계를 두개 갖고 있으며, 도시가 생략된 층간 질화막(814a)을 이들 두개의 경계 사이에서 노출시킨다. Y 방향 경계 마스크 S20은 그 두개의 경계가 중 어디에서도 X 방향으로 평행하게 되어 TMR 소자(1)와 스트랩(5)을 교차하도록 배치된다. 따라서 층간 질화막(814a)을 포지티브형 포토레지스트로 피복하고, Y 방향 경계 마스크 S20을 이용하여 노광하고, 현상하는 것에 의해, Y 방향 경계 마스크 S20과 거의 동일 형상으로 포토레지스트를 정형할 수 있다. 이 정형 후의 포토레지스트를 에칭 마스크로하여 층간 질화막(814a)을 에칭하여 정형한다.
도 32 내지 도 36은 Y 방향 경계 마스크 S20을 이용한 포토리소그래피 기술을 실시한 후의, 자기 기억 장치의 제조 방법을 공정순으로 도시하는 단면도이다. 도 32는 층간 질화막(814a)을 정형하고, 포토레지스트를 제거한 후의 구조를 도시한다. 이어서, 정형된 층간 질화막(814a)을 마스크로 하여 비트선(2), TMR 소자(1), 스트랩(5)을 에칭하는 것에 의해, 비트선(2), TMR 소자(1), 스트랩(5)을 층간 질화막(814a)과 동일 형상으로 정형한다(도 33). TMR 소자(1)는 스트랩(5)뿐만 아니라, 비트선(2)에 대해서도 자기 정합적으로 형성되며, Y 방향의 위치 정렬을 위한 마진을 거의 영으로 할 수 있다.
층간 질화막(810, 814a) 위, 및 비트선(2), TMR 소자(1), 스트랩(5), 층간 산화막(812) 및 층간 질화막(811, 814a)의 측면에 층간 질화막(814b)을 형성한다(도 34). 그리고 층간 산화막(813)을 층간 질화막(814b) 위에 형성하고, 층간 질화막(814b)을 스토퍼로 하는 CMP 처리에 의해, 층간 산화막(813)과 층간 질화막(814b)과의 단차를 없앤다(도 35). 또한 층간 산화막(813)과 층간 질화막(814b)과의 위에 층간 질화막(815)을 형성한다(도 36). 이와 같이 하여 비트선(2) 위에는 패시베이션막이 형성된다.
이상과 같이 하여 본 실시예에 따르면, TMR 소자(1)와 스트랩(5)뿐만 아니라, 비트선(2)에 대해서도 동일한 Y 방향 경계 마스크 S20을 이용한 포토리소그래피 기술을 실시함으로써, Y 방향에 관한 TMR 소자(1)와 스트랩(5)과 비트선(2)과의 위치 정렬의 마진을 거의 영으로 할 수 있다.
또한, 상기의 설명에서는 Y 방향 경계 마스크 S20을 이용한 포토리소그래피 기술에 대하여 포지티브형 포토레지스트를 채용한 경우에 대해 설명했지만, 네가티브형 포토레지스트를 채용해도 된다. 그 경우에는 X 방향으로 평행한 두개의 직선의 사이를 피복하는 마스크가 채용되어, TMR 소자(1)와 스트랩(5) 중 어디에서도 평면에서 보면 교차하도록 배치된다.
또, 제4 실시예에서 설명된 바와 같이, 마이너스의 Y 방향 경계 마스크 S12를 이용한 포토리소그래피 기술에 의해 층간 질화막(814a)를 정형해도 된다. 그리고 정형된 층간 질화막(814a)을 마스크로 하여 비트선(2), TMR 소자(1), 스트랩(5)을 에칭하는 것에 의해, 비트선(2), TMR 소자(1), 스트랩(5)을 자기 정합적으로 형성하여 마이너스의 Y 방향의 위치 정렬을 위한 마진을 거의 영으로 할 수 있다. 이에 의해 TMR 소자(1), 스트랩(5)은 평면에서 보면, 도 19에 도시된 바와 같은 형상으로 정형된다. 또한 상술한 바와 같이 비트선(2), TMR 소자(1), 스트랩(5)을 정형한 경우에, 층간 질화막(815)을 형성한 상태의 단면 구조를, 도 37에 도시한다.
또한, 제2 실시예에서 설명된 바와 같이 X 방향 경계 마스크 S11 및 마이너스의 Y 방향 경계 마스크 S12를 이용한 포토리소그래피 기술에 의해 층간 질화막(814a)을 정형해도 된다. 그리고 정형된 층간 질화막(814a)을 마스크로 하여 비트선(2), TMR 소자(1), 스트랩(5)을 에칭하는 것에 의해, 비트선(2), TMR 소자(1), 스트랩(5)을 자기 정합적으로 형성하여 마이너스의 X 방향의 위치 정렬을 위한 마진 및 마이너스의 Y 방향의 위치 정렬을 위한 마진을 거의 영으로 할 수 있다. 이에 따라 TMR 소자(1), 스트랩(5)은 평면에서 보면, 도 19에 도시한 바와 같은 형상으로 정형된다. 또한 상술된 바와 같이 비트선(2), TMR 소자(1), 스트랩(5)을 정형한 경우에, 층간 질화막(815)을 형성한 상태의 단면 구조를 도 38에 도시한다.
또한, 제3 실시예에서 설명한 바와 같이 X 방향 경계 마스크 S11, 마이너스의 Y 방향 경계 마스크 S12 및 플러스의 Y 방향 경계 마스크 S13을 이용한 포토리소그래피 기술에 의해 층간 질화막(814a)을 정형해도 된다. 그리고 정형된 층간 질화막(814a)을 마스크로 하여 비트선(2), TMR 소자(1), 스트랩(5)을 에칭하는 것에 의해, 비트선(2), TMR 소자(1), 스트랩(5)을 자기 정합적으로 형성하며, Y 방향의 위치 정렬을 위한 마진 및 마이너스의 X 방향의 위치 정렬을 위한 마진을 거의 영으로 할 수 있다. 이에 따라 TMR 소자(1), 스트랩(5)은 평면에서 보면, 도 21에 도시한 바와 같은 형상으로 정형된다. 또한 상술된 바와 같이 비트선(2), TMR 소자(1), 스트랩(5)을 정형한 경우에, 층간 질화막(815)을 형성한 상태의 단면 구조를 도 39에 도시한다.
제7 실시예.
본 실시예에서는, 간섭 셀의 발생을 회피하는 기술을 제공한다. 도 1을 참조하여, 기입 동작 시에 디지트선 DM및 비트선 BN에 전류를 흘리고, 비트선 BN+1에 전류가 흘리지 않는 경우를 생각한다. 비트선 BN이 발생하는 자계는 메모리 셀 CM(N+1)에도 미치므로, 디지트선 DM에 흐르는 전류나 비트선 BN에 흐르는 전류가 크면, 메모리 셀 C(M+1)에도 실수하여 기입이 행해질 가능성이 있다.
도 40은 이러한 간섭 셀의 발생을 설명하는 그래프로서, TMR 소자(1)에 대하여 마이너스의 X 방향으로 인가되는 자계 Hx와, 마이너스의 Y 방향으로 인가되는 자계 Hy에 대한, 기록층(101)의 2종류의 아스테로이드 곡선 L1, L2가 도시되어 있다. TMR 소자(1)에서 Y 방향으로 자화하여 기록을 행하기 때문에, TMR 소자(1)의 자화 용이축 및 자화 곤란축은 각각 Y 방향 및 X 방향으로 설정된다. TMR 소자에 공급되는 자계 Hx, Hy를 나타내는 점(Hx, Hy)이 아스테로이드 곡선보다도 원점0에 가까운 경우에는 기록층(101)의 자화 방향으로 영향을 주지 않는다. 반대로 아스테로이드 곡선보다도 원점0으로부터 먼 경우에는, 기록층(101)의 자화 방향에 영향을 주고, 비록 TMR 소자(1)의 기록층(101)이 플러스의 Y 방향으로 자화되어 있어도, 이것을 반전하여 마이너스의 Y 방향으로 자화시킨다.
도 2에 도시된 디지트선(3)(도 1에서는 디지트선 DM)에서 플러스의 Y 방향으로 전류가 흐르는 것에 의해, 그 바로 위의 TMR 소자(1)(도 1을 참조하여 설명하면 메모리 셀 CMN, CM(N+1)의 TMR 소자(1))에 대하여 자계 Hx가 플러스의 X 방향으로 인가된다. 또한 비트선(2)(도 1에서는 비트선 BN)에서 플러스의 X 방향으로 전류가 흐르는 것에 의해, 그 바로 아래의 TMR 소자(1)(도 1을 참조하여 설명하면 메모리 셀 CMN의 TMR 소자(1))에 대하여 자계 Hy가 플러스의 Y 방향으로 인가된다. 기록층(101)이 아스테로이드 곡선 L1을 나타내고, 전류가 흐른 비트선(2)의 바로아래의 TMR 소자(1)에 인가되는 자계 Hy가 값 Hy2이고, 전류가 흐른 비트선(2)의 바로 아래에는 없는 TMR 소자(1)에 인가되는 자계 Hy가 값 Hy1이면, 전류가 흐른 디지트선(3)의 바로 위의 TMR 소자(1)에서의 자계 Hx의 값을 Hx1로 설정하여 간섭 셀의 발생을 회피할 수 있다.
그러나 메모리 셀의 동작 마진을 넓게 취하기 위해서는, 전류가 흐른 디지트선(3)의 바로 위의 TMR 소자(1)에서의 자계 Hx의 값을 크게 설정하는 것이 바람직하다. 그러나 자계 Hx의 값을 Hx2(>Hx1)로 설정하면, 자계 Hy의 값이 Hy1라도 기입 동작이 발생하여, 전류가 흐른 비트선(2)의 바로 아래에는 없는 TMR 소자(1)에도 기입이 행해진다. 이러한 간섭 셀의 발생을 회피하기 위해서는, 자계 Hx로서 채용되는 값의 근방에서 아스테로이드 곡선 L1보다도 기울기가 급격한 아스테로이드 곡선 L2를, 기록층(101)이 나타나는 것이 바람직하다. 아스테로이드 곡선 L2에 관하여 보면, 자계 Hx2가 인가되어 있는 상태에서 자계 Hy1이 인가되어 있는 기록층(101)은 자화 방향이 변화하지 않고, 자계 Hy2가 인가되어 있는 기록층(101)은 자화 방향이 변화하지 않기 때문이다.
이와 같이, 자화 곤란축 방향의 인가 자계 Hx가 낮은 영역에서 아스테로이드 곡선의 기울기를 증가시키기 위해서는, 자성층의 형상을, 그 자화 곤란축 방향의 치수를 자화 용이축 방향의 치수보다도 작게 하면 된다. 도 41은 자성층으로서 NiFe의 막 두께 및 자화 곤란축 방향의 치수를 고정하고, 자화 용이축 방향의 치수를 바꾼 경우의 아스테로이드 곡선을 나타내는 그래프이다. 횡축에 자계 Hx, 종축에 자계 Hy를, 각각 임의 단위로 채용하고 있다. 여기서 자화 용이축 방향의 치수를 자화 곤란축 방향의 치수에서 제한 값을 어스펙트비 k로서 나타내고 있다. 어스펙트비 k를 크게 할수록 아스테로이드 곡선의 기울기는 급격하게 되지만, 소자의 미세화라는 관점에서는 바람직하지 않다.
그러나, 제1 실시예에서 도 10을 이용하여 소개된 바와 같이, X 방향(자화 곤란축 방향)으로 평행한 축에 대하여 선 대칭이고, Y 방향(자화 용이축 방향)에 대하여 비대칭인 형상에서는 어스펙트비가 작아도, 그 아스테로이드의 기울기를 현저히 급격하게 할 수 있다.
도 42는 제7 실시예에 관한 TMR 소자의 기록층(101)의 형상을 예시하는 평면도이고, 상방에서 하방으로 향하는 방향에서 본(마이너스의 Z 방향을 따라 본) 도면이다. 자화 곤란축 방향의 폭 Dx, 자화 용이축 방향의 폭 Dy를 이용하여, 편의적으로 어스펙트비 K가 Dy/Dx로 정의된다. 해당 기록층(101)에서는, 구형(矩刑)에서의 플러스의 X 방향측과 플러스의 Y 방향측의 각, 및 플러스의 X 방향측과 마이너스의 Y 방향측의 각이 반경 r의 원호로 되어 있고, D 자형의 형상을 갖고 있다. 단 반경 r은 이하에서는 자화 곤란축 방향의 폭 Dx로 규격화하여 나타낸다.
도 43은, 도 41에 도시한 구형(矩刑)의 자성층의 아스테로이드 곡선에 대하여, 도 42에 도시된 D 자형의 형상을 갖는 자성층의 아스테로이드 곡선 L3을 추가 기록한 그래프이다. 여기서는 K=1.2, r=0.4의 경우가 예시되어 있고, NiFe의 막 두께 및 자화 곤란축 방향의 치수는 도 41에 도시된 아스테로이드 곡선을 나타내는구형의 자성층과 동일하다
자계 Hx가 80(임의 단위) 정도의 값보다도 큰 경우에는, 아스테로이드 곡선 L3은 어스펙트비 k가 1.0의 구형(矩刑)의 아스테로이드 곡선과 거의 중첩되어 있다. 그러나 자계 Hx가 80(임의 단위) 근방에서 아스테로이드 곡선 L3은 급격한 경사를 나타내고 있으며, 자계 Hx가 80(임의 단위)보다도 작아지면, 아스테로이드 곡선 L3은 어스펙트비 k가 2.0의 구형의 아스테로이드 곡선보다도 훨씬 큰 자계 Hy의 값을 채용하고 있다.
따라서 아스테로이드 곡선 L3을 나타내는 기록층(101)을 갖는 TMR 소자(1)에 대하여, 도 40의 자계 Hx1, Hx2를 각각 80(임의 단위)보다도 작고, 80(임의 단위)보다도 크게 하는 것에 의해, 간섭 셀의 발생을 회피할 수 있다. 게다가 구형(矩刑)의 경우와 비교하여 미세화를 저해하기 어렵다.
이러한 급격한 아스테로이드 곡선의 기울기는, 자계 Hx의 값이 임의의 임계값(도 43의 예에서는 80(임의 단위))을 취하는 경우를 경계로 하여, 자성층의 자화 상태가 다르기 때문이다. 즉, 해당 임계값보다도 작은 자계가 자화 곤란축 방향으로 인가된 경우에는 소위 C형의 자화 분포가, 해당 임계값보다도 큰 자계가 자화 곤란축 방향으로 인가된 경우에는 소위 S형의 자화 분포가 각각 발생하고 있다.
도 44는 자화 분포를 도시하는 모식도로서, 도 44의 (a), (b)는 각각 C 형 및 S 형의 자화 분포를 도시하고 있다. 여기서는 중 어디에서도 Hy=0의 경우가 예시되어 있다. 자계 Hx가 임계값보다도 작은 경우, 도 44의 (a)에 도시된 바와 같이, 자화 용이축 방향을 따라(여기서는 전체적으로 마이너스의 Y 방향을 향하여) 자화되어 있으며, X 방향의 성분은 작다. C 형의 자화 분포에서는 자화 반전시키기 위해 필요한 자계 Hy가 커지므로, 상술한 바와 같이 급격한 기울기를 갖는 아스테로이드 곡선이 얻어진다.
도 45는 도 42에 도시된 D 자형의 형상을 갖는 자성층에 대하여, 다양한 어스펙트비 K, 반경 r의 아스테로이드 곡선을 플롯한 그래프이다. 반경 r을 크게 하는 것에 의해, 아스테로이드 곡선의 기울기를 급격하게 하는 자계 Hx의 임계값을 크게 할 수 있다. 또 어스펙트비 K를 작게 하는 것에 의해, 아스테로이드 곡선의 기울기를 급격하게 할 수 있다. 이것은 소자의 미세화의 관점에서는 바람직한 특성이라고 할 수 있다.
도 46 내지 도 48은 본 실시예에 따른 자성체의 형상, 즉 X 방향(자화 곤란축 방향)으로 평행한 축에 대하여 선 대칭이고, Y 방향(자화 용이축 방향)에 대하여 비대칭인 형상을 분류하여 예시하는 평면도이다. 도 46은 마이너스의 X 방향측의 끝이 Y 방향으로 평행한 직선만으로 구성되어 있는 경우를 도시하고 있다. 또한 도 47은 마이너스의 X 방향측(도면에서는 파선의 좌측)이 곡선 부분만으로 구성되어 있는 경우 및 직선 부분과 곡선 부분으로 구성되어 있는 경우를 도시하고 있다. 또한 도 48은 마이너스의 X 방향측이 복수개의 직선 부분만으로 구성되어 있는 경우 및 복수개의 직선 부분과 곡선 부분으로 구성되어 있는 경우를 도시하고 있다.
또한 도 46 내지 도 48의 어떤 도면에서도, 플러스의 X 방향측은 직선 부분이 없는 경우/직선 부분이 X 방향으로 평행한 경우/직선 부분이 Y 방향으로 평행한 경우/X 방향으로 평행한 직선 부분과 Y 방향으로 평행한 직선 부분을 포함하는 경우로 각각 분류되어 있다.
도 47에 도시된 형상은, 도 46에 도시된 형상과 비교하여, 마이너스의 X 방향측에서 각이 라운딩되어 있으므로, 자화의 반전이 용이하다는 이점이 있다. 또한 도 48에 도시한 형상은, 도 46이나 도 47에 도시한 형상과 비교하여, 면적을 넓혀, 열 요란에 강하다는 이점이 있다.
도 48에 도시한 구조는, 복수개의 마스크를 채용하는 것에 의해, 제1 실시예 내지 제6 실시예과 마찬가지로 하여 형성할 수 있다. 도 9에 도시된 형상의 TMR 소자(1)와 스트랩(5)을 포지티브형 포토레지스트로 피복하고, 플러스의 X 방향과 마이너스의 Y 방향의 사이에 위치하는 방향으로 연장되는 직선을 경계로 하여 갖는 마스크 S41을 이용하여 노광하고, 현상하는 것에 의해, 마스크 S41과 거의 동일 형상으로 포토레지스트를 정형할 수 있다. 따라서 이 정형 후의 포토레지스트를 에칭 마스크로 하여 TMR 소자(1)와 스트랩(5)을 에칭하는 것에 의해, 도 49에 도시되는 형상으로 TMR 소자(1)와 스트랩(5)을 정형할 수 있다.
또한 TMR 소자(1)와 스트랩(5)을 포지티브형 포토레지스트로 피복하고, 플러스의 X 방향과 플러스의 Y 방향의 사이에 위치한 방향으로 연장되는 직선을 경계로 하여 갖는 마스크 S42를 이용하여 노광하고, 현상하는 것에 의해, 마스크 S42와 거의 동일 형상으로 포토레지스트를 정형할 수 있다. 따라서 이 정형 후의 포토레지스트를 에칭 마스크로 하여 TMR 소자(1)와 스트랩(5)을 에칭하는 것에 의해, 도 50에 도시한 형상으로 TMR 소자(1)와 스트랩(5)을 정형할 수 있다. 마스크 S41, S42에 의해, 도 48에 도시된 형상의 마이너스의 X 방향측의 형상을 얻을 수 있다.
본 발명에 따른 자기 기록 소자에 따르면, 임계값보다도 작은 자계가 자화 곤란축 방향으로 인가된 경우에는, 자성층의 자화 용이축에 큰 자계를 인가하지 않으면 자성층의 자화 분포를 반전할 수 없다. 한편, 임계값보다도 큰 자계가 자화 곤란축 방향으로 인가된 경우에는, 자성층의 자화 용이축에 작은 자계를 인가해도 자성층의 자화 분포를 반전할 수 있다. 따라서 해당 자성층을 갖는 자기 기록 소자를 이용한 메모리 셀에서는, 간섭 셀의 발생을 회피할 수 있다.
본 발명에 따른 자기 기록 소자의 제조 방법에 따르면, 자기 기록 소자와 도전체와의 위치 정렬 마진을 거의 영으로 할 수 있다.

Claims (3)

  1. 자화 곤란축(磁化困難軸) 방향으로 인가되는 자계가 임계값보다도 큰 경우에는 S형의 자화 분포를, 상기 임계값보다도 작은 경우에는 C형의 자화 분포를, 각각 나타내는 자성층을 갖는 자기 기록 소자.
  2. 제1항에 있어서,
    상기 자성층의 형상은 자화 곤란축 방향과 평행한 축에 대하여 대칭이고, 자화 용이축(磁化容易軸) 방향에 대하여 비대칭인 자기 기록 소자.
  3. 자기 기록 소자와, 상기 자기 기록 소자에 접속되는 제1 도전체를 제조하는 방법으로서,
    상기 자기 기록 소자와 상기 제1 도전체를 동일한 마스크를 이용한 포토리소그래피 기술에 의해 정형하는 정형 공정을 포함하는 것을 특징으로 하는 자기 기록 소자의 제조 방법.
KR1020040020292A 2003-03-27 2004-03-25 자기 기록 소자, 및 자기 기억 장치 및 그 제조 방법 KR100710113B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003088260A JP2004296859A (ja) 2003-03-27 2003-03-27 磁気記録素子及び磁気記録素子の製造方法
JPJP-P-2003-00088260 2003-03-27

Publications (2)

Publication Number Publication Date
KR20040084817A true KR20040084817A (ko) 2004-10-06
KR100710113B1 KR100710113B1 (ko) 2007-04-23

Family

ID=33402443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040020292A KR100710113B1 (ko) 2003-03-27 2004-03-25 자기 기록 소자, 및 자기 기억 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US20040246777A1 (ko)
JP (1) JP2004296859A (ko)
KR (1) KR100710113B1 (ko)
CN (2) CN1866361A (ko)
TW (1) TWI248080B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110081078A (zh) * 2019-04-28 2019-08-02 广西科技大学 一种用于减重机构与悬吊机构间的连接装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
US7355884B2 (en) * 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
JP5072012B2 (ja) 2005-11-14 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009164390A (ja) 2008-01-08 2009-07-23 Renesas Technology Corp 磁気記録装置
US8455267B2 (en) 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
EP2546836A1 (en) * 2011-07-12 2013-01-16 Crocus Technology S.A. Magnetic random access memory cell with improved dispersion of the switching field
US11069743B1 (en) * 2020-06-09 2021-07-20 Globalfoundries Singapore Pte. Ltd. Non-volatile memory elements with a multi-level cell configuration

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757695A (en) * 1997-02-05 1998-05-26 Motorola, Inc. Mram with aligned magnetic vectors
DE10026353A1 (de) * 2000-05-27 2001-11-29 Mannesmann Vdo Ag Abgeschirmte, elektronische Schaltung
US6682943B2 (en) * 2001-04-27 2004-01-27 Micron Technology, Inc. Method for forming minimally spaced MRAM structures
JP4731041B2 (ja) * 2001-05-16 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP4462790B2 (ja) * 2001-09-04 2010-05-12 ソニー株式会社 磁気メモリ
US6798691B1 (en) * 2002-03-07 2004-09-28 Silicon Magnetic Systems Asymmetric dot shape for increasing select-unselect margin in MRAM devices
JP3808799B2 (ja) 2002-05-15 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
US6577529B1 (en) * 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device
US6947313B2 (en) * 2003-08-27 2005-09-20 Hewlett-Packard Development Company, L.P. Method and apparatus of coupling conductors in magnetic memory
US6798690B1 (en) * 2004-01-10 2004-09-28 Honeywell International Inc. Magnetic switching with expanded hard-axis magnetization volume at magnetoresistive bit ends

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110081078A (zh) * 2019-04-28 2019-08-02 广西科技大学 一种用于减重机构与悬吊机构间的连接装置
CN110081078B (zh) * 2019-04-28 2024-04-19 广西科技大学 一种用于减重机构与悬吊机构间的连接装置

Also Published As

Publication number Publication date
JP2004296859A (ja) 2004-10-21
CN1267899C (zh) 2006-08-02
US20040246777A1 (en) 2004-12-09
CN1866361A (zh) 2006-11-22
KR100710113B1 (ko) 2007-04-23
TWI248080B (en) 2006-01-21
TW200425137A (en) 2004-11-16
CN1542748A (zh) 2004-11-03
US20080168649A1 (en) 2008-07-17

Similar Documents

Publication Publication Date Title
US6884633B2 (en) Semiconductor memory device using magneto resistive element and method of manufacturing the same
US6954372B2 (en) Magnetic storage element, production method and driving method therefor, and memory array
US7635884B2 (en) Method and structure for forming slot via bitline for MRAM devices
TWI533417B (zh) Semiconductor device
CN112750856B (zh) 半导体器件及其形成方法
US20040056288A1 (en) Magnetic memory device and method of manufacturing the same
US8729648B2 (en) Magnetic body device and manufacturing method thereof
US20080168649A1 (en) Magnetic recording element and method of manufacturing magnetic recording element
JP2008226919A (ja) 磁気ランダムアクセスメモリ及びその製造方法
TW200308108A (en) Production method of magnetic memory device
US7095071B2 (en) Magnetic random access memory
US7205590B2 (en) Semiconductor memory device provided with magneto-resistive element and method for fabricating the same
JP4664573B2 (ja) 磁気半導体記憶装置
US20060278908A1 (en) Write line design in MRAM
US7122385B2 (en) Magnetic memory device having magnetic circuit and method of manufacture thereof
JP2008283145A (ja) 磁気ランダムアクセスメモリおよびその製造方法
US20060056232A1 (en) Magnetic memory and manufacturing method thereof
US7262449B2 (en) MTJ element for magnetic random access memory
US20050275000A1 (en) MRAM and method of manufacturing the same
JP2006279047A (ja) 磁気メモリ装置及びその製造方法
KR20230038894A (ko) Mram 소자를 포함하는 임베디드 소자
JP2008192693A (ja) 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法
JP2008235659A (ja) ヨーク型磁気記憶装置の製造方法、ヨーク型磁気記憶装置
KR20020054671A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee