KR20040078412A - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20040078412A
KR20040078412A KR1020030013352A KR20030013352A KR20040078412A KR 20040078412 A KR20040078412 A KR 20040078412A KR 1020030013352 A KR1020030013352 A KR 1020030013352A KR 20030013352 A KR20030013352 A KR 20030013352A KR 20040078412 A KR20040078412 A KR 20040078412A
Authority
KR
South Korea
Prior art keywords
forming
contact
insulating film
interlayer insulating
entire surface
Prior art date
Application number
KR1020030013352A
Other languages
English (en)
Inventor
신현상
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030013352A priority Critical patent/KR20040078412A/ko
Publication of KR20040078412A publication Critical patent/KR20040078412A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로,
반도체소자의 콘택 공정시 오정렬로 인한 특성 열화를 방지하기 위하여, 패턴 사이를 매립하는 평탄화된 층간절연막 형성공정시 평탄화된 패턴 사이의 단차에 의한 요부가 구비되도록 층간절연막의 평탄화식각공정을 적당히 실시하고 후속공정으로 콘택플러그용 도전층을 증착한 다음, 상기 층간절연막과 평탄하도록 상기 콘택플러그용 도전층을 식각하여 자기정렬적으로 콘택플러그에 접속되는 콘택패드를 형성함으로써 오정렬로 인한 소자의 특성 열화를 방지하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키며 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 금속배선 형성방법{A method for forming a metal line of semiconductor device}
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 제1금속배선의 콘택공정시 오정렬로 인한 하부구조의 손상을 방지할 수 있도록 자기정렬적인 콘택패드를 형성하는 기술에 관한 것이다.
일반적으로 반도체소자를 구동하기 위하여, 이들을 전기적으로 동작시킬 수 있는 회로를 구성하여야 한다.
상기한 회로는 소자의 주변회로부에서 반도체소자의 각각 구성물을 전기적으로 콘택하는 금속배선을 예정된 형태로 형성한 것이다.
가장 하부에 형성되는 금속배선을 제1금속배선이라 하며 그 상부에 다수의 금속배선이 형성될 수 있다.
도 1 은 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도로서, 낸드 ( NAND ) 데이터 플래쉬 메모리에서 소오스 라인 콘택부만을 도시한 것이다.
먼저, 반도체기판(11) 상부에 게이트전극(13)을 형성한다. 이때, 상기 게이트전극(13)은 상부 및 측벽에 하드마스크층(도시안됨)과 절연막 스페이서(도시안됨)가 각각 구비된 것이다.
전체표면상부에 식각장벽층(15)을 형성하고 전체표면상부에 제1층간절연막(17)을 6000 ∼ 7000 Å 두께로 형성한 다음, 이를 평탄화식각하여 2000 ∼ 2500 Å 두께만큼 남긴다.
금속배선 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 반도체기판(11)의 소오스 영역을 노출시키는 제1콘택홀(19)을 형성한다.
상기 제1콘택홀(19)을 매립하는 콘택플러그(21)를 형성한다. 이때, 상기 콘택플러그(21)는 상기 제1콘택홀(19)을 포함한 전체표면상부에 콘택플러그용 도전층을 증착하고 상기 제1층간절연막(17)을 식각장벽으로 하여 평탄화식각공정으로형성한다.
전체표면상부에 제2층간절연막(23)을 형성하고 상기 콘택플러그(21)를 노출시키는 제2콘택홀(25)을 형성한다. 이때, 상기 제2콘택홀(25)은 금속배선 콘택마스크를 이용한 사진식각공정으로 형성한다.
이때, 상기 사진식각공정은 반도체기판(11)이나 게이트전극(13)을 노출시키는 콘택홀(도시안됨)을 동시에 형성하므로, 상기 콘택플러그(21)를 노출시키는 제2콘택홀(25)의 오정렬시 하부층인 게이트전극(13)이나 반도체기판(11)을 노출시켜 상기 제2콘택홀(25)을 매립할 금속배선과 쇼트될 수 있다.
상기 제2콘택홀(25)을 포함한 전체표면상부에 금속배선용 도전층을 증착하고 이를 금속배선 마스크(도시안됨)를 이용하여 패터닝함으로써 금속배선(27)을 형성한다.
상기한 바와 같이 종래기술에 따른 반도체소자의 금속배선 형성방법은, 상기한 제2콘택홀(25)을 형성하기 위한 사진식각공정시 오정렬이 유발되면 반도체소자의 전기적 특성을 열화시키고 그에 따른 반도체소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 패턴 사이를 매립하는 평탄화된 층간절연막 형성공정시 평탄화된 패턴 사이의 단차에 의한 요부가 구비되도록 층간절연막의 평탄화식각공정을 적당히 실시하고 후속공정으로 콘택플러그용 도전층을 증착한 다음, 상기 층간절연막과 평탄하도록 상기 콘택플러그용도전층을 식각하여 자기정렬적으로 콘택플러그에 접속되는 콘택패드를 형성함으로써 오정렬로 인한 소자의 특성 열화를 방지하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 2a 및 도 2b 는 본 발명에 따른 반도체소자의 금속배선 형성방법을 도시한 단면 셈사진.
< 도면의 주요 부분에 대한 부호의 설명 >
11 : 반도체기판 13 : 게이트전극
15 : 식각장벽층 17 : 제1층간절연막
19 : 제1콘택홀 21 : 콘택플러그
23 : 제2층간절연막 25 : 제2콘택홀
27 : 금속배선용 도전층
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
반도체기판 상에 소오스/드레인 접합영역 및 게이트전극을 형성하는 공정과,
전체표면상부에 식각장벽층을 일정두께 형성하고, 그 상부에 층간절연막을 형성하는 공정과,
상기 게이트전극의 간격에 의하여 타부분보다 낮게 구비되는 상기 층간절연막의 단차를 남기는 평탄화식각공정과,
콘택마스크를 이용한 사진식각공정으로 상기 게이트전극 사이의 상기 소오스 접합영역을 노출시키는 콘택홀을 형성하는 공정과,
상기 콘택홀을 매립하는 콘택플러그용 도전층을 전체표면상부에 형성하고 상기 제2층간절연막을 식각장벽으로하여 상기 콘택플러그용 도전층을 평탄화식각함으로써 상기 낮은 단차 부분의 층간절연막 상에 콘택패드를 형성하는 동시에 상기 콘택홀을 매립하는 콘택플러그를 형성하는 공정을 포함하는 것과,
상기 층간절연막은 HDP ( high density plasma ) 또는 BPSG ( boro phospho silicate glass ) 절연막으로 형성하는 것과,
상기 층간절연막은 3000 ∼ 5000 Å 두께로 형성하는 것과,
상기 평탄화식각공정은 CMP 또는 ACE 공정으로 실시하는 것과,
상기 평탄화식각공정은 상기 층간절연막이 상기 게이트전극 상부로부터 1500 ∼ 2500 Å 두께만큼 남기는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 2a 및 도 2b 는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면 셈사진으로서, 낸드 ( NAND ) 데이터 플래쉬 메모리에서 소오스 라인 콘택부분 만을 도시한 것이다.
도 2a 를 참조하면, 반도체기판(도시안됨)에 소오스/드레인 접합영역(도시안됨) 및 게이트전극(도시안됨)을 형성한다. 이때, 상기 게이트전극은 상부 및 측벽에 하드마스크층(도시안됨)과 절연막 스페이서(도시안됨)가 각각 구비된 것이다.
전체표면상부에 식각장벽층(도시안됨)을 형성한다.
전체표면상부에 제1층간절연막(도시안됨)을 3000 ∼ 5000 Å 두께로 형성한 다음, 이를 평탄화식각하여 게이트전극의 상부에 1500 ∼ 2500 Å 두께만큼 남긴다. 이때, 상기 제1층간절연막은 BPSG 절연막과 같이 유동성이 우수한 산화물질로 형성한다.
상기 제1층간절연막의 증착두께를 종래기술보다 얇게 하기 때문에 하부구조물에 의한 단차가 더욱 크게 나타난다. 따라서, 종래보다 얇게 증착하고 게이트전극 상부에 종래와 똑같은 두께를 남기는 경우 단차가 큰 상태에서 더욱 얇은 두께를 평탄화식각하게 되기 때문에 단차가 남게 된다. 참고로, 낸드 데이터 플래쉬 메모리 소자에서 소오스 라인 부분은 타부분보다 넓은 패턴 간격을 유지하고 있다.
여기서, 상기 평탄화식각공정은 CMP ( chemical mechanical polishing ) 또는 ACE ( Advanced Chemical etching ) 방법으로 실시한다.
도 2b를 참조하면, 금속배선 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 반도체기판의 소오스 라인 콘택 부분을 노출시키는 제1콘택홀을 형성한다. 이때, 상기 제1콘택홀에 인접한 제1층간절연막의 상부는 타부분에 비하여 낮은 단차를 갖는다.
후속 공정으로, 상기 제1콘택홀을 포함하는 전체표면상부에 콘택플러그용 도전층(도시안됨)을 형성한다.
상기 제1층간절연막을 식각장벽으로 하는 평탄화식각공정으로 상기 콘택플러그용 도전층을 식각하여 콘택플러그를 형성한다.
이때, 상기 콘택홀 주변의 낮은 단차부분에 상기 콘택플러그에 접속되는 콘택 패드가 자기정렬적으로 형성된다.
그 다음, 전체표면상부에 제2층간절연막(도시안됨)을 형성하고 금속배선 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 콘택패드 또는 콘택플러그를 노출시키는 제2콘택홀(도시안됨)을 형성한다.
상기 제2콘택홀을 매립하는 금속배선용 도전층(도시안됨)을 전체표면상부에 형성하고 이를 금속배선 마스크(도시안됨)을 이용하여 패터닝함으로써 금속배선(도시안됨)을 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 금속배선 콘택 플러그의 형성공정시 제1층간절연막의 콘택 영역 부분에 구비되는 낮은 단차가 유지되도록 평탄화식각공정을 실시함으로써 후속 콘택플러그 형성공정시 콘택플러그에 접속되는 콘택패드를 자기정렬적으로 형성할 수 있도록 하여 오정렬에 의한 소자의 특성 열화를 방지하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 효과를 제공한다.

Claims (5)

  1. 반도체기판 상에 소오스/드레인 접합영역 및 게이트전극을 형성하는 공정과,
    전체표면상부에 식각장벽층을 일정두께 형성하고, 그 상부에 층간절연막을 형성하는 공정과,
    상기 게이트전극의 간격에 의하여 타부분보다 낮게 구비되는 상기 층간절연막의 단차를 남기는 평탄화식각공정과,
    콘택마스크를 이용한 사진식각공정으로 상기 게이트전극 사이의 상기 소오스 접합영역을 노출시키는 콘택홀을 형성하는 공정과,
    상기 콘택홀을 매립하는 콘택플러그용 도전층을 전체표면상부에 형성하고 상기 제2층간절연막을 식각장벽으로하여 상기 콘택플러그용 도전층을 평탄화식각함으로써 상기 낮은 단차 부분의 층간절연막 상에 콘택패드를 형성하는 동시에 상기 콘택홀을 매립하는 콘택플러그를 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 층간절연막은 HDP 또는 BPSG 절연막으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 층간절연막은 3000 ∼ 5000 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 평탄화식각공정은 CMP 또는 ACE 공정으로 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 평탄화식각공정은 상기 층간절연막이 상기 게이트전극 상부로부터 1500 ∼ 2500 Å 두께만큼 남기는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1020030013352A 2003-03-04 2003-03-04 반도체소자의 금속배선 형성방법 KR20040078412A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030013352A KR20040078412A (ko) 2003-03-04 2003-03-04 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030013352A KR20040078412A (ko) 2003-03-04 2003-03-04 반도체소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20040078412A true KR20040078412A (ko) 2004-09-10

Family

ID=37363722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030013352A KR20040078412A (ko) 2003-03-04 2003-03-04 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20040078412A (ko)

Similar Documents

Publication Publication Date Title
KR100562675B1 (ko) 반도체 소자의 제조방법
KR100751663B1 (ko) 반도체 소자의 제조 방법
KR20040078412A (ko) 반도체소자의 금속배선 형성방법
KR20090026619A (ko) 반도체 소자 및 그 제조방법
KR100695514B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100350767B1 (ko) 반도체 소자의 제조방법
KR20090026620A (ko) 반도체 소자 및 그 제조방법
KR100252884B1 (ko) 반도체 소자의 배선 형성방법
KR20020049360A (ko) 반도체 메모리 소자의 제조 방법
KR100546145B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100400322B1 (ko) 반도체소자의 형성방법
KR101026370B1 (ko) 반도체 소자의 제조 방법
KR20050066192A (ko) 반도체소자의 콘택 형성방법
KR100609523B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100445408B1 (ko) 반도체소자의콘택방법
KR20010003442A (ko) 반도체 소자의 배선 형성방법
KR20020058589A (ko) 반도체 소자의 콘택 형성 방법
KR20050002362A (ko) 반도체소자의 콘택플러그 형성방법
KR20060133791A (ko) 반도체 소자의 금속배선 형성방법
KR20010056792A (ko) 이중 다마신 공정을 이용한 배선 형성 방법
KR20050030345A (ko) 반도체소자의 금속배선 형성방법
KR19990055747A (ko) 반도체소자 및 그 제조방법
KR20050049635A (ko) 반도체 소자의 제조 방법
KR20050010248A (ko) 반도체소자의 콘택 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid