KR20040076859A - 실리콘 에피텍셜 웨이퍼 및 그 제조방법 - Google Patents

실리콘 에피텍셜 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR20040076859A
KR20040076859A KR10-2004-7006935A KR20047006935A KR20040076859A KR 20040076859 A KR20040076859 A KR 20040076859A KR 20047006935 A KR20047006935 A KR 20047006935A KR 20040076859 A KR20040076859 A KR 20040076859A
Authority
KR
South Korea
Prior art keywords
wafer
substrate
silicon
single crystal
grown
Prior art date
Application number
KR10-2004-7006935A
Other languages
English (en)
Other versions
KR100911925B1 (ko
Inventor
다케노히로시
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20040076859A publication Critical patent/KR20040076859A/ko
Application granted granted Critical
Publication of KR100911925B1 publication Critical patent/KR100911925B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 우수한 IG능력을 웨이퍼 전면에 가지는 실리콘 에피텍셜 웨이퍼, 및 그 제조방법을 제공한다. 본 발명은, 우수한 게터링 능력을 웨이퍼 전면에 가지는 실리콘 에피텍셜 웨이퍼로서, 에피텍셜 성장 후의 실리콘 단결정 기판 내부에 검출되는 산소 석출물의 밀도가, 웨이퍼 면내의 어떤 위치에 있어서도, 1×109/cm3이상이 되도록 했다.

Description

실리콘 에피텍셜 웨이퍼 및 그 제조방법{SILICON EPITAXIAL WAFER AND ITS PRODUCTION METHOD}
반도체 소자를 제조하기 위한 기판으로서 널리 사용되고 있는 실리콘 웨이퍼의 대부분은, Czochralski(CZ)법에 의해 육성되고 있다. CZ법에 의해 육성된 실리콘 단결정 중에는, 약 1018atoms/cm3의 농도로 격자간 산소가 불순물로서 포함된다. 이 격자간 산소는, 결정육성공정 중에 있어서 고화되고나서 실온으로 냉각될 때가지의 열이력(이하, 결정 열이력이라고 약칭하는 경우가 있다.)이나 반도체 소자의 제작공정에서의 열처리공정에 있어서 과포화상태가 되기 때문에 석출되고, 실리콘 산화물의 석출물(이하, 산소 석출물 또는 간단히 석출물이라고 부르는 경우가 있다.)이 형성된다.
그 산소 석출물은, 디바이스 프로세스에 있어서 혼입되는 중금속 불순물을 포획하는 사이트로서 유효하게 작용하여(Internal Gettering: IG), 디바이스 특성이나 수율을 향상시킨다. 이것으로부터, 실리콘 웨이퍼의 품질의 하나로서, IG능력이 중요시되고 있다.
산소 석출의 과정은, 석출핵 형성과 그 성장의 과정으로 이루어진다. 통상은, 결정 열이력에 있어서 핵 형성이 진행되고, 그 후의 디바이스 프로세스 등의 열처리에 의해 크게 성장하며, 산소 석출물로서 검출되게 된다. 이것으로부터, 결정 열이력에서 형성된 것을 Grown-in 석출핵이라고 부르기로 한다. 물론, 그 후의 열처리에 있어서도 산소 석출핵이 형성되는 경우가 있다.
통상의 as-grown 웨이퍼의 경우, 디바이스 프로세스 전의 단계에서 존재하고 있는 산소 석출핵은 매우 작고, IG능력을 갖지 않는다. 그러나, 디바이스 프로세스를 거침으로써, 큰 산소 석출물로 성장하여 IG능력을 갖게 된다.
웨이퍼 표면 근방의 디바이스 제작영역을 무결함화하기 위해, 기판 상에 기상성장(氣相成長)에 의해 실리콘 단결정을 퇴적시킨 에피 웨이퍼가 사용되는 경우가 있다. 이 에피 웨이퍼에 있어서도, 기판의 IG능력을 부가시키는 것이 중요하다.
그러나, 에피텍셜공정(이하, 에피공정이라고 약칭하는 경우가 있다.)이 약 1100℃ 이상의 고온이기 때문에, 결정 열이력에서 형성된 산소 석출핵(Grown-in 석출핵)의 대부분이 소멸되어 버려서, 그 후의 디바이스 프로세스에 있어서 산소 석출물이 형성되지 않게 되어 버린다. 그 때문에, 에피 웨이퍼에서는 IG능력이 저하한다는 문제가 있다.
이 문제를 해결하는 방법으로서는, 에피공정 전의 기판에 800℃ 정도의 열처리를 실시함으로써, 결정 열이력에서 형성된 Grown-in 석출핵을 고온의 에피공정에서도 소멸되지 않는 사이즈까지 성장시키는 방법이 있다. 이 방법에 있어서, 에피 성장 전의 열처리 온도가 예를 들면 800℃인 경우에는, 800℃에서의 임계 사이즈(그 온도에서 안정성장이 가능한 석출핵의 최소 사이즈) 이상의 사이즈의 Grown-in 석출핵이 성장하여 에피공정에서 잔존하고, 에피공정 후의 디바이스 프로세스 등의 열처리에 의해 성장하여 산소 석출물이 된다.
에피공정 전의 기판의 Grown-in 석출핵 밀도의 면내에서의 분포는, 반드시 균일하다고는 할 수 없다. 전형적인 예로서는, 산화성 분위기 하에서 약 1100℃ 이상의 열처리를 실시한 때에 발생하는 산화유기(酸化誘起) 적층 결함(이하, OSF라고 부르는 경우가 있다.)의 핵이 되는 것과 같은 비교적 큰 사이즈의 Grown-in 석출핵이, 링 형상으로 존재하는 경우가 있다(이하, OSF가 링 형상으로 발생하는 영역을 OSF 링이라고 부르는 경우가 있다.). 그와 같은 기판에 대해, Grown-in 석출핵을 성장시키는 열처리를 실시한 후에 에피텍셜 성장을 행하면, 에피 웨이퍼 중의 석출물 밀도의 면내 분포가 불균일해지고, IG능력이 불균일해져 버리는 문제가 발생한다.
붕소가 고농도로 첨가된 일반적인 p+기판에서는, 붕소가 저농도로 첨가된 p 기판과 비교하면, 붕소 첨가의 영향에 의해 OSF 링이 발생하기 쉬워짐이 알려져 있다.
따라서, 상술한 바와 같은 IG능력의 면내 불균일화의 문제는, 특히 p+기판을 이용한 p/p+에피 웨이퍼에 있어서 발생하기 쉬워진다. 물론, p+기판 외에 에피웨이퍼의 기판으로서 사용되고 있는 p 기판, 인이 저농도로 첨가된 n 기판, 안티몬 또는 비소가 고농도로 첨가된 n+기판에 있어서도, 결정육성조건에 따라서는 OSF 링이 발생하는 경우가 있다. 그와 같은 경우에는, p+기판의 경우와 마찬가지로 IG능력이 불균일해져 버리는 문제가 발생한다.
또한, 근년의 디바이스 프로세스는 사용하는 웨이퍼의 대구경화에 따라, 저온화 단시간화가 진행되고 있어, 예를 들면, 일련의 디바이스 프로세스가 전부 1000℃ 이하에서 행해지거나, 수십초 정도의 열처리 시간 밖에 필요하지 않은 RTP(Rapid Thermal Processing)이 빈번히 사용되도록 되어오고 있다. 이와 같은 디바이스 프로세스는, 모든 열처리를 토탈해도 1000℃, 2시간 정도의 열처리 밖에 상당하지 않는 경우가 있기 때문에, 종래와 같이, 디바이스 프로세스 중에서의 산소 석출물의 성장을 기대할 수 없다. 그와 같은 것으로부터, 저온화 단시간화된 디바이스 프로세스에 대해서는, 디바이스 프로세스 투입 전의 단계에서 우수한 IG능력을 가지는 것이 필요하다.
본 발명은, 웨이퍼 전면에 우수한 게터링(gettering) 능력을 가지는 실리콘 에피텍셜 웨이퍼(이하, 간단히 에피 웨이퍼라고 부르는 경우가 있다.), 및 그 제조방법에 관한 것이다.
도 1은, 본 발명에 관한 실리콘 에피텍셜 웨이퍼의 제조방법의 공정순서의 일례를 나타내는 플로우차트이다.
도 2는, 실시예 1의 결정위치 A 및 결정위치 B에 있어서의 석출물 밀도의 웨이퍼 면내 분포를 나타내는 그래프이다.
도 3은, 비교예 1의 결정위치 A 및 결정위치 B에 있어서의 석출물 밀도의 웨이퍼 면내 분포를 나타내는 그래프이다.
도 4는, 결정위치 및 V/G값에 의해 OSF 영역을 나타내는 그래프이다.
본 발명은, 상기 문제점을 감안해 이루어진 것으로서, 우수한 IG능력을 웨이퍼 전면에 가지는 실리콘 에피텍셜 웨이퍼, 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 실리콘 에피텍셜 웨이퍼는, 에피텍셜 성장 후의 실리콘 단결정 기판 내부에 검출되는 산소 석출물의 밀도가, 웨이퍼 면내의 어떤 위치에 있어서도, 1×109/cm3이상인 것을 특징으로 한다.
이와 같이, 웨이퍼 면내의 어떤 위치에 있어서도 고밀도의 산소 석출물이 존재하므로, 웨이퍼 전면에 있어서 우수한 IG능력을 가지는 에피 웨이퍼가 된다.
또한, 에피공정 직후에 실험적으로 검출가능한 산소 석출물을 고밀도로 가지므로, 디바이스 프로세스 투입 전의 단계에서 우수한 IG능력을 가지고, 산소 석출물의 성장을 기대할 수 없는 저온화 단시간화된 디바이스 프로세스에 대해 특히 유효하다. 여기에서, IG능력을 가지는 산소 석출물의 사이즈는, 실험적으로 검출가능한 산소 석출물의 사이즈(직경 30∼40nm 정도)를 목표로 하고 있다. 일반적으로는, 실험적으로 검출할 수 없는 사이즈의 산소 석출물이라도 IG능력을 가지는 것으로 생각되고 있기 때문에, 실험적으로 검출가능한 사이즈라면 충분한 IG능력을 가진다고 판단할 수 있다.
상기 에피텍셜 성장 전의 상기 실리콘 단결정 기판으로서는, 실리콘 단결정의 육성공정에서 형성된 Grown-in 석출핵을 가지고, 또한 산화성 분위기 하에서 열처리한 경우에 적층 결함이 링 형상으로 발생하지 않는 실리콘 웨이퍼를 이용하는 것이 바람직하다.
본 발명자는, 기판에 OSF 링이 존재하면, 그 기판에 대해 Grown-in 석출핵을 성장시키기 위한 열처리를 실시한 후에 에피 성장을 행한 경우에 검출되는 산소 석출물의 밀도가 에피텍셜 웨이퍼 면내에서 불균일해지고, 일부의 영역에서 석출물 밀도가 감소하는 것을 발견하고, 본 발명에 도달했다. 즉, OSF 링이 존재하지 않는기판이라면, Grown-in 석출핵 밀도의 면내 분포가 비교적 균일하기 때문에, 웨이퍼 전면에 균일하게 고밀도의 산소 석출물을 형성하는 것이 가능하다. 붕소가 고농도로 첨가된 일반적인 p+기판에서는, 붕소 첨가의 영향에 의해 OSF 링이 발생하기 쉬워지기 때문에, 본 발명에 특히 유효하다.
또한, 본 발명에서의 「고농도 붕소」라는 것은, 붕소 농도가 적어도 5× 1017atoms/cm3인 것을 말하고, 저항율을 제어하기 위해 의도적으로 첨가하는 도펀트(dopant)가 붕소뿐인 경우에는 0.1Ω·cm 이하의 저항율에 상당한다.
에피텍셜 웨이퍼 면내의 어떤 위치에 있어서도, 산소 석출물 밀도를 1×109/cm3이상으로 하는 데에는, 실리콘 단결정의 육성공정에서 형성된 Grown-in 석출핵을 가지고, 또한 산화성 분위기 하에서 열처리한 경우에 적층 결함이 링 형상으로 발생하지 않는 실리콘 단결정 웨이퍼를 기판으로 하여, 그 기판에 대해 Grown-in 석출핵을 성장시키는 열처리를 실시한 후에, 에피텍셜 성장을 행할 수 있다.
이와 같이, OSF 링이 존재하지 않는 기판 중에서는, Grown-in 석출핵 밀도의 면내 분포가 거의 균일하기 때문에, Grown-in 석출핵을 성장시키는 열처리를 실시한 후에, 에피텍셜 성장을 행하면 웨이퍼 면내의 어떤 위치에 있어서도 고밀도의 산소 석출물을 얻을 수 있다. 또한, 산소 석출물 밀도의 상한은 특별히 한정되지 않으나, 고용(固溶) 산소농도의 저하에 의한 웨이퍼 강도의 저하가 생기는 경우가있기 때문에, 1×1012/cm3이상으로 하는 것이 바람직하다.
상기한 OSF 링이 존재하지 않는 기판은, 예를 들면, 일본국 특개평 11-147786호, 일본국 특개평 11-157996호 등에 기재되어 있는 바와 같이, 결정의 인상(引上)속도 V와 인상(引上) 결정 중의 고액(固液) 계면 근방의 온도구배 G와의 비 V/G를 제어하여 인상하는 공지 기술을 이용하여 얻을 수 있다. 고농도 붕소 도우프의 경우, OSF 링이 발생하는 V/G값이 고 V/G측으로 쉬프트하는 것이 이미 알려져 있다(E. Dornberger 등, J. Crystal Growth 180(1977) 343-352). 따라서, 만약 저농도 붕소 도우프 기판(p 기판)에서는 OSF 링이 발생하지 않는 인상조건(V/G값)과 동일한 조건에서 인상한다고 해도, 고농도 붕소 도우프 기판의 경우에는, 그 붕소 농도에 의존하여 OSF 링이 발생해 버린다. 즉, 고농도로 붕소가 첨가된 일반적인 p+기판의 경우는, 붕소 첨가의 효과에 의해, 대부분의 경우는 OSF 링이 존재하게 되기 때문에, 본 발명의 제조방법이 특히 유효하다.
OSF 링의 위치는, 도 4에 나타난 바와 같이 V/G값이 커짐에 따라 결정의 외경방향으로 쉬프트해 간다. 따라서, OSF 링이 발생하지 않는 기판을 얻기 위해서는, OSF 링이 결정의 외주부에서 소멸하도록 V/G값을 높이면 된다. 또한, 인상 결정 그대로의 상태에서는 OSF 링이 외주부에 존재하고 있다고 해도, 그 후의 기판으로의 가공 프로세스에 있어서, OSF 링 부분을 제거하면, OSF 링이 발생하지 않는 기판을 얻을 수 있다.
이상과 같이, p+기판의 경우, 웨이퍼 면내에서의 OSF 링의 위치는, V/G와붕소 농도에 의존한다. 이것으로부터, V/G와 붕소 농도의 제어에 의해, OSF 링이 존재하지 않는 기판을 얻을 수 있다.
p/p+에피 웨이퍼용 기판으로서의 저항율의 하한치는 특별히 한정되지 않으나, 현실적인 결정 인상조건으로서 약 0.014Ω·cm 이상이 되는 것과 같은 붕소 농도로 할 수 있다. 단, p/p+에피 웨이퍼에 있어서의 p+기판의 효과의 하나로서, 디바이스의 래치 업(ratch up) 내성을 향상시키는 효과가 있기 때문에, 그 효과가 얻어지기 위해서는, 기판의 저항율을 약 0.1Ω·cm 이하로 할 필요가 있고, 충분한 효과를 얻기 위해서는, 0.05Ω·cm 이하로 하는 것이 바람직하며, 0.02Ω·cm 이하가 특히 바람직하다.
한편, 기판의 저항율을 높게 하면, OSF 링이 발생하기 어려워진다는 효과와 더불어, 오토 도우프에 의한 에피 층의 저항율 변화를 방지하기 위해 사용되는 웨이퍼 이면의 산화막을 형성할 필요가 없어진다는 부가적인 효과가 얻어진다. Grown-in 석출핵을 성장시키는 열처리의 조건은, Grown-in 석출핵이 에피공정 후에 실험적으로 검출되는 사이즈 이상으로 성장가능하면, 어떠한 조건에서도 상관없으나, 예를 들면, 약 1000℃ 이상, 약 0.5시간 이상으로 할 수 있다. 이것에 의해, 디바이스 프로세스 투입 전의 단계에서, 우수한 IG능력을 웨이퍼 전면에 부가할 수 있다.
상술한 것으로부터, 본 발명에 의해, 우수한 게터링 능력을 웨이퍼 전면에 가지는 실리콘 에피텍셜 웨이퍼를 얻을 수 있다.
발명을 실시하기 위한 최선의 형태
이하에, 본 발명의 실리콘 에피텍셜 웨이퍼의 제조방법의 실시의 형태를 첨부 도면에 근거하여 설명하나, 도시예는 예시적으로 나타낸 것으로, 본 발명의 기술사상으로부터 일탈하지 않는 한, 여러가지의 변형이 가능한 것은 말할 것도 없다.
도 1은, 본 발명의 실리콘 에피텍셜 웨이퍼를 제조하는 방법의 공정순서의 일례를 나타내는 플로우차트이다.
도 1에 나타낸 바와 같이, 우선 에피 웨이퍼의 기판이 되는 실리콘 단결정 웨이퍼를 준비한다(스텝 100). 이 기판은 V/G와 붕소 농도의 제어에 의해, OSF 링을 포함하지 않는다. 그 기판에 대해 에피공정 전의 산소 석출물을 성장시키는 열처리를 실시한다(스텝 102).
여기에서, 열처리의 조건은, Grown-in 석출핵이 에피공정 후에 검출가능한 사이즈로 성장가능하면, 어떠한 조건이어도 상관없다. 예를 들면, 800℃로부터 1000℃까지 3℃/분의 속도로 승온하고, 1000℃에서 4시간 유지하는 열처리를 실시할 수 있다. 그와 같은 에피공정 전의 열처리에 의해, 기판 중에 IG능력을 가지는 큰 사이즈의 산소 석출물을 고밀도로 형성할 수 있다. 다음으로, 필요에 따라 웨이퍼를 세정, 산화막 제거 등을 행한 후, 에피텍셜 성장을 행한다(스텝 104).
상기 열처리는, 열처리되는 웨이퍼의 경면 연마(기계적 화학적 연마라고 불리는 경우가 있다.) 가공의 전 또는 후 중 어느 단계에서 행해도 상관없다. 경면 연마 가공 전에 행하는 경우는, 열처리 후에 경면 연마 가공을 행하고, 다음으로 에피텍셜 성장을 행하는 것이 된다.
본 발명의 실리콘 에피텍셜 웨이퍼의 특징은, 에피텍셜 성장 후의 기판 내부에 검출되는 산소 석출물의 밀도가, 에피텍셜 웨이퍼 면내의 어떤 위치에 있어서도, 1×109/cm3이상인 점에 있다. 이와 같이, 웨이퍼 면내의 어떤 위치에 있어서도 고밀도의 산소 석출물이 존재하므로, 에피텍셜 웨이퍼 전면에 있어서 우수한 IG능력을 가진다.
또한, 에피공정 후에 실험적으로 검출가능한 산소 석출물을 고밀도로 갖기 때문에, 디바이스 프로세스 투입 전의 단계에서 우수한 IG능력을 가지므로, 산소 석출물의 성장을 기대할 수 없는 저온화 단시간화된 디바이스 프로세스에 대해 특히 유효하다.
에피텍셜 층을 형성하기 위한 기판으로서는, 실리콘 단결정의 육성공정에서 형성된 Grown-in 석출핵을 가지고, 또한 산화성 분위기 하에서 열처리된 경우에 적층 결함이 링 형상으로 발생하지 않는 실리콘 단결정 웨이퍼를 이용하는 것이 효과적이다. OSF 링이 존재하지 않는 기판이라면, Grown-in 석출핵 밀도의 면내 분포가 비교적 균일하기 때문에, 웨이퍼 전면에 고밀도의 산소 석출물을 형성할 수 있다.
기판 중에 OSF 링이 존재하는지 아닌지를 확인하는 데에는, 예를 들면, 산화성 분위기 하에 있어서 1150℃에서 60분간의 열처리를 실시한 후에, 화학적 선택 에칭을 행하여 광학현미경으로 기판 표면을 관찰하면 된다.
붕소가 고농도로 첨가된 일반적인 p+기판에서는, 붕소 첨가의 영향에 의해 OSF 링이 발생하기 쉬워지기 때문에, 본 발명의 구성을 채용하는 것이 특히 유효하다.
실시예
이하에, 실시예를 들어 본 발명을 더욱 구체적으로 설명하나, 이들 실시예는 예시적으로 나타난 것으로, 한정적으로 해석되어서는 안됨은 말할 것도 없다.
(실시예 1)
직경 8인치, 면방위 <100>, 저항율 약 0.015∼0.018Ω·cm의 CZ법으로 육성된 붕소 첨가 실리콘 단결정의 상이한 2개소(결정 육성공정의 전반 및 후반에 성장한 위치로, 이하, 각각 결정위치 A 및 결정위치 B라고 부르는 경우가 있다.)로부터 제작된 경면 연마 기판을 준비했다. 기판의 산소농도는 가스 퓨젼법으로 측정한 결과, 약 14ppma였다.
또한, 이 결정의 인상(引上)에 있어서는, OSF 링이 결정의 외경방향으로 소멸되도록 V/G값을 조정했다.
다음으로, 그 기판에 대해, 에피공정 전의 열처리를 산소 분위기 하에서 실시했다. 즉, 기판을 800℃의 열처리로(爐) 내에 삽입하고, 800℃에서 1000℃까지 3℃/분의 속도로 승온하여, 1000℃에서 4시간 유지했다. 유지 후는, 열처리로(爐) 내 온도를 800℃까지 3℃/분의 속도로 강온하여 기판을 열처리로 밖으로 꺼냈다. 다음으로, 불화수소 수용액에 의해 기판 표면의 산화막을 제거한 후, 약 1100℃의 에피텍셜 성장에 의해 약 5㎛ 두께의 실리콘 단결정 층을 퇴적시켜 에피 웨이퍼로 했다.
그 에피 웨이퍼에 대해 어떤 열처리도 실시하지 않고, 기판 내부의 산소 석출물의 밀도를 광산란법의 하나인 적외산란 토모그래프법(이하, LST라고 부르는 경우가 있다.)에 의해 측정했다. LST에 의하면, 직경 40nm 정도 이상의 사이즈의 산소 석출물을 검출할 수 있다. 석출물 밀도를 측정한 위치는, 깊이방향이 기판 표면을 기준으로 하여 50∼230㎛의 범위이고, 면내 위치는 주변으로부터 5mm의 위치와 주변으로부터 10mm의 위치로부터 10mm 간격으로 90mm까지로 했다.
도 2는 결정위치 A 및 결정위치 B에 있어서의 석출물 밀도의 웨이퍼 면내 분포를 나타낸다. 어떤 결정위치의 경우도, 에피텍셜 웨이퍼 전면에 있어서 석출물 밀도는 1×109/cm3이상이고, 면내 분포는 거의 균일함을 알 수 있다.
또한, 준비된 기판에, 에피공정 전의 열처리나 에피텍셜 성장을 행하지 않고, 산소 분위기 하에 있어서 1150℃에서 100분간의 열처리를 실시했다. 다음으로, 화학적 선택 에칭을 행한 후, 광학현미경으로 기판 표면을 관찰함으로써, OSF 링의 유무를 확인했다. 그 결과, OSF 링은 관찰되지 않았다.
(비교예 1)
실시예 1과 동일한 로내(爐內) 구조(동일한 G)를 가지는 인상(引上)장치를 이용하여, 실시예 1보다도 낮은 인상속도에 의해, 직경 8인치, 입방위 <100>, 저항율 약 0.010∼0.013Ω·cm의 붕소 첨가 실리콘 단결정을 인상하고, 그 상이한 2개소(결정 육성공정의 전반 및 후반에 성장한 위치로, 이하, 각각 결정위치 A 및 결정위치 B라고 부르는 경우가 있다.)로부터 제작된 경면 연마 기판을 준비했다. 웨이퍼의 산소농도는 약 13ppma이다.
다음으로, 그 기판에 대해, 실시예 1과 마찬가지로, 에피공정 전의 열처리를 산소 분위기 하에서 실시했다. 즉, 기판을 800℃의 열처리로 내에 삽입하고, 800℃에서 1000℃까지 3℃/분의 속도로 승온하여, 1000℃에서 4시간 유지했다. 유지 후는, 열처리로 내 온도를 800℃까지 3℃/분의 속도로 강온하여 기판을 열처리로 밖으로 꺼냈다. 다음으로, 불화수소 수용액에 의해 기판 표면의 산화막을 제거한 후, 약 1100℃의 에피텍셜 성장에 의해 약 5㎛ 두께의 실리콘 단결정 층을 퇴적시켜 에피 웨이퍼로 했다.
그 에피 웨이퍼에 대해, 어떤 열처리도 실시하지 않고, 기판 내부의 산소 석출물의 밀도를 LST에 의해 측정했다. 석출물 밀도를 측정한 위치는, 깊이방향이 기판 표면을 기준으로 하여 50∼230㎛의 범위이고, 면내 위치는 주변으로부터 5mm의 위치와 주변으로부터 10mm의 위치로부터 10mm 간격으로 90mm까지로 했다.
도 3은 결정위치 A 및 결정위치 B에 있어서의 석출물 밀도의 웨이퍼 면내 분포를 나타낸다. 결정위치 A의 경우는, 웨이퍼 주변부로부터 약 20mm까지의 영역에 있어서 석출물 밀도가 낮아졌다. 또한, 결정위치 B의 경우는, 웨이퍼 주변부로부터 약 20mm까지의 영역과, 약 50mm에서부터 중심까지의 영역에서 석출물 밀도가 낮아졌다. 즉, 어떤 경우도, 석출물 밀도의 면내 분포가 매우 불균일해졌다.
또한, 준비된 기판에, 에피공정 전의 열처리나 에피텍셜 성장을 행하지 않고, 산소 분위기 하에 있어서 1150℃에서 100분간의 열처리를 실시했다. 다음으로, 화학적 선택 에칭을 행한 후, 광학현미경으로 기판 표면을 관찰함으로써, OSF 링의 유무를 확인했다. 그 결과, 어떤 결정위치의 경우도, 기판 주변보다 약 30mm의 위치에 있어서, OSF 링이 관찰되었다. 이것으로부터, OSF 링이 존재하는 기판을 이용한 경우에는, 에피공정 후의 석출물 밀도의 면내 분포가 불균일해지고, 일부의 영역에 있어서 석출물 밀도는 낮아지는 것이 확인되었다.
또한, 본 발명은 상기 실시형태에 한정되는 것은 아니다.
상기 실시형태는 예시로서, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 동일한 작용효과를 나타내는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
예를 들면, 상기 실시형태에 있어서는, 직경 200mm(8인치)의 실리콘 단결정을 육성하는 경우에 대해 예를 들어 설명했으나, 본 발명은 이것에 한정되지 않고,직경 100∼400mm(4∼16인치) 또는 그 이상의 실리콘 단결정에도 적용할 수 있다.
또한, 본 발명은 실리콘 융액에 수평자장, 종자장, 커스프(cusp)자장 등을 인가하는 소위 MCZ법에도 적용할 수 있음은 말할 것도 없다.
이상 상술한 바와 같이, 본 발명에 의하면, OSF 링이 존재하지 않는 기판에 대해, 에피공정 전의 열처리를 행한 후에 에피텍셜 성장을 행함으로써, 우수한 IG능력을 웨이퍼 전면에 가지는 에피 웨이퍼를 제공할 수 있다.

Claims (5)

  1. 우수한 게터링 능력을 웨이퍼 전면에 가지는 실리콘 에피텍셜 웨이퍼로서, 에피텍셜 성장 후의 실리콘 단결정 기판 내부에 검출되는 산소 석출물의 밀도가, 웨이퍼 면내의 어떤 위치에 있어서도, 1×109/cm3이상인 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼.
  2. 제 1항에 있어서, 상기 에피텍셜 성장 전의 상기 실리콘 단결정 기판은, 실리콘 단결정의 육성공정에서 형성된 Grown-in 석출핵을 가지고, 또한 산화성 분위기 하에서 열처리한 경우에 적층 결함이 링 형상으로 발생하지 않는 실리콘 단결정 기판인 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼.
  3. 제 1항 또는 제 2항에 있어서, 상기 에피텍셜 성장 전의 상기 실리콘 단결정 기판은 붕소 첨가 기판으로서, 저항율이 0.1Ω·cm 이하인 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼.
  4. 우수한 게터링 능력을 웨이퍼 전면에 가지는 실리콘 에피텍셜 웨이퍼의 제조방법으로서, 실리콘 단결정의 육성공정에서 형성된 Grown-in 석출핵을 가지고, 또한 산화성 분위기 하에서 열처리한 경우에 적층 결함이 링 형상으로 발생하지 않는실리콘 단결정 웨이퍼를 기판으로 하여, 그 기판에 대해 Grown-in 석출핵을 성장시키는 열처리를 실시한 후에, 에피텍셜 성장을 행하는 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼의 제조방법.
  5. 제 4항에 있어서, 상기 기판은 저항율이 0.1Ω·cm 이하의 붕소 첨가 기판인 것을 특징으로 하는 실리콘 에피텍셜 웨이퍼의 제조방법.
KR1020047006935A 2002-01-25 2003-01-17 실리콘 에피텍셜 웨이퍼 및 그 제조방법 KR100911925B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00016663 2002-01-25
JP2002016663A JP4465141B2 (ja) 2002-01-25 2002-01-25 シリコンエピタキシャルウェーハ及びその製造方法
PCT/JP2003/000345 WO2003065439A1 (fr) 2002-01-25 2003-01-17 Plaquette epitaxiale en silicium et son procede de production

Publications (2)

Publication Number Publication Date
KR20040076859A true KR20040076859A (ko) 2004-09-03
KR100911925B1 KR100911925B1 (ko) 2009-08-13

Family

ID=27652654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047006935A KR100911925B1 (ko) 2002-01-25 2003-01-17 실리콘 에피텍셜 웨이퍼 및 그 제조방법

Country Status (6)

Country Link
US (1) US7229501B2 (ko)
EP (1) EP1475829A4 (ko)
JP (1) JP4465141B2 (ko)
KR (1) KR100911925B1 (ko)
TW (1) TW200303041A (ko)
WO (1) WO2003065439A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP4805681B2 (ja) 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
KR20150081741A (ko) * 2014-01-06 2015-07-15 주식회사 엘지실트론 에피텍셜 웨이퍼 및 에피텍셜용 웨이퍼 제조 방법
DE102014221421B3 (de) * 2014-10-22 2015-12-24 Siltronic Ag Verfahren zur Herstellung einer epitaktischen Halbleiterscheibe aus einkristallinem Silizium
JP6493105B2 (ja) * 2015-09-04 2019-04-03 株式会社Sumco エピタキシャルシリコンウェーハ
FR3122524A1 (fr) * 2021-04-29 2022-11-04 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication de puces semiconductrices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270455A (ja) 1997-03-26 1998-10-09 Toshiba Corp 半導体基板の製造方法
JP3944958B2 (ja) 1997-07-02 2007-07-18 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハとその製造方法
JP3446572B2 (ja) 1997-11-11 2003-09-16 信越半導体株式会社 シリコン単結晶中の酸素析出挙動を割り出す方法、およびシリコン単結晶ウエーハ製造工程の決定方法、並びにプログラムを記録した記録媒体
KR100588098B1 (ko) * 1998-08-31 2006-06-09 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법
JP4647732B2 (ja) * 1998-10-06 2011-03-09 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Ｐ／ｐ−エピタキシャルウェーハの製造方法
JP3601340B2 (ja) 1999-02-01 2004-12-15 信越半導体株式会社 エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP3870293B2 (ja) * 1999-03-26 2007-01-17 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
KR100347141B1 (ko) 2000-01-05 2002-08-03 주식회사 하이닉스반도체 에피택셜 실리콘 웨이퍼 제조 방법
JP4510997B2 (ja) 2000-01-18 2010-07-28 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2001237247A (ja) 2000-02-25 2001-08-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ
JP3846627B2 (ja) * 2000-04-14 2006-11-15 信越半導体株式会社 シリコンウエーハ、シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法

Also Published As

Publication number Publication date
EP1475829A1 (en) 2004-11-10
TWI299521B (ko) 2008-08-01
US20050087830A1 (en) 2005-04-28
KR100911925B1 (ko) 2009-08-13
TW200303041A (en) 2003-08-16
EP1475829A4 (en) 2008-01-23
US7229501B2 (en) 2007-06-12
JP2003218120A (ja) 2003-07-31
WO2003065439A1 (fr) 2003-08-07
JP4465141B2 (ja) 2010-05-19

Similar Documents

Publication Publication Date Title
KR100871626B1 (ko) 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
KR101657970B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법, 그리고 디바이스의 제조방법
US20060130736A1 (en) Methods for manufacturing silicon wafer and silicon epitaxial wafer, and silicon epitaxial wafer
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
KR20130076895A (ko) 실리콘 웨이퍼 및 그 제조방법
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
KR100850333B1 (ko) 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
KR20060040733A (ko) 웨이퍼의 제조방법
KR100911925B1 (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
WO2018186248A1 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP4656788B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
WO2001086710A1 (fr) Procede de production de plaquettes epitaxiales de silicium
TW201909246A (zh) 晶圓製造方法和晶圓
JP4144163B2 (ja) エピタキシャルウェーハの製造方法
JP2010003764A (ja) シリコンウェーハの製造方法
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 10