KR20040062090A - 액정표시장치용 어레이기판 제조방법 - Google Patents

액정표시장치용 어레이기판 제조방법 Download PDF

Info

Publication number
KR20040062090A
KR20040062090A KR1020020088412A KR20020088412A KR20040062090A KR 20040062090 A KR20040062090 A KR 20040062090A KR 1020020088412 A KR1020020088412 A KR 1020020088412A KR 20020088412 A KR20020088412 A KR 20020088412A KR 20040062090 A KR20040062090 A KR 20040062090A
Authority
KR
South Korea
Prior art keywords
layer
electrode
copper
gate
substrate
Prior art date
Application number
KR1020020088412A
Other languages
English (en)
Other versions
KR100904524B1 (ko
Inventor
채기성
조규철
황용섭
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020088412A priority Critical patent/KR100904524B1/ko
Priority to JP2003314416A priority patent/JP4251945B2/ja
Priority to US10/705,914 priority patent/US8027007B2/en
Publication of KR20040062090A publication Critical patent/KR20040062090A/ko
Application granted granted Critical
Publication of KR100904524B1 publication Critical patent/KR100904524B1/ko
Priority to US13/215,958 priority patent/US8848125B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치용 어레이기판의 제조방법에 관한 것으로, 어레이기판에 게이트 배선 및 데이터 배선을 형성할 때, 화학적으로 내식성이 강하고 저항이 작은 금속물질로 형성함으로서, 공정을 단순화하는 방법에 관한 것이다.
본 발명은 전술한 바와 같은 금속물질로 구리를 이용하여 형성하되, 구리와 유리 기판의 밀착특성을 개선하고, 구리와 실리콘 성분의 반응을 방지하기 위해, 구리층의 하부에 구리 혼합물층을 더욱 구성한다.
이와 같은 구성은, 상기 구리를 배선으로 사용하는 것을 가능하게 하고 특히, 구리로 게이트 배선을 형성할 경우에는 종래와는 달리 공정을 단순화 할 수 있는 장점이 있다.

Description

액정표시장치용 어레이기판 제조방법{method for fabricating of an array substrate for LCD}
본 발명은 액정표시장치에 관한 것으로 특히, 구리(Cu)를 게이트 배선과 데이터 배선으로 형성한 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.
일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.
도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙 매트릭스(6)를 포함하는 컬러필터(7)와 상기 컬러필터(7)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과,화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)과, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.
상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.
상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(C)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.
이때, 상기 소스/드레인 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다.
이하, 도 2는 액정표시장치용 어레이기판의 한 화소를 확대하여 도시한 확대 평면도이다.
도시한 바와 같이, 기판(50)상에 일 방향으로 연장된 게이트 배선(52)과 이와는 수직하게 교차하여 화소영역(P)을 정의하는 데이터 배선(76)이 구성된다.
상기 게이트 배선(62)과 데이터 배선(76)의 교차지점에는 게이트 전극(60)과 액티브층(66)과 소스 및 드레인 전극(70,72)을 포함하는 박막트랜지스터(T)가 구성된다.
상기 드레인 전극(72)과 접촉하는 화소전극(80)이 상기 화소영역(P)에 구성된다.
전술한 구성에서, 상기 게이트 배선(62)은 신호 지연을 방지하기 위해, 저 저항금속인 알루미늄(Al) 또는 알루미늄 합금(AlNd)이 주로 사용된다.
그러나, 상기 알루미늄계 금속은 화학적으로 내식성이 약하기 때문에 이를 보호하기 위해 크롬(Cr) 또는 몰리브덴(Mo)을 보호층으로 한 이중 금속층으로 형성하였다.
그런데, 상기 알루미늄(Al)과 크롬(Cr) 또는 알루미늄(Al)과 몰리브덴(Mo)층은 각각 동일한 용액에 식각되더라도 식각 비율이 맞지 않아 이들을 패턴하기 위해서는 복잡한 공정이 수반된다.
이하, 도 3a 내지 도 3f를 참조하여 설명한다.
먼저, 도 3a에 도시한 바와 같이, 기판(50)상에 스위칭 영역(T)과 화소영역(P)을 정의하고, 이러한 영역(T,P)이 정의된 기판(50)의 전면에 알루미늄(Al)과 몰리브덴(Mo)을 순차적으로 증착하여, 제 1 금속층(52)과 제 2 금속층(54)을 형성한다.
다음으로, 상기 제 1 및 제 2 금속층(52,54)이 적층된 기판(50)의 전면에 포토레지스트(photoresist : 이하 "PR"이라 칭함)를 도포하고 패턴하여, 상기 스위칭 영역(T)의 일부 상부와 상기 화소영역(P)의 일 측을 지나 일 방향으로 연장된 PR패턴(56)을 형성한다.
상기 PR패턴(56)사이로 노출된 제 2 금속층(54)과 그 하부의 제 1 금속층(52)을 동일한 식각용액으로 식각하면, 도 3b에 도시한 바와 같이, 상기 PR패턴(56)하부에만 제 1 금속층(58a)과 제 2 금속층(58b)이 남게 된다.
그런데, 상기 제 1 금속층(알루미늄층)(58a)은 제 2 금속층(몰리브덴층)(58b)에 비해 식각 비율이 빠르기 때문에, 도시한 바와 같이 제 2 금속층(몰리브덴층)(58b)의 하부로 과식각되어 두 금속층은 오버행(overhang)구조를 이루게 된다.
상기 오버행 구조를 그대로 사용하게 되면, 이후 공정에서 형성되는 구성들의 단선 또는 증착 불량으로 인해 약액들이 흘러 들어 금속층의 부식을 유발할 우려가 있다.
따라서, 상기 오버행 구조를 이루는 제 1 및 제 2 금속층(58a,58b)의 측면을 경사지게 다듬는 공정이 필요하다.
이를 위해, 건식식각 공정을 이용하며, 도 3c에 도시한 바와 같이, 상기 PR패턴(56)과 하부의 제 2 금속층(58b)의 주변이 깍여져 나가 상기 제 2 금속층(58b)이 제 1 금속층(58a)과 경사지도록 구성될 수 있다.
다음으로, 상기 남겨진 제 1 및 제 2 금속층(58a,58b)상부의 PR패턴(56)을제거하는 공정을 진행하게 되면 비로소, 도 3d에 도시한 바와 같이, 상기 스위칭 영역(T)에 대응하여 알루미늄/몰리브덴(Al/Mo)으로 구성된 게이트 전극(60)과 이에 연결되고, 상기 화소영역(P)의 일 측으로 연장된 게이트 배선(62)을 형성하게 된다.
연속하여, 상기 게이트 전극(60)과 게이트 배선(62)이 형성된 기판(50)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(64)을 형성한다.
다음으로, 도 3e에 도시한 바와 같이, 상기 게이트 절연막(64)이 형성된 기판(50)의 전면에 비정질 실리콘층(a-Si:H)과 불순물이 포함된 비정질 실리콘층(n+a-Si:H)을 적층하고 패턴하여, 상기 게이트 전극(60) 상부의 게이트 절연막(64)상에 액티브층(66)과 오믹 콘택층(68)을 형성한다.
다음으로, 상기 오믹 콘택층(68)이 형성된 기판(50)의 전면에 알루미늄(Al), 알루미늄함금과, 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)등의 도전성 금속을 증착하고 패턴하여, 상기 오믹 콘택층(68)과 접촉하면서 소정 간격 이격된 소스 전극(70)과 드레인 전극(72)과, 상기 소스 전극(70)에서 연장되어 상기 게이트 배선(62)과 수직하게 교차하는 데이터 배선(76)을 형성한다.
동시에, 상기 게이트 배선(62)의 상부에 섬형상의 금속층(74)을 구성한다. 포함한다.
다음으로, 도 3f에 도시한 바와 같이, 상기 소스 및 드레인 전극(70,72)과데이터 배선(76)이 형성된 기판(50)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(78)을 형성한다.
연속하여, 상기 보호막(78)을 패턴하여 상기 드레인 전극(72)의 일부와 상기 섬형상의 금속층(74)의 일부를 노출하는 공정을 진행한다.
다음으로, 상기 보호막(78)이 형성된 기판(50)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극 및 섬형상의 금속층(72,74)과 접촉하면서 화소영역(P)에 위치하는 화소전극(80)을 형성한다.
전술한 바와 같은 공정을 통해 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
그러나, 전술한 공정은 상기 게이트 전극 및 게이트 배선을 패턴하는 공정을 2회진행해야 하기 때문에 공정이 길어지며, 비용면에서도 불리하여 수율저하를 초래하는 문제가 있다.
또한, 알루미늄을 포함하기는 하나 대면적 고해상도로 갈수록 저항의 문제가 커지게 되며 ,이로 인한 신호지연으로 인해 화질을 악화시키는 문제가 있다.
본 발명은 전술한 바와 같은 문제를 해결하기 위해 제안된 것으로, 상기 게이트 배선 및 데이터 배선을 저항이 낮고 화학적으로 내식성이 강한 구리(Cu)로 형성하는 방법을 제안한다.
이때, 구리(Cu)는 유기기판과는 계면특성이 좋지 않고, 실리콘(Si)성분과는 화학적 반응을 하기 쉬워 저항이 높아지는 문제가 있기 때문에, 이를 방지하기 위해, 상기 구리층의 하부에 구리 화합물을 형성하여 준다.
상기 구리와 구리 화합물은 일괄 에칭이 가능하기 때문에, 공정이 복잡하지 않은 장점이 있다.
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 도면이고,
도 2는 액정표시장치용 어레이기판의 한 화소를 확대하여 도시한 확대 평면도이고,
도 3a 내지 도 3f는 도 2의 Ⅱ-Ⅱ`를 따라 절단하여, 종래의 공정순서에 따라 도시한 공정 단면도이고,
도 4a 내지 도 4e는 도 2의 Ⅱ-Ⅱ`를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 108 : 패턴된 구리화합물층
110 : 게이트 전극 112 : 게이트 배선
114 : 게이트 절연막 116 : 액티브층
118 : 오믹 콘택층 120 : 패턴된 구리화합물층
122 : 소스 전극 124 : 드레인 전극
126 : 데이터 배선 128 : 섬형상의 금속층
130 : 보호막 136 : 화소 전극
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판 상에 구리화합물(CuxN)층과 구리(Cu)층을 적층하는 단계와; 상기 구리층과 구리 화합물층을 동시에 패턴하여, 게이트 전극과 이와 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 전극 상부의 게이트 절연막 상에 비정질 실리콘층과 불순물 비정질 실리콘층을 증착하고 패턴하여, 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 오믹 콘택층이 형성된 기판의 전면에 구리화합물(CuxN)층과 구리층을 적층하는 단계와; 상기 구리층과 구리 화합물층을 동시에 패턴하여, 상기 오믹 콘택층 상에 소정간격 이격된 소스 전극과 드레인 전극과, 상기 소스전극에 연결되고 상기 게이트 배선과는 수직하게 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 소스 및 드레인 전극이 형성된 기판의 전면에 보호막을 형성하고 패턴하여, 상기 드레인 전극을 노출하는 드레인 콘택홀을 형성하는 단계와; 상기 노출된 드레인 전극과 접촉하면서 상기 화소영역에 위치하는 화소전극을 형성하는 단계를 포함한다.
상기 구리 화합물층은 구리와 반응하는 반응성 가스와 구리가 반응하여 형성된 층이며, 상기 반응성 가스로는 암모늄(NH3)또는 질소(N2)가스를 사용한다.
상기 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명도전성 금속그룹 중 선택된 하나로 형성한다.
상기 게이트 배선의 상부에 상기 화소전극과 접촉하는 섬형상의 금속층을 더욱 구성하여, 이를 제 1 전극으로 하고 그 하부의 게이트 배선을 제 2 전극을 하는 보조 용량부를 더욱 형성한다.
이하 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예 --
본 발명은 게이트 배선과 데이터 배선을 형성할 때 구리로 배선을 형성하며, 이때 구리배선의 하부에 구리 화합물층을 더욱 구성하는 것을 특징으로 한다.
이하, 도 4a 내지 도 4e를 참조하여, 본 발명에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 4a 내지 도 4e는 도 2의 Ⅱ-Ⅱ`를 따라 절단하여, 본 발명이 공정순서에 따라 도시한 공정 단면도이다.(평면적인 구성이 도 2와 같으므로 이를 참조하여 설명한다.)
도 4a에 도시한 바와 같이, 기판(100)상에 스위칭 영역(T)과 화소영역(P)을 정의하고, 이러한 영역(T,P)이 정의된 기판(100)의 전면에 스퍼터링법으로 구리를 증착하되 이때, 증착챔버내에 NH3와 N2등의 반응성 가스를 흘려 기판(100)상에 구리화합물(CuXN)(102)층을 형성한다.
상기 구리화합물층(102)은 구리층과 식각비율이 동일하며 식각액에 의해 구리와 반응하지 않는 장점을 가진다.
연속하여, 아르곤(Ar)과 같은 비 반응성 가스 분위기에서 상기 구리화합물층(102)의 상부에 구리층(104)을 형성한다.
상기 구리층(104)이 형성된 기판(100)의 전면에 포토레지스트(photoresist)를 도포하고 패턴하여, 상기 스위칭 영역(T)의 일부 상부와 상기 화소영역(P)의 일 측을 지나 일 방향으로 연장된 PR패턴(106)을 형성한다.
상기 PR패턴(106)사이로 노출된 구리층(104)과 그 하부의 구리 화합물층(102)을 일괄 식각하여 측면이 경사지게 패턴된 게이트전극(110)과 게이트 배선(112)을 형성한 후, 상기 PR패턴(106)을 제거하는 공정을 진행한다.
이때, 상기 게이트 전극(110)과 게이트 배선(112)의 하부에 존재하는 패턴된 구리화합물층(108)은 상기 구리(Cu)로 형성된 게이트 전극(110)과 게이트 배선(112)이 들뜨는 불량을 방지하는 역할을 한다.
도 4c에 도시한 바와 같이, 상기 게이트 전극(110)과 게이트 배선(112)이형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(114)을 형성한다.
다음으로, 상기 게이트 절연막(114)이 형성된 기판(100)의 전면에 비정질 실리콘층(a-Si:H)과 불순물이 포함된 비정질 실리콘층(n+a-Si:H)을 적층하고 패턴하여, 상기 게이트 전극(110) 상부의 게이트 절연막(114)상에 액티브층(116)과 오믹 콘택층(118)을 형성한다.
다음으로, 도 4d에 도시한 바와 같이, 상기 오믹 콘택층(118)이 형성된 기판(100)의 전면에 앞서 설명한 바와 같이, 구리화합물층과 구리층을 적층하고 패턴하여, 패턴된 구리화합물층(120)을 사이에 두고 상기 오믹 콘택층(118)의 상부에서 서로 이격하여 구성된 소스 전극(122)과 드레인 전극(124)과, 상기 소스 전극(122)에서 연장된 데이터 배선(126)을 형성한다.
동시에, 상기 게이트 배선(112)의 일부 상부에 섬형상의 금속층(128)을 형성한다.
상기 구리 화합물층(120)은 상기 구리로 형성된 소스 및 드레인 전극(122,124)이 오믹 콘택층(118)의 실리콘성분과 반응하는 것을 방지하는 역할을 하게 된다.
상기 소스 및 드레인 전극(122,124)이 형성된 기판(200)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(130)하고 패턴하여, 상기 드레인 전극(124)과 섬형상의 금속층(128)의 일부를 노출하는 드레인 콘택홀(132)과 스토리지 콘택홀(134)을 형성한다.
다음으로, 도 4e에 도시한 바와 같이, 상기 보호막(130)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극및 섬형상의 금속층(124,128)과 접촉하면서 화소영역(P)에 위치하는 화소전극(136)을 형성한다.
전술한 바와 같은 공정을 통해 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 바와 같은 공정에서, 상기 구리배선(게이트 배선, 데이터 배선)의 하부에 구리화합물층을 더욱 구성함으로서, 구리배선의 들뜸 현상이나 구리배선이 실리콘 성분과 반응하는 것을 방지할 수 있으므로 구리배선을 게이트 배선 및 데이터 배선으로 사용하는 것이 가능해 졌다.
따라서, 본 발명에 따른 액정표시장치용 어레이기판은 저저항인 구리(Cu)를 게이트 배선과 데이터 배선을 형성하는데 사용함으로서, 고해상도를 가지는 대면적 액정표시장치를 제작하는 것이 가능하며 종래와는 달리 공정이 단순화되어 수율을 개선하는 효과가 있다.

Claims (5)

  1. 기판 상에 구리화합물(CuxN)층과 구리(Cu)층을 적층하는 단계와;
    상기 구리층과 구리 화합물층을 동시에 패턴하여, 게이트 전극과 이와 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 배선과 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 전극 상부의 게이트 절연막 상에 비정질 실리콘층과 불순물 비정질 실리콘층을 증착하고 패턴하여, 액티브층과 오믹 콘택층을 형성하는 단계와;
    상기 오믹 콘택층이 형성된 기판의 전면에 구리화합물(CuxN)층과 구리층을 적층하는 단계와;
    상기 구리층과 구리 화합물층을 동시에 패턴하여, 상기 오믹 콘택층 상에 소정간격 이격된 소스 전극과 드레인 전극과, 상기 소스전극에 연결되고 상기 게이트 배선과는 수직하게 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와;
    상기 소스 및 드레인 전극이 형성된 기판의 전면에 보호막을 형성하고 패턴하여, 상기 드레인 전극을 노출하는 드레인 콘택홀을 형성하는 단계와;
    상기 노출된 드레인 전극과 접촉하면서 상기 화소영역에 위치하는 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  2. 제 1 항에 있어서,
    상기 구리 화합물층은 구리와 반응하는 반응성 가스와 구리가 반응하여 형성된 층인 액정표시장치용 어레이기판 제조방법.
  3. 제 2 항에 있어서,
    상기 반응성 가스는 암모늄(NH3)또는 질소(N2)가스인 액정표시장치용 어레이기판 제조방법.
  4. 제 2 항에 있어서,
    상기 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명도전성 금속그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
  5. 제 1 항에 있어서,
    상기 게이트 배선의 상부에 상기 화소전극과 접촉하는 섬형상의 금속층을 더욱 구성하여, 이를 제 1 전극으로 하고 그 하부의 게이트 배선을 제 2 전극을 하는 보조 용량부를 더욱 형성하는 액정표시장치용 어레이기판 제조방법.
KR1020020088412A 2002-12-31 2002-12-31 액정표시장치용 어레이기판 제조방법 KR100904524B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020020088412A KR100904524B1 (ko) 2002-12-31 2002-12-31 액정표시장치용 어레이기판 제조방법
JP2003314416A JP4251945B2 (ja) 2002-12-31 2003-09-05 液晶表示装置用アレイ基板の製造方法
US10/705,914 US8027007B2 (en) 2002-12-31 2003-11-13 Thin film transistor having a copper signal line and method of manufacturing the same
US13/215,958 US8848125B2 (en) 2002-12-31 2011-08-23 Thin film transistor having a copper signal line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020088412A KR100904524B1 (ko) 2002-12-31 2002-12-31 액정표시장치용 어레이기판 제조방법

Publications (2)

Publication Number Publication Date
KR20040062090A true KR20040062090A (ko) 2004-07-07
KR100904524B1 KR100904524B1 (ko) 2009-06-25

Family

ID=32653278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020088412A KR100904524B1 (ko) 2002-12-31 2002-12-31 액정표시장치용 어레이기판 제조방법

Country Status (3)

Country Link
US (2) US8027007B2 (ko)
JP (1) JP4251945B2 (ko)
KR (1) KR100904524B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101421243B1 (ko) * 2006-12-21 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI273329B (en) * 2004-12-29 2007-02-11 Au Optronics Corp Copper gate electrode of liquid crystal display device and method of fabricating the same
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
CN101523612B (zh) 2006-10-13 2011-07-06 株式会社神户制钢所 薄膜晶体管基板及显示器件
TW200822232A (en) * 2006-11-06 2008-05-16 Chunghwa Picture Tubes Ltd Thin film transistor and fabrication method thereof
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
TWI525773B (zh) 2008-07-03 2016-03-11 Kobe Steel Ltd Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device
BR112012003630A2 (pt) * 2009-08-20 2016-03-22 Sharp Kk dispositivo de exibição
JP5580619B2 (ja) * 2010-02-19 2014-08-27 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
CN105679768B (zh) * 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200638B2 (ja) 1992-02-13 2001-08-20 カシオ計算機株式会社 配線形成方法
JP2551724B2 (ja) 1993-03-04 1996-11-06 株式会社高度映像技術研究所 薄膜半導体装置およびその製造方法
JP3209317B2 (ja) * 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
US6219125B1 (en) * 1996-07-26 2001-04-17 Canon Kabushiki Kaisha Electrode plate, process for producing the plate, for an LCD having a laminated electrode with a metal nitride layer
JPH10133597A (ja) 1996-07-26 1998-05-22 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
KR100271037B1 (ko) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP2000165002A (ja) * 1998-11-26 2000-06-16 Furontekku:Kk 電子機器用基板及びその製造方法と電子機器
KR100303141B1 (ko) * 1999-02-23 2001-09-26 구본준, 론 위라하디락사 박막트랜지스터의 제조방법
JP4169896B2 (ja) * 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
KR100843472B1 (ko) * 2001-03-20 2008-07-03 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR100433805B1 (ko) * 2001-10-11 2004-06-02 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR100456373B1 (ko) * 2001-12-31 2004-11-09 엘지.필립스 엘시디 주식회사 구리 또는 구리/티타늄 식각액

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8372701B2 (en) 2004-11-17 2013-02-12 Samsung Display Co., Ltd. Thin film transistor array panel including layered line structure and method for manufacturing the same
US8637869B2 (en) 2004-11-17 2014-01-28 Samsung Display Co., Ltd. Thin film transistor array panel including layered line structure and method for manufacturing the same
US9111802B2 (en) 2004-11-17 2015-08-18 Samsung Display Co., Ltd. Thin film transistor array panel including layered line structure and method for manufacturing the same
US9431426B2 (en) 2004-11-17 2016-08-30 Samsung Display Co., Ltd. Thin film transistor array panel including layered line structure and method for manufacturing the same
KR101421243B1 (ko) * 2006-12-21 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법

Also Published As

Publication number Publication date
US20040125257A1 (en) 2004-07-01
US8848125B2 (en) 2014-09-30
JP4251945B2 (ja) 2009-04-08
US8027007B2 (en) 2011-09-27
US20110303920A1 (en) 2011-12-15
KR100904524B1 (ko) 2009-06-25
JP2004212940A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
KR100726132B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US8848125B2 (en) Thin film transistor having a copper signal line
US20060132693A1 (en) Method for fabricating an array substrate for IPS mode liquid crystal display device
KR20030082651A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20050003245A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20040022938A (ko) 액정표시소자의 제조방법
KR20040050237A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100488338B1 (ko) 박막트랜지스터 액정표시장치용 어레이기판 및 그의제조방법
KR100918279B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100443829B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20020058917A (ko) 박막트랜지스터 및 그 제조방법
KR100512623B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100591899B1 (ko) 액정 표시장치
KR100698242B1 (ko) 액정표시장치 및 그 제조방법
KR20040057800A (ko) 액정표시장치용 어레이기판 제조방법
KR100502482B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100572824B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20050068466A (ko) 액정표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 11