KR20040050408A - 반도체 소자의 트렌치 형성방법 - Google Patents

반도체 소자의 트렌치 형성방법 Download PDF

Info

Publication number
KR20040050408A
KR20040050408A KR1020020078234A KR20020078234A KR20040050408A KR 20040050408 A KR20040050408 A KR 20040050408A KR 1020020078234 A KR1020020078234 A KR 1020020078234A KR 20020078234 A KR20020078234 A KR 20020078234A KR 20040050408 A KR20040050408 A KR 20040050408A
Authority
KR
South Korea
Prior art keywords
trench
depth
pattern
peripheral region
substrate
Prior art date
Application number
KR1020020078234A
Other languages
English (en)
Inventor
신광식
이원홍
장성남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020078234A priority Critical patent/KR20040050408A/ko
Publication of KR20040050408A publication Critical patent/KR20040050408A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

본 발명은 셀영역과 주변영역 트렌치 깊이를 상이하게 할 수 있는 반도체 소자의 트렌치 형성방법을 개시한다. 개시된 본 발명은, 활성영역과 주변영역을 포함하는 반도체 기판을 제공하는 단계; 상기 반도체 기판상에 산화막과 질화막을 순차로 형성한 다음, 상기 질화막상에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 마스크로 하는 트렌치 식각으로 상기 질화막과 산화막과 기판을 선택적으로 제거하여 제1깊이의 셀영역 트렌치를 형성하고 이와 동시에 제1깊이의 주변영역 트렌치 패턴을 형성하되, 상기 셀영역 트렌치는 트렌치 양측벽이 상기 제1깊이의 트렌치 바닥면에서 상호 접촉되게끔 하고, 상기 주변영역 트렌치 패턴은 트렌치 패턴의 양측벽이 상기 제1깊이에서 상호 접촉되지 않도록 하는 단계; 및 상기 트렌치 식각으로 상기 주변영역 트렌치 패턴내에 노출된 기판을 제거하여 상기 제1깊이보다 더 깊은 제2깊이의 주변영역 트렌치를 형성하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 별도의 추가적인 사진 공정을 요하지 아니하고도 셀영역과 주변영역 트렌치 깊이를 각각 다르게 조절할 수 있어서, 주변영역의 소자분리 특성과 셀영역의 갭필 특성을 동시에 만족시킬 수 있는 효과가 있다.

Description

반도체 소자의 트렌치 형성방법{METHOD FOR FORMING TRENCH ISOLATION IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 트렌치 형성방법에 관한 것으로, 보다 상세하게는 셀영역과 주변영역 트렌치 깊이를 각각 다르게 조절할 수 있는 반도체 소자의 트렌치 형성방법에 관한 것이다.
일반적으로 반도체 소자는 개개의 회로 패턴을 전기적으로 분리하기 위한 소자분리영역을 포함한다. 특히, 반도체 소자가 고집적화 되고 미세화되어 감에 따라 각 개별 소자의 크기를 축소시키는 것뿐만 아니라 소자분리영역의 축소에 대한 연구가 활발히 진행되고 있다. 그 이유는 소자분리영역의 형성은 모든 반도체 소자의 제조 단계의 초기 단계로서 활성 영역의 크기 및 후공정 단계의 공정 마진을 좌우하기 때문이다. 최근까지 반도체 소자의 제조에 널리 이용되는 로코스(LOCOS) 소자 분리 방법은 비교적 넓은 면적의 소자분리영역을 형성하므로 반도체 소자가 고집적화 되어감에 따라 그 한계점이 이르렀다. 이에 따라 고집적화된 반도체 소자의 소자분리에 적합한 기술로는 기판에 트렌치(Trench)를 형성하여 소자를 분리하는 방법이 제안되었다.
종래 기술에 따른 반도체 소자의 트렌치 형성방법을 개략적으로 설명하면, 도 1에 도시된 바와 같이, 산화막(12)과 질화막(14)이 적층되어 있는 기판(10)상에마스크막(16)을 형성하여 셀영역(A)과 주변영역(B)의 기판(10)을 식각으로 동시에 제거하여 트렌치(18)를 형성한다. 다음으로, 도 2에 도시된 바와 같이, 트렌치(18)를 고밀도 플라즈마 화학기상증착 산화막(HDP CVD Oxide)으로 매립하여 소자분리영역을 완성한다. 이와 같이 기판에 트렌치를 형성하여 소자분리영역을 완성하는 기술은 0.25㎛ 이하급 소자부터는 거의 대부분 적용되고 있다.
그러나, 종래 기술에 따른 반도체 소자의 트렌치 형성방법에 있어서는 다음과 같은 문제점이 있다.
종래 반도체 소자의 저장 밀도가 높아지고 디자인 룰(Design Rule)이 작아짐에 따라 소자분리영역이 매우 협소해지고 있다. 이에 따라 반도체 소자의 제조시 식각 공정으로 형성되는 트렌치의 종횡비(Aspect Ratio)가 증가하게 되어 트렌치 매립이 잘 이루어지지 않게 된다.
특히, 도 1에 도시된 바와 같이, 셀영역(A)과 주변영역(B)의 기판(10)을 트렌치 식각으로 동시에 제거하여 트렌치(18)를 형성하는 종래 기술로는 두 영역(A)(B) 각각이 가져야 하는 갭 필 특성과 소자분리 특성을 동시에 만족시키기가 어렵게 된다. 그리고, 플래시 메모리 소자(Flash Memory Device)와 같이 고전압을 사용하는 소자의 경우 충분한 소자분리 특성을 확보하기 위해서는 일정한 트렌치 깊이를 담보해야 한다.
또한, 도 2에 도시된 바와 같이, 셀영역(A)과 주변영역(B)의 트렌치(18)를 동시에 형성하는 데 있어서 갭 필 산화막(20)으로 트렌치(18) 매립시 상대적으로 밀도가 높은 셀영역(A)에 보이드(22)가 형성될 가능성이 매우 높아지게 된다. 즉,셀영역(A)의 트렌치(18)의 종횡비가 주변영역(B)의 트렌치(18)의 종횡비보다 높아 상대적으로 불완전한 매립 특성을 보이게 되는 것이다.
따라서, 종래에는 갭 필 특성과 고전압에 적합한 소자분리영역 특성을 동시에 만족시키기 위하여 다음과 같이 셀영역과 주변영역 트렌치를 별도의 공정으로 개별적으로 형성하는 방법이 제안되었다.
그 중의 한 방법으로는, 도 3에 도시된 바와 같이, 먼저 제1포토레지스트 패턴(17a)로써 셀영역(A)을 보호한 상태에서 주변영역(B)의 기판(10)을 선택적으로 식각하여 주변영역 트렌치(18b)를 형성한다.
그런다음, 도 4에 도시된 바와 같이, 제2포토레지스트 패턴(17b)으로 주변영역(B)을 보호한 상태에서 셀영역(A)의 기판(10)을 선택적으로 식각하여 셀영역 트렌치(18a)를 형성한다. 이 경우 상기 주변영역 트렌치(18b)의 깊이와 셀영역 트렌치(18a)의 깊이는 필요에 따라 임의로 조절할 수 있게 되는 것이다.
상기와 같은 방법이외에 셀영역과 주변영역 트렌치를 별도의 공정으로 개별적으로 형성하는 다른 방법으로서, 도 5에 도시된 바와 같이, 셀영역(A)을 포토레지스트 패턴(17)으로 보호한 상태에서 주변영역(B)의 기판(10)을 선택적으로 부분식각하여 주변영역 트렌치(18)를 형성한다.
다음으로, 도 6에 도시된 바와 같이, 포토레지스트 패턴(17)을 제거한 후 셀영역(A)과 주변영역(B)의 기판(10)을 마스크막(16)을 마스크로 하는 전면식각으로 선택적으로 제거하여 각각 그 깊이가 상이한 셀영역 트렌치(19)와 주변영역 트렌치(18)를 형성한다.
그러나, 상기와 같은 개선된 반도체 소자의 트렌치 형성방법에 있어서도 사진 공정과 트렌치 식각 공정이 각각 1회 내지 2회 정도 더 필요하게 된다. 따라서, 공정 단계수가 더 늘어나게 되어 공정 시간 및 공정 비용면에서 불리하다는 문제점을 안고 있다.
이에, 본 발명은 상기한 종래 기술상의 제반 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 별도의 추가적인 공정을 요하지 않으면서도 셀영역과 주변영역 트렌치 깊이를 필요에 따라 각각 다르게 설정할 수 있는 반도체 소자의 트렌치 형성방법을 제공함에 있다.
도 1 및 도 2는 종래 기술에 따른 반도체 소자의 트렌치 형성방법을 도시한 공정별 단면도이다.
도 3 및 도 4는 종래 기술에 따른 반도체 소자의 트렌치 형성방법을 개선한 공정을 설명하기 위한 공정별 단면도이다.
도 5 및 도 6은 종래 기술에 따른 반도체 소자의 트렌치 형성방법을 개선한 또 다른 공정을 설명하기 위한 공정별 단면도이다.
도 7 내지 도 9는 본 발명의 제1실시예에 따른 반도체 소자의 트렌치 형성방법을 설명하기 위한 공정별 단면도이다.
도 10 내지 도 12는 본 발명의 제2실시예에 따른 반도체 소자의 트렌치 형성방법을 설명하기 위한 공정별 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100,200; 반도체 기판
120,220; 산화막
140,240; 질화막
160,260; 마스크 패턴
180,280a; 셀영역 트렌치
190a,290a; 주변영역 트렌치
상기한 목적을 달성하기 위한 본 발명의 제1실시예에 따른 반도체 소자의 트렌치 형성방법은, 활성영역과 주변영역을 포함하는 반도체 기판을 제공하는 단계; 상기 반도체 기판상에 산화막과 질화막을 순차로 형성한 다음, 상기 질화막상에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 마스크로 하는 트렌치 식각으로 상기 질화막과 산화막과 기판을 선택적으로 제거하여 제1깊이의 셀영역 트렌치를 형성하고 이와 동시에 제1깊이의 주변영역 트렌치 패턴을 형성하되, 상기 셀영역 트렌치는 트렌치 양측벽이 상기 제1깊이의 트렌치 바닥면에서 상호 접촉되게끔 하고, 상기 주변영역 트렌치 패턴은 트렌치 패턴의 양측벽이 상기 제1깊이에서 상호 접촉되지 않도록 하는 단계; 및 상기 트렌치 식각으로 상기 주변영역 트렌치 패턴내에 노출된 기판을 제거하여 상기 제1깊이보다 더 깊은 제2깊이의 주변영역 트렌치를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제2깊이의 주변영역 트렌치의 폭은 상기 제1깊이의 셀영역 트렌치의 폭보다 더 크게 형성하고, 상기 제1깊이는 상기 기판 표면으로부터 1,000Å ~ 2,500Å으로 형성하고 상기 제2깊이는 상기 기판 표면으로부터 1,500Å ~ 4,500Å으로 형성하여 상기 제2깊이와 제1깊이의 차는 500Å ~ 2,000Å인 것을 특징으로 한다.
상기 트렌치 식각은 상기 셀영역 트렌치 및 주변영역 트렌치 패턴의 양측벽이 상기 기판 표면과 소정의 각도, 바람직하게는 90°미만, 더욱 바람직하게는 80°~ 85°을 이루도록 하는 이방성 건식 식각 공정을 이용하는 것을 특징으로 한다.
상기 이방성 건식 식각은, CHF3/Ar/O2가스를 사용하며 상기 O2가스의 공급량과 파워를 조절하여 상기 셀영역 트렌치의 양측벽과 주변영역 트렌치 패턴의 양측벽에 형성되는 폴리머량을 조절할 수 있는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 제2실시예에 따른 반도체 소자의 트렌치 형성방법은, 활성영역과 주변영역을 포함하는 반도체 기판을 제공하는 단계; 상기 반도체 기판상에 산화막과 질화막을 순차로 형성한 다음, 상기 질화막상에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 마스크로 하는 트렌치 식각으로 상기 질화막과 산화막과 기판을 선택적으로 제거하여 동일한 깊이의 셀영역 트렌치 패턴과 주변영역 트렌치 패턴을 동시에 형성하되, 상기 셀영역 트렌치 패턴의 바닥면 폭은 상기 주변영역 트렌치 패턴의 바닥면 폭보다 작게 형성하는 단계; 및 상기 트렌치 식각으로 제1깊이의 셀영역 트렌치와 상기 제1깊이보다 더 깊은 제2깊이의주변영역 트렌치를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제2깊이의 주변영역 트렌치 폭은 상기 제1깊이의 셀영역 트렌치의 폭보다 더 크게 형성하고, 상기 제1깊이는 상기 기판 표면으로부터 1,000Å ~ 2,500Å으로 형성하고 상기 제2깊이는 상기 기판 표면으로부터 1,500Å ~ 4,500Å으로 형성하여 상기 제2깊이와 제1깊이의 차는 500Å ~ 2,000Å인 것을 특징으로 한다.
상기 트렌치 식각은 상기 셀영역 트렌치 패턴 및 주변영역 트렌치 패턴의 양측벽이 상기 기판 표면과 소정의 각도, 바람직하게는 90°미만, 더욱 바람직하게는 80°~ 85°을 이루도록 하는 이방성 건식 식각 공정을 이용하는 것을 특징으로 한다.
상기 이방성 건식 식각은, CHF3/Ar/O2가스를 사용하며 상기 O2가스의 공급량과 파워를 조절하여 상기 셀영역 트렌치의 양측벽과 주변영역 트렌치 패턴의 양측벽에 형성되는 폴리머량을 조절할 수 있는 것을 특징으로 한다.
본 발명에 의하면, 트렌치 측벽을 경사지게 하여 고밀도의 셀영역에서는 트렌치 하부가 좁아져 더 이상 식각되지 않게 하고, 저밀도의 주변영역에서는 트렌치 식각이 더 이루어지도록 하여 셀영역과 주변영역 트렌치 깊이를 각각 다르게 설정할 수 있게 된다.
이하, 본 발명에 따른 반도체 소자의 트렌치 형성방법을 첨부한 도면을 참조하여 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시들은 개시된내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어 진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우는 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재 될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.
도 7 내지 도 9는 본 발명의 제1실시예에 따른 반도체 소자의 트렌치 형성방법을 설명하기 위한 공정별 단면도이고, 도 10 내지 도 12는 본 발명의 제2실시예에 따른 반도체 소자의 트렌치 형성방법을 설명하기 위한 공정별 단면도이다.
(제1실시예)
본 발명의 제1실시예에 따른 반도체 소자의 트렌치 형성방법은, 도 7에 도시된 바와 같이, 먼저 실리콘(Si)과 같은 반도체 원소(Semiconductor Chemical Element) 등으로 구성된 반도체 기판(100)을 준비한다. 상기 반도체 기판(100)은 활성영역(Active Region)의 밀도가 상대적으로 높은 셀영역(A)과, 이와 달리 활성영역(Active Region)의 밀도가 상대적으로 낮은 주변영역(B)을 포함한다. 그런다음, 상기 기판(100)에 대한 산화 공정을 실시하여 100Å 내지 수100Å 정도의 두께를 가진 산화막(120)을 형성하고, 상기 산화막(120) 상면에 화학기상층착 방식 등으로 1,000Å 내지 수1,000Å 정도의 두께를 가진 소정의 박막, 예를 들어 질화막(140)을 형성한다. 상기 질화막(140)은 후속하는 화학기계적 연마(CMP) 공정 진행시 연마 정지층 역할을 하며, 또한 상기 기판(100)과 식각선택비를 가지고 있어 산화가 잘 일어나지 않는 성질을 가지고 있다. 그리고, 상기 산화막(120)은 상기 질화막(140)과 상기 기판(100)간의 응력(Stress) 차이를 완화시켜주는 일종의 완충(Buffer) 역할을 수행한다. 계속하여, 상기 질화막(140) 상면에 사진 공정(Photolithograpy Process)으로 상기 기판(100)에 활성영역을 한정할 수 있는 소자분리영역을 패터닝하기 일환의 하나로서 일정한 형태의 마스크 패턴(160)을 형성한다. 이때, 소자의 집적도에 적합하고 셀영역(A)과 주변영역(B)을 구분할 수 있도록 상기 마스크 패턴(160)의 형성 밀도는 각 영역(A)(B)별로 적절히 조절한다. 한편, 상기 주변영역(B)에 있어서 저전압(LV)과 고전압(HV) 영역별로 산화막(120)의 두께가 상이할 수 있고, 그 영향으로 후속 공정으로 형성되는 주변영역 트렌치(도 8의 190 및 도 9의 190a 참조)의 바닥면 일부가 더 식각되어 그 깊이가 고르게 되지 않을 수 있으나 이는 본 발명의 특징적인 면과 무관하므로 그에 관한 자세한 설명과 도시는 생략하기로 한다.
다음으로, 도 8에 도시된 바와 같이, 상기 마스크 패턴(160)을 마스크로 하는 트렌치 식각으로 상기 질화막(140)과 산화막(120) 및 기판(100)을 선택적으로 제거하여 상기 기판(100)의 활성영역상에 질화막 패턴(140a)과 산화막 패턴(120a)의 적층구조를 형성함과 아울러 제1깊이(D1)를 가지는 셀영역 트렌치(180)를 형성하고 이와 동시에 제1깊이(D1)를 가지는 주변영역 트렌치 패턴(190)을 형성한다. 상기 주변영역 트렌치 패턴(190)은 후속하는 연속적으로 진행되는 트렌치 식각에 의하여 최종적인 주변영역 트렌치(도 9의 190a 참조)로 형성되기 직전의 패턴이다. 이때,고전압이 필요한 주변영역의 특성상 상기 주변영역 트렌치 패턴(190)의 폭을 상기 셀영역 트렌치(180)의 폭보다 더 크게 형성한다. 상기 트렌치 식각은 이방성 건식 식각 공정으로서, 상기 트렌치 식각에 의해 상기 셀영역트렌치(180)와 주변영역 트렌치 패턴(190)의 양측벽이 상기 기판(100)의 표면과 90°에 근접하는 각도를 이루는 것이 일반적이나 본 발명의 실시예에서는 건식 식각 가스로서 CHF3/Ar/O2가스를 사용함으로써 셀영역 트렌치(180)와 주변영역 트렌치 패턴(190)의 양측벽이 경사지도록 하게 한다. 구체적으로, 상기 건식 식각 가스중에서 O2가스의 공급량과 파워(Power)를 조절하면 상기 셀영역 트렌치(180)와 주변영역 트렌치 패턴(190)의 양측벽에 형성되는 폴리머(Polymer)량을 조절할 수 있게 된다. 이에 따라 상기 셀영역 트렌치(180)와 주변영역 트렌치 패턴(190)의 양측벽을 소정의 각도로 경사지게 한다. 그결과, 상기 셀영역 트렌치(180)는 그 양측벽이 제1깊이(D1)의 트렌치 바닥면에서 상호 접촉된다. 이와 달리, 상기 셀영역 트렌치(180) 폭보다 더 넓은 주변영역 트렌치 패턴(190)은 상기 셀영역 트렌치(180) 바닥면에서 그 양측벽이 상호 접촉하는 지점과 동일 깊이(D1)에서는 주변영역 트렌치 패턴(190)의 양측벽이 상호 접촉되지 않는다. 예를 들어, 상기 셀영역 트렌치(180) 및 주변영역 트렌치 패턴(190) 각각이 상기 기판(100) 표면과 이루는 각도가 바람직하게는 90°미만, 더욱 바람직하게는 80°~ 85°를 이루도록 트렌치 식각 공정을 진행하면, 상기 기판(100)으로부터 상기 셀영역 트렌치(180)와 주변영역 트렌치 패턴(190)의 바닥면까지의 깊이(D1)는 약 2,000Å 근방인 1,000Å ~ 2,500Å 정도로 된다.
이어서, 도 9에 도시된 바와 같이, 트렌치 식각을 인시튜로 계속적으로 진행하면 상기 셀영역 트렌치(180)는 그 양측벽이 트렌치(180) 바닥면에서 상호 접촉되어 있고 측벽에는 폴리머가 형성되어 있으므로 더 이상 식각이 진행되지 않게 된다. 즉, 폴리머가 트렌치 식각 마스크 역할을 하게되어 식각이 멈추게 되는 것이다. 이와 달리, 상기 주변영역 트렌치 패턴(190)은 상기 셀영역 트렌치(180) 바닥면에서 트렌치 양측벽이 상호 접촉하는 지점과 동일 깊이(D1)에서는 트렌치 패턴의 양측벽의 경사에 의해 닫히는 일이 없다. 그리고, 상기 주변영역 트렌치 패턴(190)의 바닥면에 발생하는 폴리머는 계속적으로 식각되므로 트렌치 식각이 진행되는 만큼 상기 주변영역 트렌치 패턴(190)은 점차 깊어지게 된다. 따라서, 최종적인 주변영역 트렌치(190a)는 상기 셀영역 트렌치(180)보다 더 깊게 형성 된다. 예를 들어, 상기 주변영역 트렌치(190a)는 상기 셀영역 트렌치(180)의 바닥면으로부터 500Å ~ 2,000Å 길이(D3)만큼 더 깊게 형성할 수 있다.
결과적으로, 단 1회의 트렌치 식각 공정으로 제1깊이(D1)의 셀영역 트렌치(180)와 상기 제1깊이(D1)보다 더 깊은 제2깊이(D2)의 주변영역 트렌치(190a)를 동시에 형성할 수 있게 된다. 예를 들어, 상기 셀영영의 트렌치(180)는 상기 기판(100) 표면으로부터 1,000Å ~ 2,500Å 깊이(D1)로 형성할 수 있고, 상기 주변영역 트렌치(190a)는 상기 기판(100) 표면으로부터 1,500Å ~ 4,500Å 깊이(D2)로 형성할 수 있어서, 셀영역(A)의 갭 필 특성과 주변영역(B)의 소자분리 특성을 동시에 확보할 수 있게 된다.
다음으로, 도면에는 도시하지 아니하였지만, 마스크 패턴(160)의 제거 공정, 열산화 공정, 갭 필 공정, 화학기계적 연마 공정, 질화막 패턴(140a)과 산화막 패턴(120a)의 제거 등의 주지된 공정을 계속 진행하여 셀영역과 주변영역별로 각각 그 깊이가 다른 트렌치를 구비한 반도체 소자를 완성한다.
(제2실시예)
본 발명의 제2실시예에 따른 반도체 소자의 트렌치 형성방법은, 도 10에 도시된 바와 같이, 먼저 실리콘(Si)과 같은 반도체 원소(Semiconductor Chemical Element) 등으로 구성된 반도체 기판(200)을 준비한다. 상기 반도체 기판(200)은 활성영역(Active Region)의 밀도가 상대적으로 높은 셀영역(A)과, 이와 달리 활성영역(Active Region)의 밀도가 상대적으로 낮은 주변영역(B)을 포함한다. 그런다음, 상기 기판(200)에 대한 산화 공정을 실시하여 100Å 내지 수100Å 정도의 두께를 가진 산화막(220)을 형성하고, 상기 산화막(220) 상면에 화학기상층착 방식 등으로 1,000Å 내지 수1,000Å 정도의 두께를 가진 소정의 박막, 예를 들어 질화막(240)을 형성한다. 상기 질화막(240)은 후속하는 화학기계적 연마(CMP) 공정 진행시 연마 정지층 역할을 하며, 또한 상기 기판(200)과 식각선택비를 가지고 있어 산화가 잘 일어나지 않는 성질을 가지고 있다. 그리고, 상기 산화막(220)은 상기 질화막(240)과 상기 기판(200)간의 응력(Stress) 차이를 완화시켜주는 일종의 완충(Buffer) 역할을 수행한다. 계속하여, 상기 질화막(240) 상면에 사진공정(Photolithograpy Process)으로 상기 기판(200)에 활성영역을 한정할 수 있는 소자분리영역을 패터닝하기 일환의 하나로서 일정한 형태의 마스크 패턴(260)을 형성한다. 이때, 소자의 집적도에 적합하고 셀영역(A)과 주변영역(B)을 구분할 수 있도록 상기 마스크 패턴(260)의 형성 밀도는 각 영역(A)(B)별로 적절히 조절한다. 한편, 상기 주변영역(B)에 있어서 저전압(LV)과 고전압(HV) 영역별로 산화막(220)의 두께가 상이할 수 있고, 그 영향으로 후속 공정으로 형성되는 주변영역 트렌치(도 11의 290 및 도 12의 290a 참조)의 바닥면 일부가 더 식각되어 그 깊이가 고르게 되지 않을 수 있으나 이는 본 발명의 특징적인 면과 무관하므로 그에 관한 자세한 설명과 도시는 생략하기로 한다.
다음으로, 도 11에 도시된 바와 같이, 상기 마스크 패턴(260)을 마스크로 하는 트렌치 식각으로 상기 질화막(240)과 산화막(220) 및 기판(200)을 선택적으로 제거하여 상기 기판(200)의 활성영역상에 질화막 패턴(240a)과 산화막 패턴(220a)의 적층구조를 형성함과 아울러 셀영역 트렌치 패턴(280)과 주변영역 트렌치 패턴(290)을 동일한 깊이로 동시에 형성한다. 이때, 고전압이 필요한 주변영역의 특성상 상기 주변영역 트렌치 패턴(290)의 폭을 상기 셀영역 트렌치 패턴(280)의 폭보다 더 크게 형성한다. 상기 셀영역 트렌치 패턴(280)과 주변영역 트렌치 패턴(290) 각각은 후속하는 연속적인 트렌치 식각으로 셀영역 트렌치(도 12의 280a 참조)와 주변영역 트렌치(도 12의 290a 참조)로 형성되어질 패턴이다. 상기 트렌치 식각은 이방성 건식 식각 공정으로서, 상기 트렌치 식각에 의해 상기 트렌치 패턴(280)(290)의 양측벽과 상기 기판(200)의 표면과 이루는 각이 90°에 근접하는것이 일반적이나 본 발명의 실시예에서는 건식 식각 가스로서 CHF3/Ar/O2가스를 사용하여 상기 트렌치 패턴(280)(290)의 양측벽이 경사지도록 하게 한다. 구체적으로, 상기 건식 식각 가스중에서 O2가스의 공급량과 파워(Power)를 조절하면 상기 트렌치 패턴(280)(290)의 양측벽에 형성되는 폴리머(Polymer)량을 조절할 수 있게 되는데, 이에 따라 상기 트렌치 패턴(280)(290)의 양측벽은 소정의 각도로 경사지게 된다. 따라서, 상기 트렌치 패턴(280)(290) 각각은 그 깊이는 동일하나 폭이 상이하므로 상기 셀영역 트렌치 패턴(280)의 바닥면 폭은 상기 주변영역 트렌치 패턴(290)의 바닥면 폭보다 작게 형성된다.
이어서, 도 12에 도시된 바와 같이, 트렌치 식각을 계속적으로 진행하면 상기 셀영역 트렌치 패턴(280)은 그 바닥면이 좁게 형성되어 있고 양측벽에는 폴리머가 형성되어 있으므로 식각이 진행되는 동안 폴리머가 트렌치 식각 마스크 역할을 하게 되어 상대적으로 식각속도가 느리게 진행된다. 이와 달리, 상기 주변영역 트렌치 패턴(290)은 상기 셀영역 트렌치 패턴(280)의 폭보다 더 큰 폭으로 형성되어 있다. 따라서, 상기 주변영역 트렌치 패턴(290)의 바닥면에 발생하는 폴리머는 식각이 계속되므로 트렌치 식각이 상대적으로 빠르게 진행되는 만큼 상기 주변영역 트렌치 패턴(290)은 점차 깊어지게 된다. 따라서, 최종적인 주변영역 트렌치(290a)의 깊이(D2)는 최종적인 셀영역 트렌치(280a)의 깊이(D1)보다 D3만큼 더 깊게 형성된다. 예를 들어, 상기 트렌치 패턴(280)(290)과 상기 기판(200) 표면이 이루는 각도가 바람직하게는 90°미만, 더욱 바람직하게는 80°~ 85°를 이루도록 트렌치 식각을 진행하면, 상기 기판(200)으로부터 셀영역 트렌치(280a) 바닥면 까지의 깊이(D1)는 약 2,000Å 근방인 1,000Å ~ 2,500Å 정도로 형성된다. 그리고, 상기 주변영역 트렌치(290a)는 상기 셀영역 트렌치(280a)의 바닥면으로부터 500Å ~ 2,000Å 깊이(D3)만큼 더 깊게, 즉 상기 기판(200) 표면으로부터 1,500Å ~ 4,500Å 깊이(D2)로 형성된다.
결과적으로, 단 1회의 트렌치 식각 공정으로 제1깊이(D1)의 셀영역 트렌치(280a)와 제2깊이(D2)의 주변영역 트렌치(290a)를 동시에 형성할 수 있고, 또한 셀영역 트렌치(280a) 보다 주변영역 트렌치(290a)를 D3만큼 더 깊게 형성할 수 있어서 셀영역(A)의 갭 필 특성과 주변영역(B)의 소자분리 특성을 동시에 확보할 수 있게 된다.
다음으로, 도면에는 도시하지 아니하였지만, 마스크 패턴(260)의 제거 공정, 열산화 공정, 갭 필 공정, 화학기계적 연마 공정, 질화막 패턴(240a)과 산화막 패턴(220a)의 제거 등의 주지된 공정을 계속 진행하여 셀영역과 주변영역별로 각각 그 깊이가 다른 트렌치를 구비한 반도체 소자를 완성한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 트렌치 형성방법에 따르면, 별도의 추가적인 사진 공정을 요하지 아니하고도 셀영역과 주변영역 트렌치 깊이를 각각 다르게 조절할 수 있게 된다. 따라서, 주변영역의 소자분리 특성과 셀영역의 갭필 특성을 동시에 만족시킬 수 있는 효과가 있다.

Claims (18)

  1. 활성영역과 주변영역을 포함하는 반도체 기판을 제공하는 단계;
    상기 반도체 기판상에 산화막과 질화막을 순차로 형성한 다음, 상기 질화막상에 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 마스크로 하는 트렌치 식각으로 상기 질화막과 산화막과 기판을 선택적으로 제거하여 제1깊이의 셀영역 트렌치를 형성하고 이와 동시에 제1깊이의 주변영역 트렌치 패턴을 형성하되, 상기 셀영역 트렌치는 트렌치 양측벽이 상기 제1깊이의 트렌치 바닥면에서 상호 접촉되게끔 하고, 상기 주변영역 트렌치 패턴은 트렌치 패턴의 양측벽이 상기 제1깊이에서 상호 접촉되지 않도록 하는 단계; 및
    상기 트렌치 식각으로 상기 주변영역 트렌치 패턴내에 노출된 기판을 제거하여 상기 제1깊이보다 더 깊은 제2깊이의 주변영역 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  2. 제1항에 있어서,
    상기 제2깊이의 주변영역 트렌치의 폭은 상기 제1깊이의 셀영역 트렌치의 폭보다 더 크게 형성하는 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2깊이와 제1깊이의 차는 500Å ~ 2,000Å인 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제1깊이는 상기 기판 표면으로부터 1,000Å ~ 2,500Å인 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  5. 제1항 또는 제2항에 있어서,
    상기 제2깊이는 상기 기판 표면으로부터 1,500Å ~ 4,500Å인 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  6. 제1항에 있어서,
    상기 트렌치 식각은 상기 셀영역 트렌치 및 주변영역 트렌치 패턴의 양측벽이 상기 기판 표면과 소정의 각도를 이루도록 하는 이방성 건식 식각 공정을 이용하는 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  7. 제6항에 있어서,
    상기 소정의 각도는 90°미만인 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  8. 제7항에 있어서,
    상기 각도는 80°~ 85°인 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  9. 제6항에 있어서,
    상기 이방성 건식 식각은, CHF3/Ar/O2가스를 사용하며 상기 O2가스의 공급량과 파워를 조절하여 상기 셀영역 트렌치의 양측벽과 주변영역 트렌치 패턴의 양측벽에 형성되는 폴리머량을 조절할 수 있는 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  10. 활성영역과 주변영역을 포함하는 반도체 기판을 제공하는 단계;
    상기 반도체 기판상에 산화막과 질화막을 순차로 형성한 다음, 상기 질화막상에 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 마스크로 하는 트렌치 식각으로 상기 질화막과 산화막과 기판을 선택적으로 제거하여 동일한 깊이의 셀영역 트렌치 패턴과 주변영역 트렌치 패턴을 동시에 형성하되, 상기 셀영역 트렌치 패턴의 바닥면 폭은 상기 주변영역 트렌치 패턴의 바닥면 폭보다 작게 형성하는 단계; 및
    상기 트렌치 식각으로 제1깊이의 셀영역 트렌치와 상기 제1깊이보다 더 깊은 제2깊이의 주변영역 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  11. 제10항에 있어서,
    상기 제2깊이의 주변영역 트렌치 폭은 상기 제1깊이의 셀영역 트렌치의 폭보다 더 크게 형성하는 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  12. 제10항 또는 제11항에 있어서,
    상기 제2깊이와 제1깊이의 차는 500Å ~ 2,000Å인 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  13. 제10항 또는 제11항에 있어서,
    상기 제1깊이는 상기 기판 표면으로부터 1,000Å ~ 2,500Å인 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  14. 제10항 또는 제11항에 있어서,
    상기 제2깊이는 상기 기판 표면으로부터 1,500Å ~ 4,500Å인 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  15. 제10항에 있어서,
    상기 트렌치 식각은 상기 셀영역 트렌치 패턴 및 주변영역 트렌치 패턴의 양측벽이 상기 기판 표면과 소정의 각도를 이루도록 하는 이방성 건식 식각 공정을 이용하는 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  16. 제15항에 있어서,
    상기 소정의 각도는 90°미만인 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  17. 제15항에 있어서,
    상기 각도는 80°~ 85°인 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
  18. 제15항에 있어서,
    상기 이방성 건식 식각은 CHF3/Ar/O2가스를 사용하며 상기 O2가스의 공급량과 파워를 조절하여 상기 셀영역 트렌치 패턴의 양측벽과 주변영역 트렌치 패턴의 양측벽에 형성되는 폴리머량을 조절할 수 있는 것을 특징으로 하는 반도체 소자의 트렌치 형성방법.
KR1020020078234A 2002-12-10 2002-12-10 반도체 소자의 트렌치 형성방법 KR20040050408A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020078234A KR20040050408A (ko) 2002-12-10 2002-12-10 반도체 소자의 트렌치 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020078234A KR20040050408A (ko) 2002-12-10 2002-12-10 반도체 소자의 트렌치 형성방법

Publications (1)

Publication Number Publication Date
KR20040050408A true KR20040050408A (ko) 2004-06-16

Family

ID=37344608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020078234A KR20040050408A (ko) 2002-12-10 2002-12-10 반도체 소자의 트렌치 형성방법

Country Status (1)

Country Link
KR (1) KR20040050408A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697283B1 (ko) * 2005-03-29 2007-03-20 삼성전자주식회사 반도체 장치의 소자분리 구조물 및 그 형성방법
US8318583B2 (en) 2009-02-02 2012-11-27 Samsung Electronics Co., Ltd. Method of forming isolation structure of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697283B1 (ko) * 2005-03-29 2007-03-20 삼성전자주식회사 반도체 장치의 소자분리 구조물 및 그 형성방법
US7521333B2 (en) 2005-03-29 2009-04-21 Samsung Electronics Co., Ltd. Methods of fabricating trench isolation structures having varying depth
US8318583B2 (en) 2009-02-02 2012-11-27 Samsung Electronics Co., Ltd. Method of forming isolation structure of semiconductor device

Similar Documents

Publication Publication Date Title
KR100428805B1 (ko) 트렌치 소자분리 구조체 및 그 형성 방법
KR19980018523A (ko) 얕은 트랜치 분리를 위한 갭 충진 및 평탄화 방법
US6559029B2 (en) Method of fabricating semiconductor device having trench isolation structure
JP3946724B2 (ja) 半導体装置の製造方法
US20030201511A1 (en) Shallow trench isolation type semiconductor device and method of forming the same
JP2006278745A (ja) 半導体装置の製造方法および半導体装置
US20080248627A1 (en) Method of Manufacturing Integrated Deep and Shallow Trench Isolation Structures
US7595252B2 (en) Method of manufacturing a semiconductor memory device
JPH11233614A (ja) 半導体装置及びその製造方法
KR20040050408A (ko) 반도체 소자의 트렌치 형성방법
JP2000036533A (ja) 半導体装置の製造方法
KR20010001735A (ko) 트랜치형 소자분리막을 구비하는 반도체 장치 및 그 제조방법
KR100510555B1 (ko) 라디칼 산화 공정을 이용한 반도체 소자의 트렌치 소자분리 방법
US7018927B2 (en) Method for forming isolation film for semiconductor devices
JP2009170805A (ja) 半導体装置の製造方法
KR100731103B1 (ko) 반도체 소자의 격리막 형성방법
KR100305026B1 (ko) 반도체소자의 제조방법
KR20060007692A (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR20030052663A (ko) 반도체소자의 분리 방법
KR101046376B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
KR100503356B1 (ko) 반도체 소자의 소자분리막구조 제조방법
CN114582793A (zh) 半导体结构制备方法及半导体结构
KR20040014070A (ko) 반도체 소자의 트랜치 매립 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination