KR20040038599A - 트랜시버 모듈 - Google Patents

트랜시버 모듈 Download PDF

Info

Publication number
KR20040038599A
KR20040038599A KR1020030044507A KR20030044507A KR20040038599A KR 20040038599 A KR20040038599 A KR 20040038599A KR 1020030044507 A KR1020030044507 A KR 1020030044507A KR 20030044507 A KR20030044507 A KR 20030044507A KR 20040038599 A KR20040038599 A KR 20040038599A
Authority
KR
South Korea
Prior art keywords
clock
transceiver
circuit
peripheral
substrate
Prior art date
Application number
KR1020030044507A
Other languages
English (en)
Other versions
KR100483670B1 (ko
Inventor
모리와키쇼헤이
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040038599A publication Critical patent/KR20040038599A/ko
Application granted granted Critical
Publication of KR100483670B1 publication Critical patent/KR100483670B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/029—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment reducing the clock frequency of the controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Transceivers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

기판 상에 실장되는 부품수를 삭감함으로써, 실장면적을 삭감할 수 있는 트랜스시버 모듈을 얻는다. 기판(100) 상에, 트랜스시버 IC(1a)와 주변 IC(4, 5)가 실장되어 있다. 트랜스시버 IC(1a) 내에는, 링 오실레이터 등의 클록발생회로(2)와, 클록발생회로(2)에 접속된 분주회로(3)가 형성되어 있다. 클록발생회로(2)는, 수백 MHz 정도의 소정의 주파수의 클록(C1)을 발생한다. 트랜스시버 IC(1a)는, 클록(C1)에 근거하여 동작한다. 또한, 클록발생회로(2)에서 발생한 클록(C1)은, 분주회로(3)에 의해 수십 MHz 정도의 주파수로 분주되어, 클록(C2)으로서 주변 IC(4)에 공급된다. 주변 IC(4)는, 클록(C2)에 근거하여 동작한다.

Description

트랜스시버 모듈{TRANSCEIVER MODULE}
본 발명은, 통신용의 트랜스시버 모듈에 관한 것이다.
LAN을 구성하는 기기에는, 전송로, 퍼스널 컴퓨터(이하 「PC」라 칭함) 내에 장착되는 LAN 보드, LAN 보드에 접속되는 접속케이블, 전송로와 접속케이블을 접속하기 위한 케이블 접속장치(SEDES 트랜스시버) 등이 있다. 트랜스시버는, PC에서 송신되어 온 신호를 전송매체에 적합한 신호로 변환하거나, 그 반대의 처리를 행하는 통신장치이다.
종래의 트랜스시버 모듈에서는, 통신기능을 갖는 트랜스시버 IC와, 트랜스시버 IC의 주변에 배치되고, 트랜스시버 IC를 제어하기 위한 IC(이하 「주변 IC」라 칭함)와, 주변 IC에 공급하는 클록을 발생하기 위한 클록발생회로가, 기판 상에 실장되어 있었다.
또한, 연산장치와 아날로그 전화망을 접속하기 위한 통신 어댑터에 관한 기술이, 하기의 특허문헌 1에 기재되어 있다.
[특허문헌 1]
일본특표평 9-506721호 공보
그렇지만, 이러한 종래의 트랜스시버 모듈에 의하면, 기판 상에 실장되는 부품수가 많기 때문에, 실장면적이 커진다는 문제가 있다.
본 발명은 이러한 문제를 해결하기 위해 이루어진 것으로, 기판 상에 실장되는 부품수를 삭감함으로써, 실장면적을 삭감할 수 있는 트랜스시버 모듈을 얻는 것을 목적으로 하는 것이다.
도 1은 본 발명의 실시예 1에 관한 트랜스시버 모듈의 구성을 나타내는 블록도이다.
도 2는 본 발명의 실시예 2에 관한 트랜스시버 모듈의 구성을 나타내는 블록도이다.
도 3은 본 발명의 실시예 2에 관한 분주회로의 구성을 나타내는 블록도이다.
도 4는 본 발명의 실시예 3에 관한 트랜스시버 모듈의 구성을 나타내는 블록도이다.
도 5는 본 발명의 실시예 3에 관한 분주회로의 구성을 나타내는 블록도이다.
도 6은 본 발명의 실시예 4에 관한 트랜스시버 모듈의 구성을 나타내는 블록도이다.
도 7은 본 발명의 실시예 4에 관한 트랜스시버 모듈의 변형예를 나타내는 블록도이다.
*도면의 주요부분에 대한 부호의 설명*
1a∼1d : 트랜스시버 IC2 : 클록발생회로
3 : 분주회로4, 5 : 주변 IC
10 : 기억부13 : 단자
14 : R/C 회로100 : 기판
본 발명에 관한 트랜스시버 모듈은, 기판과, 트랜스시버 IC와, 주변 IC를 구비하고 있다. 트랜스시버 IC는, 기판 상에 실장되고, 제1 클록에 근거하여 동작한다. 주변 IC는, 기판 상에 실장되며, 트랜스시버 IC에 접속되고, 제2 클록에 근거하여 동작한다. 트랜스시버 IC 내에는, 제1 클록을 발생하는 클록발생회로와, 클록발생회로에 접속된 분주회로가 형성되어 있다. 그리고, 클록발생회로에서 발생한 제1 클록이 분주회로로 분주되어, 제2 클록으로서 주변 IC에 공급된다.
[발명의 실시예]
(실시예 1)
도 1은, 본 발명의 실시예 1에 관한 트랜스시버 모듈의 구성을 나타내는 블록도이다. 기판(board)(100) 상에, 통신기능을 갖는 트랜스시버 IC(1a)와, MCU나 ASIC 등의 주변 IC(4)와, 주변 IC(4)에 접속된 주변 IC(5)가 실장되어 있다. 주변IC(4)는 중심적인 제어를 담당하고, 주변 IC(5)는 주변 IC(4)를 보조하는 역할을 다 한다. 트랜스시버 IC(1a) 내에는, 트랜스시버 IC(1a)의 통신기능을 실현하기 위한 소정의 회로(도시하지 않음) 이외에, 링 오실레이터 등의 클록발생회로(2)와, 클록발생회로(2)에 접속된 분주회로(3)가 형성되어 있다.
트랜스시버 IC(1a)에는, 주변 IC(4)와의 사이에서 제어신호 등을 주고받기 위한 컨트롤 버스(6)와, 상위 레이어(layer)(복수의 트랜스시버 IC를 제어하는 컨트롤러)와의 사이에서 통신데이터를 주고받기 위한 내부 데이터 버스(7)와, 상위 레이어와의 사이에서 제어신호 등을 주고받기 위한 컨트롤 버스(8)와, LAN 케이블 등과의 사이에서 통신데이터를 주고받기 위한 외부데이터 버스(9)가 접속되어 있다. 컨트롤 버스(6)는, 주변 IC(4)에도 접속되어 있다.
클록발생회로(2)는, 수백 MHz 정도의 소정의 주파수의 클록 C1을 발생한다. 트랜스시버 IC(1a)는, 클록 C1에 근거하여 동작한다. 또한, 클록발생회로(2)에서 발생한 클록 C1은, 분주회로(3)에 의해 수십 MHz 정도의 동일주파수에 분주되어, 클록 C2로서 주변 IC(4)에 공급된다. 주변 IC(4)는, 클록 C2에 근거하여 동작한다.
이와 같이 본 실시예 1에 관한 트랜스시버 모듈에 의하면, 트랜스시버 IC(1a) 내에, 트랜스시버 IC(1a)의 동작에 본래적으로 필요한 클록발생회로(2)에 부가하여, 분주회로(3)가 형성되어 있다. 그리고, 클록발생회로(2)에서 발생한 클록 C1이 분주회로(3)에서 분주되어, 클록 C2로서 주변 IC(4)에 공급된다. 따라서, 주변 IC(4)에 공급하는 클록을 발생하기 위한 클록발생회로를, 트랜스시버 IC(1a) 내에 형성된 클록발생회로(2)와는 별도로, 기판(100) 상에 실장할 필요가 없다. 그결과, 종래의 트랜스시버 모듈과 비교하면 기판(100) 상에 실장되는 부품수를 삭감할 수 있고, 실장면적의 삭감을 도모할 수 있다.
(실시예 2)
도 2는, 본 발명의 실시예 2에 관한 트랜스시버 모듈의 구성을 나타내는 블록도이다. 트랜스시버 IC(1b) 내에는, 분주회로(3)에 접속된 메모리나 레지스터 등의 기억부(10)가 형성되어 있다. 본 실시예 2에 관한 트랜스시버 IC(1b)의 그 밖의 구성은, 상기 실시예 1에 관한 트랜스시버 IC(1a)의 구성과 동일하다. 기억부(10)에는, 분주회로(3)의 분주값을 설정하기 위한 값이 기억되어 있다. 분주회로(3)는, 기억부(10)에 기억되어 있는 값 S1에 근거하여 분주값을 변화시켜, 이것에 의해, 클록 C2의 주파수가 가변으로 되어 있다.
도 3은, 본 실시예 2에 관한 분주회로(3)의 구성을 나타내는 블록도이다. 복수의 플립플롭(FF)(111∼11n)(n은 2이상의 자연수)이 직렬로 접속되어 있다. 각 FF(111∼111n)의 출력은, 다음 단계의 FF의 입력에 접속됨과 동시에, 선택회로(12)의 입력에 접속되어 있다. 이것에 의해, 선택회로(12)에는, 여러가지 주파수의 클록(C21∼C2n)이 FF(111∼11n)로부터 입력된다. 선택회로(12)는, 기억부(10)에 기억되어 있는 값 S1에 근거하여, 복수의 클록(C21∼C2n)중에서 하나의 클록을 선택하여, 클록 C2로서 출력한다.
이와 같이 본 실시예 2에 관한 트랜스시버 모듈에 의하면, 클록 C2의 주파수가 가변으로 되어있다. 따라서, 주변 IC(4)가 바뀌어진 경우라도, 기억부(10)에 기억되어 있는 값 S1을 재기록함으로써, 바뀐 후의 주변 IC(4)의 동작주파수에 대응한 클록 C2를 공급하는 것을 가능하게 한다.
(실시예 3)
도 4는, 본 발명의 실시예 3에 관한 트랜스시버 모듈의 구성을 나타내는 블록도이다. 트랜스시버 IC(1c)는, 분주회로(3)에 접속된 단자(13)를 가지고 있다. 본 실시예 3에 관한 트랜스시버 IC(1c)의 그 밖의 구성은, 상기 실시예 1에 관한 트랜스시버 IC(1a)의 구성과 동일하다. 단자(13)는, 풀업 또는 풀다운에 의한 종단처리가 이루어진다. 분주회로(3)는, 단자(13)의 상태를 나타내는 설정신호 S2에 근거하여 분주값을 변화시킨다. 즉, 분주회로(3)는, 트랜스시버 IC(1c)의 외부에서 단자(13)를 통해 입력되는 설정신호 S2에 근거하여 분주값을 변화시켜, 이것에 의해, 클록 C2의 주파수가 가변으로 되어 있다.
도 5는, 본 실시예 3에 관한 분주회로(3)의 구성을 나타내는 블록도이다. 상기 실시예 2와 마찬가지로, 선택회로(12)에는, 여러가지 주파수의 클록(C21∼C2n)이 FF(111∼11n)로부터 입력된다. 선택회로(12)는, 단자(13)로부터 입력되는 신호 S2에 근거하여, 복수의 클록(C21∼C2n) 중에서 하나의 클록을 선택하고, 클록 C2로서 출력한다.
이와 같이 본 실시예 3에 관한 트랜스시버 모듈에 의하면, 클록 C2의 주파수가 가변으로 되어 있다. 따라서, 주파수 IC(4)가 바뀌어진 경우라도 단자(13)로부터 입력되는 설정신호 S2를 변화시킴으로써, 바뀐 후의 주변 IC(4)의 동작주파수에 대응한 클록(C2)을 공급하는 것이 가능하게 된다.
(실시예 4)
도 6은, 본 발명의 실시예 4에 관한 트랜스시버 모듈의 구성을 나타내는 블록도이다. 주변 IC(4)는, 외부(본 실시예 4에서는 트랜스시버 IC(1d))에서 클록 C2의 공급을 받는 모드 외에, 저항 및 콘덴서를 갖는 보조회로(R/C 회로)(14)를 사용하여, RC 발진모드를 실행하는 기능을 가지고 있다. R/C 회로(14)는, 신호선(15)을 통해 주변 IC(4)에 접속되어 있다. 또한, R/C 회로(14)는, 기판(100) 상에 실장되어 있는 것은 아니며, 트랜스시버 IC(1d) 내에 형성되어 있다. R/C 발진모드로 설정된 경우, 주변 IC(4)는, R/C 회로(14)를 사용하여 발생한 클록에 근거하여 동작한다. 본 실시예 4에 관한 트랜스시버 IC(1d)의 그 밖의 구성은, 상기 실시예 1에 관한 트랜스시버 IC(1a)의 구성과 동일하다.
도 7은, 본 실시예 4에 관한 트랜스시버 모듈의 변형예를 나타내는 블록도이다. 트랜스시버 IC(1d)로부터 클록 C2의 공급을 받는 모드와, RC 발진모드의 어느 하나를 선택적으로 사용하는 것은 아니며, RC 발진모드만으로 충분한 경우는, 도 7에 나타내는 바와 같이, 도 6의 분주회로(3)를 생략해도 된다.
이와 같이 본 실시예 4에 관한 트랜스시버 모듈에 의하면, RC 발진모드의 실행에 필요한 R/C 회로(14)는, 트랜스시버 IC(1d) 내에 형성되어 있다. 따라서, R/C회로(14)를 기판(100) 상에 실장할 필요가 없기 때문에, 기판(100) 상에 실장되는 부품수를 삭감할 수 있고, 실장면적의 삭감을 도모할 수 있다.
본 발명에 관한 트랜스시버 모듈에 의하면, 트랜스시버 IC 내에, 클록발생회로와 분주회로가 형성되어 있다. 그리고, 클록발생회로에서 발생한 제1 클록이 분주회로에서 분주되어, 제2 클록으로서 주변 IC에 공급된다. 따라서, 주변 IC에 공급하는 클록을 발생하기 위한 클록: 발생회로를, 트랜스시버 IC 내에 형성된 클록발생회로와는 별도로, 기판 상에 실장할 필요가 없다. 그 결과, 기판 상에 실장되는 부품수를 삭감할 수 있고, 실장면적의 삭감을 도모할 수 있다.

Claims (3)

  1. 기판과,
    상기 기판 상에 실장되고, 제1 클록에 근거하여 동작하는 트랜스시버 IC와,
    상기 기판 상에 실장되고, 상기 트랜스시버 IC에 접속되어, 제2 클록에 근거하여 동작하는 주변 IC를 구비하고,
    상기 트랜스시버 IC 내에는,
    상기 제1 클록을 발생하는 클록발생회로와,
    상기 클록발생회로에 접속된 분주회로가 형성되어 있고,
    상기 클록발생회로에서 발생한 상기 제1 클록이 상기 분주회로에서 분주되어, 상기 제2 클록으로서 상기 주변 IC에 공급되는 것을 특징으로 하는 트랜스시버 모듈.
  2. 제 1 항에 있어서,
    상기 분주회로의 분주값은 가변인 것을 특징으로 하는 트랜스시버 모듈.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 주변 IC는, 상기 주변 IC의 외부에 접속된 보조회로를 사용하여 소정의발진모드를 실행하는 기능을 가지고 있고,
    상기 보조회로는, 상기 트랜스시버 IC 내에 형성되어 있는 것을 특징으로 하는 트랜스시버 모듈.
KR10-2003-0044507A 2002-10-30 2003-07-02 트랜시버 모듈 KR100483670B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00316028 2002-10-30
JP2002316028A JP4136601B2 (ja) 2002-10-30 2002-10-30 トランシーバモジュール

Publications (2)

Publication Number Publication Date
KR20040038599A true KR20040038599A (ko) 2004-05-08
KR100483670B1 KR100483670B1 (ko) 2005-04-19

Family

ID=32171208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0044507A KR100483670B1 (ko) 2002-10-30 2003-07-02 트랜시버 모듈

Country Status (6)

Country Link
US (1) US20040086031A1 (ko)
JP (1) JP4136601B2 (ko)
KR (1) KR100483670B1 (ko)
CN (1) CN1251416C (ko)
DE (1) DE10334833B4 (ko)
TW (1) TWI222281B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005122423A2 (en) * 2004-06-03 2005-12-22 Silicon Laboratories Inc. Spread spectrum isolator
US7803201B2 (en) 2005-02-09 2010-09-28 Headwaters Technology Innovation, Llc Organically complexed nanocatalysts for improving combustion properties of fuels and fuel compositions incorporating such catalysts
US7856992B2 (en) 2005-02-09 2010-12-28 Headwaters Technology Innovation, Llc Tobacco catalyst and methods for reducing the amount of undesirable small molecules in tobacco smoke
US7758660B2 (en) 2006-02-09 2010-07-20 Headwaters Technology Innovation, Llc Crystalline nanocatalysts for improving combustion properties of fuels and fuel compositions incorporating such catalysts
US8963587B2 (en) 2013-05-14 2015-02-24 Apple Inc. Clock generation using fixed dividers and multiplex circuits

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931748A (en) * 1988-08-26 1990-06-05 Motorola, Inc. Integrated circuit with clock generator
US5357541A (en) * 1989-03-23 1994-10-18 Echelon Corporation Transceiver providing selectable frequencies and spreading sequences
JP2567163B2 (ja) * 1991-08-29 1996-12-25 株式会社東芝 半導体集積回路
US5734877A (en) * 1992-09-09 1998-03-31 Silicon Graphics, Inc. Processor chip having on-chip circuitry for generating a programmable external clock signal and for controlling data patterns
US5495246A (en) * 1993-05-10 1996-02-27 Apple Computer, Inc. Telecom adapter for interfacing computing devices to the analog telephone network
JP3631311B2 (ja) * 1995-12-15 2005-03-23 富士通株式会社 光ディスク装置
US5696468A (en) * 1996-02-29 1997-12-09 Qualcomm Incorporated Method and apparatus for autocalibrating the center frequency of a voltage controlled oscillator of a phase locked loop
US6138232A (en) * 1996-12-27 2000-10-24 Texas Instruments Incorporated Microprocessor with rate of instruction operation dependent upon interrupt source for power consumption control
GB2321744B (en) * 1997-01-30 2000-05-17 Motorola Inc Portable data carrier and method for selecting operating mode thereof
US6087968A (en) * 1997-04-16 2000-07-11 U.S. Philips Corporation Analog to digital converter comprising an asynchronous sigma delta modulator and decimating digital filter
US6079027A (en) * 1998-01-23 2000-06-20 Via Technologies, Inc. Computer chip set for computer mother board referencing various clock rates
TW382089B (en) * 1998-06-16 2000-02-11 Asustek Comp Inc System clock frequency switching device and method for computer motherboard
US6137334A (en) * 1998-07-06 2000-10-24 Micron Technology, Inc. Logic circuit delay stage and delay line utilizing same
US6289067B1 (en) * 1999-05-28 2001-09-11 Dot Wireless, Inc. Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock
US6487648B1 (en) * 1999-12-15 2002-11-26 Xilinx, Inc. SDRAM controller implemented in a PLD
US6631144B1 (en) * 1999-12-21 2003-10-07 Intel Corporation Multi-rate transponder system and chip set
US6785829B1 (en) * 2000-06-30 2004-08-31 Intel Corporation Multiple operating frequencies in a processor
JP2002108490A (ja) * 2000-07-26 2002-04-10 Sony Corp クロック供給回路
JP2002091905A (ja) * 2000-09-20 2002-03-29 Mitsubishi Electric Corp 半導体装置およびアクセスウェイト数変更プログラムを記録したコンピュータ読み取り可能な記録媒体
US6441691B1 (en) * 2001-03-09 2002-08-27 Ericsson Inc. PLL cycle slip compensation
US7142557B2 (en) * 2001-12-03 2006-11-28 Xilinx, Inc. Programmable logic device for wireless local area network
US7194053B2 (en) * 2001-12-18 2007-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for matching data and clock signal delays to improve setup and hold times
US6771096B1 (en) * 2002-03-25 2004-08-03 Cypress Semiconductor Corp. Circuit, system, and method for using hysteresis to avoid dead zone or non-linear conditions in a phase frequency detector
TW547771U (en) * 2002-07-23 2003-08-11 Via Tech Inc Elastic electrical contact package structure

Also Published As

Publication number Publication date
DE10334833A1 (de) 2004-05-19
US20040086031A1 (en) 2004-05-06
JP4136601B2 (ja) 2008-08-20
CN1251416C (zh) 2006-04-12
KR100483670B1 (ko) 2005-04-19
TWI222281B (en) 2004-10-11
JP2004153536A (ja) 2004-05-27
TW200407001A (en) 2004-05-01
DE10334833B4 (de) 2008-03-27
CN1494225A (zh) 2004-05-05

Similar Documents

Publication Publication Date Title
JP2007096903A (ja) パラレルシリアル変換回路およびそれを用いた電子機器
US20170041086A1 (en) Data transmission apparatus for changing clock signal at runtime and data interface system including the same
KR100252445B1 (ko) 듀얼 모듈러스 프레스칼러
JP2008005446A (ja) 分周器およびその制御方法
US20080074205A1 (en) Reference Clock Out Feature on a Digital Device Peripheral Function Pin
KR20030011677A (ko) 넓은 주파수 대역에 대응할 수 있는 레지스터 및 이를이용한 신호 발생 방법
KR100309941B1 (ko) 무선휴대단말기
KR100483670B1 (ko) 트랜시버 모듈
KR100508006B1 (ko) 트랜시버 집적회로 및 통신모듈
WO2015076009A1 (ja) 高周波装置及び該高周波装置の制御方法
JP2007312321A (ja) シリアル・パラレル変換用の半導体集積回路
US20080012620A1 (en) Frequency synthesizer with a plurality of frequency locking circuits
KR100323370B1 (ko) 클럭 출력 회로를 갖는 장치
KR100238380B1 (ko) 시스템의 외장형 클럭발생장치
CN117056268B (zh) 一种用于测量仪器的spi接口电路和spi通讯方法
CN219758759U (zh) 显示卡模块及电子装置
CN214586628U (zh) 一种多路时钟输出电路、电路板及ct扫描仪
US6629258B1 (en) Variable speed data access control circuit with exponential length wait cycle
US7110461B2 (en) Technique to enlarge data eyes in wireline communication systems
KR100590927B1 (ko) 액정표시 소자의 인터페이스 회로
JP3055468B2 (ja) クロック選択式の同期化回路
CN113626361A (zh) 可配置主从模式的qspi装置
KR20200143910A (ko) 이미지 장치 및 그 구동 방법
JP2007251598A (ja) 同期シリアルシステム
JPH11184808A (ja) シリアル通信方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100323

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee