CN113626361A - 可配置主从模式的qspi装置 - Google Patents

可配置主从模式的qspi装置 Download PDF

Info

Publication number
CN113626361A
CN113626361A CN202010384632.8A CN202010384632A CN113626361A CN 113626361 A CN113626361 A CN 113626361A CN 202010384632 A CN202010384632 A CN 202010384632A CN 113626361 A CN113626361 A CN 113626361A
Authority
CN
China
Prior art keywords
mode
module
clock
data
slave mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010384632.8A
Other languages
English (en)
Inventor
邱圣辉
甘焱林
张善伟
邹福
许建国
张梦楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Anchuangxin Factory Technology Co ltd
Original Assignee
Shenzhen Anchuangxin Factory Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Anchuangxin Factory Technology Co ltd filed Critical Shenzhen Anchuangxin Factory Technology Co ltd
Priority to CN202010384632.8A priority Critical patent/CN113626361A/zh
Publication of CN113626361A publication Critical patent/CN113626361A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请实施例提供一种可配置主从模式的QSPI装置，包括：reg模块、cmu模块、shift模块和ctrl模块。本申请能够通过配置内部寄存器来控制QSPI的工作模式，满足不同的需求场景，使用也更加灵活。

Description

可配置主从模式的QSPI装置
技术领域
本申请涉及接口设备领域，具体涉及一种可配置主从模式的QSPI装置。
背景技术
SPI是串行外设接口(Serial Peripheral Interface)的缩写，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，越来越多的芯片集成了这种通信协议。QSPI是Queued SPI的简写，是Motorola公司推出的SPI接口的扩展，比SPI应用更加广泛。在SPI协议的基础上，Motorola公司对其功能进行了增强，增加了队列传输机制，推出了队列串行外围接口协议(即QSPI协议)。QSPI是一种专用的通信接口，连接单、双或四(条数据线)SPI Flash存储介质。
由此，本发明人凭借多年从事相关行业的经验与实践，提出一种可配置主从模式的QSPI装置，以克服现有技术的缺陷。
发明内容
针对现有技术中的问题，本申请提供一种可配置主从模式的QSPI装置，能够通过配置内部寄存器来控制QSPI的工作模式，满足不同的需求场景，使用也更加灵活。
为解决上述技术问题，本申请提供以下技术方案：
第一方面，本申请提供一种可配置主从模式的QSPI装置，包括：reg模块、cmu模块、shift模块和ctrl模块；
所述reg模块为特殊功能寄存器逻辑，通过APB接口访问，通过配置特殊功能寄存器来控制整个模块的工作模式以及实现的功能；
所述cmu模块为时钟控制单元，主要负责三个工作：一是将内部时钟根据寄存器的设置进行分频，用于主机模式下的SPI接口的sck时钟输出；二是在从机模式下将外部输入的SPI采样时钟sck用模块的工作时钟进行同步；三是根据寄存器里面相位相关的设置通过取反、打拍以及逻辑运算等操作调整时钟的相位，使其能匹配SPI不同模式对时钟相位的要求，并根据寄存器里主从模式的配置去选择一个时钟供shift模块使用；
所述shift模块为数据移位寄存器逻辑，依靠高速的工作时钟来对经过cmu处理后的SPI传输的时钟边沿进行采样，根据主从模式的配置，在上升沿将数据锁存进相应的移位寄存器；在SPI模式下：主机模式下将发送FIFO的数据经过并转串在mosi口上输出，并在miso口接收数据经过串转并后发送到接收FIFO；从机模式下将发送FIFO的数据经过并转串在miso口上输出，并在mosi口接收数据经过串转并后发送到接收FIFO；在QSPI模式下：主机模式下将发送FIFO的数据经过并转串之后在数据口输出，从机模式下将数据口输入的数据经过串转并后发送到接收FIFO。
所述ctrl模块为状态机控制逻辑，主机模式和从机模式使用的都是相同的状态，跳转逻辑相同，触发条件不同。
由上述技术方案可知，本申请提供一种可配置主从模式的QSPI装置，能够通过配置内部寄存器来控制QSPI的工作模式，满足不同的需求场景，使用也更加灵活。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请所述可配置主从模式的QSPI装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。
此外，术语“安装”、“设置”、“设有”、“连接”、“相连”、“套接”应做广义理解。例如，可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了能够通过配置内部寄存器来控制QSPI的工作模式，满足不同的需求场景，使用也更加灵活，本申请提供一种可配置主从模式的QSPI装置的实施例，参见图1，本实施例中，所述可配置主从模式的QSPI装置，包括：reg模块、cmu模块、shift模块和ctrl模块；
所述reg模块为特殊功能寄存器逻辑，通过APB接口访问，通过配置特殊功能寄存器来控制整个模块的工作模式以及实现的功能；
所述cmu模块为时钟控制单元，主要负责三个工作：一是将内部时钟根据寄存器的设置进行分频，用于主机模式下的SPI接口的sck时钟输出；二是在从机模式下将外部输入的SPI采样时钟sck用模块的工作时钟进行同步；三是根据寄存器里面相位相关的设置通过取反、打拍以及逻辑运算等操作调整时钟的相位，使其能匹配SPI不同模式对时钟相位的要求，并根据寄存器里主从模式的配置去选择一个时钟供shift模块使用；
所述shift模块为数据移位寄存器逻辑，依靠高速的工作时钟来对经过cmu处理后的SPI传输的时钟边沿进行采样，根据主从模式的配置，在上升沿将数据锁存进相应的移位寄存器；在SPI模式下：主机模式下将发送FIFO的数据经过并转串在mosi口上输出，并在miso口接收数据经过串转并后发送到接收FIFO；从机模式下将发送FIFO的数据经过并转串在miso口上输出，并在mosi口接收数据经过串转并后发送到接收FIFO；在QSPI模式下：主机模式下将发送FIFO的数据经过并转串之后在数据口输出，从机模式下将数据口输入的数据经过串转并后发送到接收FIFO。
所述ctrl模块为状态机控制逻辑，主机模式和从机模式使用的都是相同的状态，跳转逻辑相同，触发条件不同。
从上述描述可知，根据本申请实施例提供的触发告警装置，通过配置内部寄存器来控制QSPI的工作模式，满足不同的需求场景，使用也更加灵活。
作为一种优选地实施方式，本设计内部使用统一的时钟域，工作时钟由外部提供。
作为一种优选地实施方式，状态机有以下几个状态，跳转关系如下：
IDLE，空闲状态：无执行操作。
主模式下：发送FIFO为空时会保持当前状态；发送FIFO非空时会跳转到TRAN从模式下：片选信号为高时会保持当前状态；片选信号变为低电平时会跳转到TRAN。
TRAN，传输状态：开始传输数据。
主模式下：内部发送数据的计数器达到软件配置的阈值后，跳转到RECV。
从模式下：内部发送数据的计数器达到软件配置的阈值后，跳转到RECV。
RECV，接收状态，开始接收数据。
主模式下：发送FIFO非空时，跳转到TRAN；发送FIFO为空时，跳转到IDLE。
从模式下：片选信号为低电平时，跳转到TRAN；片选信号为高电平时，跳转到IDLE。
fifo模块为发送及接收数据的缓存，对于数据来说没有主从模式的区别，因此支持主从双模式能够在此节省一半的存储开销。
以上所述仅为本发明示意性的具体实施方式，并非用以限定本发明的范围。任何本领域的技术人员，在不脱离本发明的构思和原则的前提下所作出的等同变化与修改，均应属于本发明保护的范围。

Claims (1)

1.一种可配置主从模式的QSPI装置，其特征在于，包括：reg模块、cmu模块、shift模块和ctrl模块；
所述reg模块为特殊功能寄存器逻辑，通过APB接口访问，通过配置特殊功能寄存器来控制整个模块的工作模式以及实现的功能；
所述cmu模块为时钟控制单元，主要负责三个工作：一是将内部时钟根据寄存器的设置进行分频，用于主机模式下的SPI接口的sck时钟输出；二是在从机模式下将外部输入的SPI采样时钟sck用模块的工作时钟进行同步；三是根据寄存器里面相位相关的设置通过取反、打拍以及逻辑运算等操作调整时钟的相位，使其能匹配SPI不同模式对时钟相位的要求，并根据寄存器里主从模式的配置去选择一个时钟供shift模块使用；
所述shift模块为数据移位寄存器逻辑，依靠高速的工作时钟来对经过cmu处理后的SPI传输的时钟边沿进行采样，根据主从模式的配置，在上升沿将数据锁存进相应的移位寄存器；在SPI模式下：主机模式下将发送FIFO的数据经过并转串在mosi口上输出，并在miso口接收数据经过串转并后发送到接收FIFO；从机模式下将发送FIFO的数据经过并转串在miso口上输出，并在mosi口接收数据经过串转并后发送到接收FIFO；在QSPI模式下：主机模式下将发送FIFO的数据经过并转串之后在数据口输出，从机模式下将数据口输入的数据经过串转并后发送到接收FIFO；
所述ctrl模块为状态机控制逻辑，主机模式和从机模式使用的都是相同的状态，跳转逻辑相同，触发条件不同。
CN202010384632.8A 2020-05-09 2020-05-09 可配置主从模式的qspi装置 Pending CN113626361A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010384632.8A CN113626361A (zh) 2020-05-09 2020-05-09 可配置主从模式的qspi装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010384632.8A CN113626361A (zh) 2020-05-09 2020-05-09 可配置主从模式的qspi装置

Publications (1)

Publication Number Publication Date
CN113626361A true CN113626361A (zh) 2021-11-09

Family

ID=78376360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010384632.8A Pending CN113626361A (zh) 2020-05-09 2020-05-09 可配置主从模式的qspi装置

Country Status (1)

Country Link
CN (1) CN113626361A (zh)

Similar Documents

Publication Publication Date Title
EP2309395B1 (en) Method for realizing pins time share multiplexing and a system-on-a-chip
KR100693863B1 (ko) 디스플레이 구동 회로
EP1213657A2 (en) Dual interface serial bus
JP2018533120A (ja) マルチノードネットワークにおける入力／出力信号のブリッジングおよび仮想化
US20070239919A1 (en) Communication control semiconductor device and interface system
US10645553B2 (en) Method and apparatus for processing signal in a mobile device
CN110334044B (zh) 一种mipi dphy发送电路及设备
CN106933772A (zh) 基于uart ip核的sci通讯方法
US20110150137A1 (en) Architecture of multi-power mode serial interface
KR20210002515A (ko) 수신 회로, 수신 회로의 재구성 방법 및 전자 기기
CN106649171B (zh) 一种单总线全双工的数据通信方法及系统
CN107643993B (zh) 总线转换接口、总线转换接口的工作方法和通信设备
JP5332428B2 (ja) レベルシフト回路及びその方法
WO2017196492A1 (en) Two-wire line-multiplexed uart to four-wire high-speed uart bridging with integrated flow control
CN211124034U (zh) 多路采集卡及具有其的服务器
CN113641610A (zh) 处理器接口电路及处理器接口分时复用方法、电子设备
CN113626361A (zh) 可配置主从模式的qspi装置
WO2015076009A1 (ja) 高周波装置及び該高周波装置の制御方法
CN115328845A (zh) 一种四线串行外设接口通信协议设计的方法
US6269414B1 (en) Data rate doubler for electrical backplane
CN115017083A (zh) 数据传输系统、数据传输装置以及数据传输方法
CN109445855B (zh) 一种用于多路低速外设集成的桥接装置
KR100361511B1 (ko) 다기능 직렬 통신 인터페이스 장치
KR20040038599A (ko) 트랜시버 모듈
CN117472837B (zh) 模式切换电路、方法、外扩连接器及PCIe板卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20211109