CN106933772A - 基于uart ip核的sci通讯方法 - Google Patents
基于uart ip核的sci通讯方法 Download PDFInfo
- Publication number
- CN106933772A CN106933772A CN201710088385.5A CN201710088385A CN106933772A CN 106933772 A CN106933772 A CN 106933772A CN 201710088385 A CN201710088385 A CN 201710088385A CN 106933772 A CN106933772 A CN 106933772A
- Authority
- CN
- China
- Prior art keywords
- data
- state
- check
- uart
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/20—Software design
- G06F8/22—Procedural
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Communication Control (AREA)
Abstract
本发明提供一种基于UART IP核的SCI通讯方法,UART IP软核是能够支持FPGA等逻辑芯片的定制化IP,可以实现多个UART在FPGA中实现,并进行了时序优化,可以支持灵活的波特率配置和通信协议配置,内置有FIFO缓存,确保通信数据不被丢,可支持单个字节传输和数据模块传输两种传输方式,可支持SCI接口,与DSP直接进行通信而无需任何协议转换,留有足够的通信带宽,可支持多个IP核并行工作,并确保数据不丢失,确保整个通信的稳定和可靠。
Description
技术领域
本发明涉及一种基于UART IP核的SCI通讯方法。
背景技术
在许多工程系统应用中,UART(通用异步接收发送装置)以低成本、高可靠性等优点被人们青睐。目前广泛使用的RS232异步串行接口,如8250、NS16450等专用集成芯片,虽然使用简单,却有占用电路体积、引脚连接复杂等缺点。
文献“《基于TL16C752B的DSP通用异步串行接口设计》电子测量技术论文2009.7”介绍了一种基于DSP和异步串行接口协议芯片TL16C752B之间的接口电路设计方法,虽应用简单但其硬件电路复杂。
而当前通讯的发展趋势,对设计提出了系统集成,高可靠性的要求。为满足这些要求,不仅要求采用数字化,而且要求采用集成化更高,模块化,可靠性更强的产品。
发明内容
发明目的是:
为了克服传统的SCI通讯芯片体积大占用管脚多等不足,本发明提供一种基于UART IP核的SCI通讯技术。使用IP复用技术,将UART IP软核集成到FPGA芯片上,可增加系统的可靠性,缩小PCB板体积;其次由IP核的特点,可使整个系统更加灵活,还可以根据需要进行功能的升级、扩充和裁减,实现了SCI通讯的集成化和模块化,可作为一个独立的模块集成到控制器中。
本发明解决其技术问题所采用的技术方案是:
在本设计中使用自顶向下的设计方法对UART进行分析设计。首先把该设计划分成几个可操作的子模块,编制出相应的模型(RTL级)。然后再将每个子模块看成一个独立的单元,组合在一起完成整个设计。UART IP核主要是包含接收器模块、发送器模块、波特率产生模块、中断控制模块和FIFO模块组成五部分,见附图1。
UART IP核包含一个可编程的波特率发生器:它是给发送器和接收器提供发送数据和接收数据的比特时钟;包括提供标准波特率和各种非标准波特率的比特时钟:标准波特率作为通信双方进行异步串行通信。而非标准波特率作高速同步通信;它可以对系统时钟进行2n分频(n最大为16),输出的频率Baudrate_clk=系统时钟/(波特率×16×除数);这样通过设置除数的值。就可以得到期望的内部波特率;
发送FIFO和接收FIFO在UART中的作用是实现对收发数据的缓冲,减少串口和CPU的交互时间,提高CPU和UART的传输效率。由于数据总线的读写时钟与UART的工作时钟不一样,所以所设计的UART采用的是异步FlF0的方式。异步FIFO主要由4部分组成:写时钟域模块、读时钟域模块、异步比较模块以及双端口RAM模块。其中读/写时钟域模块中包含了读/写指针和空/满标志产生逻辑。异步比较模块是用来产生空/满判断信号。当读写指针在同一时刻指向同一个内存位置时,FIFO处于空或满的状态。判断此时状态是空还是满,就要通过对读写指针进行判断。
中断处理模块:发送数据时,防止数据丢失,以及和CPU交联数据过多,将多个SCI的中断信号相与,减少了中断信号和控制芯片间的信号交联,当控制器接收到中断信号后,去查对应FIFO中的满标志位,再去FIFO取数;从而防止数据丢失;
发送模块的逻辑是从发送FIF0中读取数据,将读到的并行数据转换成串行数据,并送往外设。接受采用状态机来设计,一共有5个状态机,分别为:CHECK等待、CHECK开始、接收开始、数据读取、中断CHECK;
CHECK等待:复位的时候状态机进入的状态;UART在没有数据的时候,其数据线一直保持高位;当检测到数据线出现下降沿的时候,即CHECK开始状态;
CHECK开始:在CHECK等待状态时检测到数据线出现下降沿时进入CHECK开始状态,通过CHECK开始状态确定这个下降沿是否由于毛刺引起;在该状态中对第一位数据进行采样并且判断,如果得到的数据是起始位0的话,状态机会跳转到接收开始状态;如果发现是误判,即判断出现毛刺,状态机会重新进入CHECK等待状态;
发送开始:完成起始位的发送后,就要发送由CPU传过来的有效数据;首先把数据存入一个移位寄存器中,利用移位寄存器实现并行输入到串行输出的转换;当计数器显示数据传输完毕后,状态机跳入数据读取状态;
数据读取:根据已传输的有效数据,获得数据并且在本状态传输出去;
中断CHECK:对停止位进行采样,并且判断停止位是否为1;若停止位不正确,那么数据也不传入CPU;
接收逻辑在检测到起始位后开始接收数据,并将接收到的串行数据转换成并行数据,然后将数据写入接收FIFO。发送器模块相对来说和接收器差不多,而且相对简单一些;一共有5个状态机,分别为:等待、开始、接收开始、数据读取、中断CHECK;
等待:在没有得到CPU的发送信号的时候发送器一直处于等待状态,此刻一直保持发送器的数据为高,当得到CPU发出的数据来临信号,跳转入CHECK开始状态;
开始:进入该状态,发送器会首先发送一个0,作为起始位;起始位传送完毕后进入下一个状态;
接收开始:当状态机跳转到接收时的时候,每采样得到一位数据,就把接收到数据放到事先准备好的移位寄存器中;当计数器提示数据已接收完,状态机会跳转入数据读取状态;
数据读取:根据已传输的有效数据,获得参数并且在本状态传输出去;
中断CHECK:输出停止位1标示这一帧数据传输结束。本发明的有益效果是:
本发明把UART硬件电路转换为用硬件描述语言的软件编程的方法,减少了电路的数量,提高了电路的可靠性,降低成本,提高的IP可复用性。实现了SCI通讯的集成化和模块化,可作为一个独立的模块集成到控制器中。使用IP复用技术,将UART集成到FPGA芯片上,可增加系统的可靠性,缩小PCB板体积;其次由IP核的特点,可使整个系统更加灵活,还可以根据需要进行功能的升级、扩充和裁减。
支持多通道传输。本IP核在使用时,可根据系统配置需要同时调用多个IP核(最多可扩展10个),目前没有芯片可达到,为使用多通道SCI传输提供了有效支撑,符合机载及星载通信终端的小型化设计趋势。
IP核的通用性。可集成在FPGA和CPLD等逻辑芯片中,节约了PCB的面积,提高了系统可靠性。更高性能:同步性能更好,接口可定制,通信模式可定制,传输更稳定。
附图说明
图1是本发明基于UART IP核的SCI通讯方法功能模块的划分框图。
图2是本发明基于UART IP核的SCI通讯技术fifo状态机。
图3是本发明基于UART IP核的SCI通讯技术接收状态机。
图4是本发明基于UART IP核的SCI通讯技术发送状态机。
具体实施方式
下面结合附图和具体实施方式对本发明作详细说明。
本发明基于UART IP核的SCI通讯技术选择以一个4个核的SCI IP为例说明。UART核主要是包含接收器模块、发送器模块、波特率产生模块、中断控制逻辑模块和FIFO模块组成五部分。参照附图1。
1波特率产生模块
根据UART通信协议,只有数据发送和接收,而没有时钟,所以需要通过波特率来统一发送和接收的数据速率,包括提供标准波特率和各种非标准波特率的比特时钟:标准波特率一般是作为通信双方进行异步串行通信.而非标准波特率一般是用作高速同步通信,
波特率发生器实际就是一个分频器,在本设计中采用了16分频的电路。给发送器和接收器提供发送数据和接收数据的比特时钟。波特率计算公式如下:
Baudrate_clk=系统时钟/(波特率×16×除数)。这样通过设置除数的值.就可以得到期望的内部波特率。
本实施案例中:系统时钟为50MHz,希望波特率为115200,则波特率时钟分频数为50M/115200/16。
2中断模块
中断模块使能信号将多个SCI的中断信号相与,减少了中断信号和控制芯片间的信号交联,当控制器接收到中断信号后,去查对应FIFO中的满标志位,再去FIFO取数。从而防止数据丢失。
3异步FIFO
发送FIFO和接收FIFO在UART中的作用是实现对收发数据的缓冲,减少串口和CPU的交互时间,提高CPU和UART的传输效率.由于数据总线的读写时钟与UART的工作时钟不一样,所以所设计的UART采用的是异步FlF0的方式。
如附图2所示,异步FIFO主要由4部分组成:写时钟域模块、读时钟域模块、异步比较模块以及双端口RAM模块.其中读/写时钟域模块中包含了读/写指针和空/满标志产生逻辑。
异步比较模块是用来产生空/满判断信号.当读写指针在同一时刻指向同一个内存位置时,FIFO处于空或满的状态.判断此时状态是空还是满,就要通过对读写指针进行判断.
4发送模块
发送逻辑的主要功能是从发送FIF0中读取数据,将读到的并行数据转换成串行数据,并送往外设.接受采用状态机来设计,一共有5个状态机,分别为:CHECK等待、CHECK开始、接收开始、数据读取、中断CHECK,状态机工作机制见附图3。
CHECK等待:复位的时候状态机进入的状态。在UART中,有效数据的传输是异步于接收时钟的,因此UART在没有数据的时候,其数据线一直保持高位。当检测到数据线出现下降沿的时候,说明有数据开始传输,此刻进入下一状态,即CHECK开始状态。
CHECK开始:在CHECK等待状态时检测到数据线出现下降沿所以进入CHECK开始状态,我们需要通过CHECK开始状态确定这个下降沿是否由于毛刺引起。在本状态中我们会对第一位数据进行采样并且判断,如果得到的数据是起始位0的话,状态机会跳转到接收开始状态。如果发现是误判,状态机会重新进入CHECK等待状态。
发送开始:完成起始位的发送后,就要发送由CPU传过来的有效数据;首先把数据存入一个移位寄存器中,利用移位寄存器实现并行输入到串行输出的转换;当计数器显示数据传输完毕后,状态机跳入数据读取状态;
数据读取:根据已传输的8位有效数据,获得数据并且在本状态传输出去。
中断CHECK:对停止位进行采样,并且判断停止位是否为1。若停止位不正确,那么数据也不传入CPU。在本实施案例中停止位是1位,也可以是2位、1.5位。
5接收模块
接收逻辑在检测到起始位后开始接收数据,并将接收到的串行数据转换成并行数据,然后将数据写入接收FIFO.发送器模块相对来说和接收器差不多,而且相对简单一些。一共有5个状态机,分别为:等待、开始、接收开始、数据读取、中断CHECK,状态机工作机制见附图4。
等待:在没有得到CPU的发送信号的时候发送器一直处于等待状态,此刻一直保持发送器的数据为高,当得到CPU发出的数据来临信号,跳转入CHECK开始状态。
开始:进入该状态,发送器会首先发送一个0,作为起始位。起始位传送完毕后进入下一个状态。
接收开始:完成起始位的发送后,就要发送由CPU传过来的有效数据。首先把数据存入一个移位寄存器中,利用移位寄存器实现并行输入到串行输出的转换。8位数据传输时有一个计数器,当计数器显示8位据传输完毕后,FSM跳入数据读取状态。
数据读取:根据已传输的8位有效数据,获得PARITY参数并且在本状态传输出去。
中断CHECK:输出停止位1标示这一帧数据传输结束。
本发明提供一种先进的基于UART IP核的SCI通讯技术,UART IP核是能够支持FPGA等逻辑芯片的定制化IP,可以实现多个UART在FPGA中实现,并进行了时序优化,可以支持灵活的波特率配置和通信协议配置,内置有FIFO缓存,确保通信数据不被丢,可支持单个字节传输和数据模块传输两种传输方式,可支持SCI接口,与DSP直接进行通信而无需任何协议转换,留有足够的通信带宽,可支持多个IP核并行工作,并确保数据不丢失,确保整个通信的稳定和可靠。
Claims (3)
1.基于UART IP核的SCI通讯方法,其特征在于:
UART IP核包含一个可编程的波特率发生器:它是给发送器和接收器提供发送数据和接收数据的比特时钟;包括提供标准波特率和各种非标准波特率的比特时钟:标准波特率作为通信双方进行异步串行通信;而非标准波特率作高速同步通信;它可以对系统时钟进行2n分频(n最大为16),输出的频率Baudrate_clk=系统时钟/(波特率×16×除数);这样通过设置除数的值;就可以得到期望的内部波特率;
发送FIFO和接收FIFO在UART中的作用是实现对收发数据的缓冲,减少串口和CPU的交互时间,提高CPU和UART的传输效率;由于数据总线的读写时钟与UART的工作时钟不一样,所以所设计的UART采用的是异步FlF0的方式;异步FIFO包括4个模块:写时钟域模块、读时钟域模块、异步比较模块以及双端口RAM模块;其中读/写时钟域模块中包含了读/写指针和空/满标志产生逻辑;异步比较模块是用来产生空/满判断信号;当读写指针在同一时刻指向同一个内存位置时,FIFO处于空或满的状态;判断此时状态是空还是满,就要通过对读写指针进行判断;
中断处理模块:发送数据时,防止数据丢失,以及和CPU交联数据过多,将多个SCI的中断信号相与,减少了中断信号和控制芯片间的信号交联,当控制器接收到中断信号后,去查对应FIFO中的满标志位,再去FIFO取数;从而防止数据丢失;
发送模块的逻辑是从发送FIF0中读取数据,将读到的并行数据转换成串行数据,并送往外设;接受采用状态机来设计,一共有5个状态机,分别为:CHECK等待、CHECK开始、接收开始、数据读取、中断CHECK。
2.如权利要求1所述的SCI通讯方法,其特征在于:,
CHECK等待:复位的时候状态机进入的状态;UART在没有数据的时候,其数据线一直保持高位;当检测到数据线出现下降沿的时候,即CHECK开始状态;
CHECK开始:在CHECK等待状态时检测到数据线出现下降沿时进入CHECK开始状态,通过CHECK开始状态确定这个下降沿是否由于毛刺引起;在该状态中对第一位数据进行采样并且判断,如果得到的数据是起始位0的话,状态机会跳转到接收开始状态;如果发现是误判,即判断出现毛刺,状态机会重新进入CHECK等待状态;
发送开始:完成起始位的发送后,就要发送由CPU传过来的有效数据;首先把数据存入一个移位寄存器中,利用移位寄存器实现并行输入到串行输出的转换;当计数器显示数据传输完毕后,状态机跳入数据读取状态;
数据读取:根据已传输的有效数据,获得数据并且在本状态传输出去;
中断CHECK:对停止位进行采样,并且判断停止位是否为1;若停止位不正确,那么数据也不传入CPU。
3.如权利要求1所述的SCI通讯方法,其特征在于:,
接收逻辑在检测到起始位后开始接收数据,并将接收到的串行数据转换成并行数据,然后将数据写入接收FIFO;发送器模块相对来说和接收器差不多,而且相对简单一些;一共有5个状态机,分别为:等待、开始、接收开始、数据读取、中断CHECK;
等待:在没有得到CPU的发送信号的时候发送器一直处于等待状态,此刻一直保持发送器的数据为高,当得到CPU发出的数据来临信号,跳转入CHECK开始状态;
开始:进入该状态,发送器会首先发送一个0,作为起始位;起始位传送完毕后进入下一个状态;
接收开始:当状态机跳转到接收时的时候,每采样得到一位数据,就把接收到数据放到事先准备好的移位寄存器中;当计数器提示数据已接收完,状态机会跳转入数据读取状态;
数据读取:根据已传输的有效数据,获得参数并且在本状态传输出去;
中断CHECK:输出停止位1标示这一帧数据传输结束。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710088385.5A CN106933772A (zh) | 2017-02-17 | 2017-02-17 | 基于uart ip核的sci通讯方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710088385.5A CN106933772A (zh) | 2017-02-17 | 2017-02-17 | 基于uart ip核的sci通讯方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106933772A true CN106933772A (zh) | 2017-07-07 |
Family
ID=59423558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710088385.5A Pending CN106933772A (zh) | 2017-02-17 | 2017-02-17 | 基于uart ip核的sci通讯方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106933772A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109408426A (zh) * | 2018-10-23 | 2019-03-01 | 四川九洲电器集团有限责任公司 | 一种灵活通用的串行通信方法及系统 |
CN109669899A (zh) * | 2018-11-23 | 2019-04-23 | 中科曙光信息产业成都有限公司 | 自适应调节串口通信波特率的方法及串口装置 |
CN109857685A (zh) * | 2018-12-06 | 2019-06-07 | 积成电子股份有限公司 | 一种mpu与fpga扩展多串口的实现方法 |
CN110597752A (zh) * | 2019-09-02 | 2019-12-20 | 广州粒子微电子有限公司 | 一种uart指令数据接收系统及其接收方法 |
CN112540952A (zh) * | 2020-12-18 | 2021-03-23 | 广东高云半导体科技股份有限公司 | 具有片内并行接口的片上系统 |
CN112579486A (zh) * | 2020-12-14 | 2021-03-30 | 上海创远仪器技术股份有限公司 | 基于双端口ram实现跨时钟域通信的系统 |
CN112650701A (zh) * | 2020-12-16 | 2021-04-13 | 中国电子科技集团公司第五十八研究所 | 一种精简串行传输电路 |
CN113726693A (zh) * | 2021-09-01 | 2021-11-30 | 安徽芯纪元科技有限公司 | 一种fpga片间低速并行异步通信方法及通信系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102541799A (zh) * | 2010-12-17 | 2012-07-04 | 西安奇维测控科技有限公司 | 一种利用fpga实现多串口扩展的方法 |
CN102760111A (zh) * | 2012-06-27 | 2012-10-31 | 浙江大学 | 一种基于fpga的扩展多串口装置及其数据收发方法 |
CN104866452A (zh) * | 2015-05-19 | 2015-08-26 | 哈尔滨工业大学(鞍山)工业技术研究院 | 基于fpga和tl16c554a的多串口扩展方法 |
US20160299861A1 (en) * | 2015-04-08 | 2016-10-13 | Microsemi Semiconductor Ulc | Method for improving the performance of synchronous serial interfaces |
-
2017
- 2017-02-17 CN CN201710088385.5A patent/CN106933772A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102541799A (zh) * | 2010-12-17 | 2012-07-04 | 西安奇维测控科技有限公司 | 一种利用fpga实现多串口扩展的方法 |
CN102760111A (zh) * | 2012-06-27 | 2012-10-31 | 浙江大学 | 一种基于fpga的扩展多串口装置及其数据收发方法 |
US20160299861A1 (en) * | 2015-04-08 | 2016-10-13 | Microsemi Semiconductor Ulc | Method for improving the performance of synchronous serial interfaces |
CN104866452A (zh) * | 2015-05-19 | 2015-08-26 | 哈尔滨工业大学(鞍山)工业技术研究院 | 基于fpga和tl16c554a的多串口扩展方法 |
Non-Patent Citations (1)
Title |
---|
高宇: "《安全SOC芯片UART接口的设计与实现》", 《中国优秀硕士学位论文全文数据库(电子期刊)》 * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109408426A (zh) * | 2018-10-23 | 2019-03-01 | 四川九洲电器集团有限责任公司 | 一种灵活通用的串行通信方法及系统 |
CN109408426B (zh) * | 2018-10-23 | 2020-06-26 | 四川九洲电器集团有限责任公司 | 一种灵活通用的串行通信方法及系统 |
CN109669899A (zh) * | 2018-11-23 | 2019-04-23 | 中科曙光信息产业成都有限公司 | 自适应调节串口通信波特率的方法及串口装置 |
CN109857685A (zh) * | 2018-12-06 | 2019-06-07 | 积成电子股份有限公司 | 一种mpu与fpga扩展多串口的实现方法 |
CN110597752A (zh) * | 2019-09-02 | 2019-12-20 | 广州粒子微电子有限公司 | 一种uart指令数据接收系统及其接收方法 |
CN112579486A (zh) * | 2020-12-14 | 2021-03-30 | 上海创远仪器技术股份有限公司 | 基于双端口ram实现跨时钟域通信的系统 |
CN112579486B (zh) * | 2020-12-14 | 2023-02-21 | 上海创远仪器技术股份有限公司 | 基于双端口ram实现跨时钟域通信的系统 |
CN112650701A (zh) * | 2020-12-16 | 2021-04-13 | 中国电子科技集团公司第五十八研究所 | 一种精简串行传输电路 |
CN112650701B (zh) * | 2020-12-16 | 2021-10-26 | 中国电子科技集团公司第五十八研究所 | 一种精简串行传输电路 |
CN112540952A (zh) * | 2020-12-18 | 2021-03-23 | 广东高云半导体科技股份有限公司 | 具有片内并行接口的片上系统 |
CN113726693A (zh) * | 2021-09-01 | 2021-11-30 | 安徽芯纪元科技有限公司 | 一种fpga片间低速并行异步通信方法及通信系统 |
CN113726693B (zh) * | 2021-09-01 | 2023-12-19 | 安徽芯纪元科技有限公司 | 一种fpga片间低速并行异步通信方法及通信系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106933772A (zh) | 基于uart ip核的sci通讯方法 | |
US10521392B2 (en) | Slave master-write/read datagram payload extension | |
US8006008B2 (en) | Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices | |
CN202084028U (zh) | 一种模块化多串口扩展装置 | |
CN107967231A (zh) | 一种Spi模拟多路全双工串口的系统 | |
US5564061A (en) | Reconfigurable architecture for multi-protocol data communications having selection means and a plurality of register sets | |
CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
CN112559410A (zh) | 一种基于fpga的lio总线扩展uart外设系统及方法 | |
CN107291647A (zh) | Dsp读取扩展串口中接收通道数据的方法 | |
CN202533933U (zh) | 可编程逻辑门阵列的i2c接口配置电路及可编程逻辑门阵列 | |
US8510485B2 (en) | Low power digital interface | |
CN116192624A (zh) | 通信接口的配置方法和通信接口 | |
CN115328845A (zh) | 一种四线串行外设接口通信协议设计的方法 | |
CN102214155A (zh) | 串口服务器 | |
CN112542193B (zh) | 一种高速读取数据的spi接口的flash存储器 | |
CN112835834B (zh) | 数据传输系统 | |
CN100462952C (zh) | 接口可配置的通用串行总线控制器 | |
CN208190652U (zh) | 一种全双工通用同步异步串行收发器的主板 | |
CN1893477B (zh) | 一种过机卡及采用过机卡的cti系统 | |
EP1434139B1 (en) | Logical bus overlay for increasing system bus data rate | |
CN113534995B (zh) | 一种spi接口共用的tddi芯片 | |
CN218413458U (zh) | 采用三个串行外设接口代替ssi多从机的通信装置 | |
CN115189817B (zh) | 一种双冗余网络通信电路 | |
CN109445855B (zh) | 一种用于多路低速外设集成的桥接装置 | |
CN216210997U (zh) | 一种提升电路中spi信号质量的传输模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170707 |