CN115189817B - 一种双冗余网络通信电路 - Google Patents

一种双冗余网络通信电路 Download PDF

Info

Publication number
CN115189817B
CN115189817B CN202210599992.9A CN202210599992A CN115189817B CN 115189817 B CN115189817 B CN 115189817B CN 202210599992 A CN202210599992 A CN 202210599992A CN 115189817 B CN115189817 B CN 115189817B
Authority
CN
China
Prior art keywords
dual
pairs
soc
circuit
network communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210599992.9A
Other languages
English (en)
Other versions
CN115189817A (zh
Inventor
黎凡
龚思洋
孙建华
张家俊
陈强
张东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
717th Research Institute of CSIC
Original Assignee
717th Research Institute of CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 717th Research Institute of CSIC filed Critical 717th Research Institute of CSIC
Priority to CN202210599992.9A priority Critical patent/CN115189817B/zh
Publication of CN115189817A publication Critical patent/CN115189817A/zh
Application granted granted Critical
Publication of CN115189817B publication Critical patent/CN115189817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种双冗余网络通信电路，包括4对双冗余网络电路、4对高速收发电路、1路HDM I显示电路、SOC主控电路及其他外围电路，所述SOC主控电路包含SOC1、SOC2和SOC3三个模块，4对双冗余网络电路分别在SOC1和SOC2的PL端设计4路网络，每片SOC上实现两对双冗余网络，对内SOC1、SOC2及SOC3间均通过高速串行总线进行数据交互，本发明采用标准的6U板面大小，连接器采用通用的VPX连接器，可与常用加固机底板兼容。电路可实现4对双冗余网络通信功能，可实现4对对外高速收发功能，可实现1路HDM I显示功能。该电路可实现与四路外设间的双冗余通信，同时可实现大量数据的处理与对外传输。

Description

一种双冗余网络通信电路
技术领域
本发明涉及通信技术领域，具体是一种双冗余网络通信电路。
背景技术
随着舰船信息化要求的不断提高，舰船信息系统基本采用以太网方式组网。为了保证信息系统数据传输的可靠性，信息系统网络都采用双冗余以太网。实现方案上将网络A与网络B组成一组双冗余网络接口，当网络接口A异常时，网络接口B能够在软硬件支持的情况下自动切换到外部对应的网络接口上，实现该双冗余网络接口通信不间断，对于通信对端设备实现了透明的切换通信，有效提高了系统网络通信的可靠性。
现有的双冗余以太网通信系统成品体积较大，信号传输速率仍有待提升。
发明内容
本发明的目的在于提供一种双冗余网络通信电路，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种双冗余网络通信电路，包括4对双冗余网络电路、4对高速收发电路、1路HDMI显示电路、SOC主控电路及其他外围电路，所述SOC主控电路包含SOC1、SOC2和SOC3三个模块，4对双冗余网络电路分别在SOC1和SOC2的PL端设计4路网络，每片SOC上实现两对双冗余网络，对内SOC1、SOC2及SOC3间均通过高速串行总线进行数据交互，对外的4路高速收发器均部署于SOC1的BANK110上，高速串行信号线通过VPX连接器引出，SOC1对内高速连接信号部署于BANK111上，SOC2对内高速连接信号部署于BANK110上，SOC3对内高速连接信号部署于BANK110上，三者BANK参考时钟均为156.25MHZ，HDMI显示电路的接口设在SOC1的BANK11端。
作为本发明的进一步技术方案：所述SOC主控电路选用FMQL45T900。
作为本发明的进一步技术方案：所述SOC1、SOC2及SOC3均需要运行操作系统，操作系统的加载方式包括从FLASH或EMMC加载。
作为本发明的进一步技术方案：所述FLASH型号为EFM25QL256-E8。
作为本发明的进一步技术方案：从EMMC加载操作系统需要采用PS端的网口进行调试。
作为本发明的进一步技术方案：所述BANK11参考电平为3.3V。
作为本发明的进一步技术方案：所述HDMI显示电路的接口与PL间有3对差分数据信号以及1对差分时钟信号。
作为本发明的进一步技术方案：所述双冗余网络电路采用PHY芯片，型号为JEM88E1111HV，芯片的中断信号引入至SOC的PL端用于进行网络连接状态的检测，每个PHY芯片共有15个信号线与SOC端连接，包括4根数据接收线和4根数据发送线。
与现有技术相比，本发明的有益效果是：本发明采用标准的6U板面大小，连接器采用通用的VPX连接器，可与常用加固机底板兼容。电路可实现4对双冗余网络通信功能，可实现4对对外高速收发功能，可实现1路HDMI显示功能。该电路可实现与四路外设间的双冗余通信，同时可实现大量数据的处理与对外传输。
附图说明
图1为本发明的功能框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1：请参阅图1所示，一种双冗余网络通信电路，包括4对双冗余网络电路、4对高速收发电路、1路HDMI显示电路、SOC主控电路及其他外围电路。
4对双冗余网络电路是该电路的核心，其重要功能是实现4对双冗余通信。电路中4对双冗余的实现方式为，分别在SOC1和SOC2的PL端设计4路网络，每片SOC上实现两对双冗余网络。网络传输速率为千兆网络，硬件设计上PHY芯片采用某所的JEM88E1111HV芯片，芯片的中断信号引入至SOC的PL端用于进行网络连接状态的检测，每个PHY芯片共有15个信号线与SOC端连接，包括4根数据接收线和4根数据发送线及其他控制信号；为了使网络信号在进行长距离传输时不受限制并且保证信号与外部信号进行隔离，设计时将PHY芯片的4对差分信号通过网络变压器后再连接至VPX连接器，网络变压器选用FC1503NL。在进行PCB设计时，PHY芯片与网络变压器的供电电压为独立供电方式，均通过磁珠与输出电压进行隔离，且PHY芯片的内核电压可实现多电压可调。
双冗余网络对外共有4对高速收发电路，对内SOC1、SOC2及SOC3间均通过高速串行总线进行数据交互。对外的4路高速收发器均部署与SOC1的BANK110上，高速串行信号线通过VPX连接器引出。SOC1对内高速连接信号部署于BANK111上，SOC2对内高速连接信号部署于BANK110上，SOC3对内高速连接信号部署于BANK110上，三者BANK参考时钟也为156.25MHZ，若速率需要调整可根据需要进行晶振更换。
1路HDMI显示电路是通过调用SOC的IP核实现，HDMI的接口设计在SOC1的BANK11端。HDMI接口与PL间主要有3对差分数据信号以及1对差分时钟信号，BANK11参考电平为3.3V。设计HDMI的功能是为了用于进行图像处理时进行图像显示。
工作原理如下：
双冗余网络电路的实施方式为，在SOC的PL端调用以太网控制器的IP核，IP核以单路以太网介质访问控制器IP核为基础，包含物理层接口模块、时钟管理模块、数据接收模块、数据发送模块、流量控制模块及双冗余管理模块，设计中以硬件中断模式代替原有的上层驱动程序轮询切换模式。由于双冗余切换过程无需上层驱动程序轮询网络连接状态，切换时间紧取决于PHY的中断产生时间及SOC的中断响应时间，通过优化中断响应函数，可大大降低切换时间。
在数据传输过程中，网口将外部数据传输至MAC层，MAC层对外部数据进行处理并存入存储器中，其中SOC实时响应PHY芯片网络连接状态变化产生的中断信号，当前使用的中断信号被拉低是主动切换到另一路网络。
高速收发器的功能主要用于与对外通信或内部SOC间通信。目前的高速收发器的最高速率可到6.25Gbps，BANK参考时钟选用156.25MHZ。高速收发器主要用于进行图像数据等的传输。高速收发器的传输带宽可根据需求配置成5Gbps～10Gbps，数据间的传输协议目前已形成了通用的协议标准。该协议上包含数据包头，数据层及数据包尾等，接收端根据数据包头确认数据的内容进行解析。
高速收发器接收的数据存储于板上的DDR存储器中，图像进行相应处理可通过HDMI进行显示，观测图像处理后的结果。
实施例2，在实施例1的基础上：本设计的SOC选用FMQL45T900，在单芯片上集成了具有丰富特点的四核处理器的处理系统(PS)和可编程逻辑(PL)，基于先进的28nm工艺。配合相应的开发软件，实现一体化软硬件平台。本设计中3片SOC均需要运行操作系统，SOC的启动方式为Flash启动，可从Flash或EMMC加载操作系统，在运行较小程序时可选用FLASH启动，在运行较大程序时可选用FLASH启动和EMMC加载的组合模式。片上的FLASH型号为EFM25QL256-E8，EMMC型号为BWCTAK411G32GI。EMMC调试需要采用PS端的网口进行调试，故在每片SOC上又设计一路PS端的网络用于进行操作系统的调试。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种双冗余网络通信电路，包括4对双冗余网络电路、4对高速收发电路、1路HDMI显示电路、SOC主控电路及其他外围电路，其特征在于，所述SOC主控电路包含SOC1、SOC2和SOC3三个模块，4对双冗余网络电路分别在SOC1和SOC2的PL端设计4路网络，每片SOC上实现两对双冗余网络，对内SOC1、SOC2及SOC3间均通过高速串行总线进行数据交互，对外的4路高速收发器均部署于SOC1的BANK110上，高速串行信号线通过VPX连接器引出，SOC1对内高速连接信号部署于BANK111上，SOC2对内高速连接信号部署于BANK110上，SOC3对内高速连接信号部署于BANK110上，三者BANK参考时钟均为156.25MHZ，HDMI显示电路的接口设在SOC1的BANK11端。
2.根据权利要求1所述的一种双冗余网络通信电路，其特征在于，所述SOC主控电路选用FMQL45T900。
3.根据权利要求1所述的一种双冗余网络通信电路，其特征在于，所述SOC1、SOC2及SOC3均需要运行操作系统，操作系统的加载方式包括从FLASH或EMMC加载。
4.根据权利要求3所述的一种双冗余网络通信电路，其特征在于，所述FLASH型号为EFM25QL256-E8。
5.根据权利要求3所述的一种双冗余网络通信电路，其特征在于，从EMMC加载操作系统需要采用PS端的网口进行调试。
6.根据权利要求1所述的一种双冗余网络通信电路，其特征在于，所述BANK11参考电平为3.3V。
7.根据权利要求1所述的一种双冗余网络通信电路，其特征在于，所述HDMI显示电路的接口与PL间有3对差分数据信号以及1对差分时钟信号。
8.根据权利要求1所述的一种双冗余网络通信电路，其特征在于，所述双冗余网络电路采用PHY芯片，型号为JEM88E1111HV，芯片的中断信号引入至SOC的PL端用于进行网络连接状态的检测，每个PHY芯片共有15个信号线与SOC端连接，包括4根数据接收线和4根数据发送线。
CN202210599992.9A 2022-05-26 2022-05-26 一种双冗余网络通信电路 Active CN115189817B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210599992.9A CN115189817B (zh) 2022-05-26 2022-05-26 一种双冗余网络通信电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210599992.9A CN115189817B (zh) 2022-05-26 2022-05-26 一种双冗余网络通信电路

Publications (2)

Publication Number Publication Date
CN115189817A CN115189817A (zh) 2022-10-14
CN115189817B true CN115189817B (zh) 2024-03-22

Family

ID=83512899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210599992.9A Active CN115189817B (zh) 2022-05-26 2022-05-26 一种双冗余网络通信电路

Country Status (1)

Country Link
CN (1) CN115189817B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116980087A (zh) * 2023-06-28 2023-10-31 北京计算机技术及应用研究所 一种具有健康管理功能的国产化双冗余网络电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203882142U (zh) * 2014-05-19 2014-10-15 中国航天科技集团公司第九研究院第七七一研究所 一种64路射极跟随输出驱动模块电路
CN105335327A (zh) * 2015-10-13 2016-02-17 电子科技大学 基于Soc的可重构/双冗余VPX3U信号处理载板
CN207676156U (zh) * 2017-11-29 2018-07-31 安徽四创电子股份有限公司 一种基于fpga的双冗余集中控制设备
CN111796507A (zh) * 2020-08-13 2020-10-20 北京星际荣耀空间科技有限公司 一种箭载全冗余综合电子系统
CN112230955A (zh) * 2020-10-14 2021-01-15 西安微电子技术研究所 基于双核ARM SoC计算机FPGA重构系统及操作方法
CN113726580A (zh) * 2021-09-09 2021-11-30 天津津航计算技术研究所 一种国产化带双冗余切换功能的6u-vpx千兆网络模块

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203882142U (zh) * 2014-05-19 2014-10-15 中国航天科技集团公司第九研究院第七七一研究所 一种64路射极跟随输出驱动模块电路
CN105335327A (zh) * 2015-10-13 2016-02-17 电子科技大学 基于Soc的可重构/双冗余VPX3U信号处理载板
CN207676156U (zh) * 2017-11-29 2018-07-31 安徽四创电子股份有限公司 一种基于fpga的双冗余集中控制设备
CN111796507A (zh) * 2020-08-13 2020-10-20 北京星际荣耀空间科技有限公司 一种箭载全冗余综合电子系统
CN112230955A (zh) * 2020-10-14 2021-01-15 西安微电子技术研究所 基于双核ARM SoC计算机FPGA重构系统及操作方法
CN113726580A (zh) * 2021-09-09 2021-11-30 天津津航计算技术研究所 一种国产化带双冗余切换功能的6u-vpx千兆网络模块

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
双冗余网络接口自动切换测试模块的设计与实现;丁进等;《舰船电子对抗》(第3期);正文第1-3页 *

Also Published As

Publication number Publication date
CN115189817A (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
CN105335327B (zh) 基于Soc的可重构/双冗余VPX3U信号处理载板
US7340557B2 (en) Switching method and system for multiple GPU support
US10198396B2 (en) Master control board that switches transmission channel to local commissioning serial port of the master control board
US20070139423A1 (en) Method and system for multiple GPU support
US10282341B2 (en) Method, apparatus and system for configuring a protocol stack of an integrated circuit chip
US12153527B2 (en) Data rate increase for faulty lane recovery in multiple lane data links
US20190042521A1 (en) Asymmetrical embedded universal serial bus (eusb) link
CN105207848A (zh) 一种基于嵌入式芯片的SerDes误码率检测方法及系统
CN107943733A (zh) 一种单板间并行总线的互联方法
CN110635985A (zh) 一种FlexRay-CPCIe通信模块
CN115189817B (zh) 一种双冗余网络通信电路
CN113312304B (zh) 一种互联装置、主板及服务器
JP2010218196A (ja) データ転送制御装置及び電子機器
CN115696100A (zh) 一种交换机光模块监测方法、装置、设备及存储介质
CN108494566A (zh) 一种phy卡、网络传输装置及方法
CN119149464A (zh) 一种多接口扩展电路
CN216310776U (zh) 接口板卡、用户设备及cpu的测试系统
CN203733105U (zh) 光纤反射内存卡及光纤反射内存网
CN217982803U (zh) 显示测试装置和测试设备
CN216249232U (zh) 一种视频高速采集与处理电路结构
CN103544133B (zh) 一种转换装置及方法
CN115955273A (zh) 一种光通信总线监听记录板卡
CN102821329B (zh) Cfp光模块兼容装置及方法
CN114116584A (zh) 接口板卡、用户设备及cpu的测试系统
CN102135948A (zh) 内部整合电路/串列周边介面主控介面电路结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant