KR20040022175A - 실리콘 웨이퍼의 세정 방법 - Google Patents

실리콘 웨이퍼의 세정 방법 Download PDF

Info

Publication number
KR20040022175A
KR20040022175A KR1020030061690A KR20030061690A KR20040022175A KR 20040022175 A KR20040022175 A KR 20040022175A KR 1020030061690 A KR1020030061690 A KR 1020030061690A KR 20030061690 A KR20030061690 A KR 20030061690A KR 20040022175 A KR20040022175 A KR 20040022175A
Authority
KR
South Korea
Prior art keywords
cleaning
silicon wafer
wafer
hydrofluoric acid
ozone water
Prior art date
Application number
KR1020030061690A
Other languages
English (en)
Other versions
KR100762192B1 (ko
Inventor
구리타히사쯔구
히라사와마나부
나가하마히로미
이즈모메고지
이노다카오
야마베준세이
하야미즈나오야
사쿠라이나오아키
Original Assignee
도시바 세라믹스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 세라믹스 가부시키가이샤 filed Critical 도시바 세라믹스 가부시키가이샤
Publication of KR20040022175A publication Critical patent/KR20040022175A/ko
Application granted granted Critical
Publication of KR100762192B1 publication Critical patent/KR100762192B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04—Cleaning involving contact with liquid
    • B08B3/08—Cleaning involving contact with liquid the liquid having chemical or dissolving effect
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02—Inorganic compounds
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02—Inorganic compounds
    • C11D7/04—Water-soluble compounds
    • C11D7/08—Acids
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B2203/00—Details of cleaning machines or methods involving the use or presence of liquid or steam
    • B08B2203/005—Details of cleaning machines or methods involving the use or presence of liquid or steam the liquid being ozonated
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Wood Science & Technology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

실리콘 웨이퍼를 오존수 세정에 의해 산화 처리하는 공정과, 상기 산화 처리된 실리콘 웨이퍼를 불화수소산에 의해 세정하는 공정을 거침으로써, 공간 주파수 20/㎛에 있어서의 마이크로 러프니스가, 파워 스펙트럼 밀도로 0.3∼1.5 nm3인 실리콘 웨이퍼를 얻는 것을 특징으로 하는 실리콘 웨이퍼의 세정 방법에 의해, 어닐링 처리에 의해 원자 레벨까지 평탄화된 실리콘 웨이퍼의 표면 구조를 유지한 채로, 파티클 및 금속 불순물 등의 표면 부착 오염 물질을 제거할 수 있다.

Description

실리콘 웨이퍼의 세정 방법{SILICON WAFER CLEANING METHOD}
본 발명은 실리콘 웨이퍼의 세정 방법에 관한 것으로, 보다 상세하게는 어닐링 처리된 실리콘 웨이퍼의 표면 구조를 유지한 채로 세정하는 실리콘 웨이퍼의 세정 방법에 관한 것이다.
원자 레벨까지 평탄화한 실리콘 웨이퍼의 표면은 실리콘 원자의 층이 계단형으로 형성된, 소위 스텝·테라스 구조를 갖는다. 이 스텝·테라스 구조는 도 1에 도시한 바와 같이, 웨이퍼의 슬라이스면인 테라스면(11)과, 상기 테라스면(11)에 대하여 원자 레벨의 미소 단차를 형성하는 스텝면(12)으로 이루어진다.
실리콘 웨이퍼에 있어서는, 예컨대, 수소 가스 등의 분위기하에서, 1000∼1200℃ 정도의 고온에서 어닐링 처리를 함으로써, 통상, 실리콘 원자 1∼3층분의 단, 즉, 원자 레벨의 스텝을 표면에 갖는 스텝·테라스 구조가 형성된다. 이것은 고온 수소 분위기 중에 있어서, 웨이퍼 표면의 실리콘 원자가, 안정화를 위해 재배열함으로써 형성되는 것이다.
상기 스텝·테라스 구조의 테라스 폭은 실리콘 결정의 오프각을 보다 작게 함으로써 커져, 상기 어닐링 처리된 실리콘 웨이퍼 표면은 원자 레벨까지 평탄화된 구조로 된다.
웨이퍼의 제조 공정에 있어서, 상기 수소 어닐링 처리 등에 의해 표면이 평탄화된 실리콘 웨이퍼는 이어서 웨이퍼 표면의 파티클 및 금속 불순물을 제거하기 위해서, 세정 공정으로 보내진다.
종래, 이 세정 공정에서는, RCA 세정이 일반적인 방법으로서 행해지고 있었다.
RCA 세정에 있어서는, 세정액으로서 예컨대, 주로 유기 오염 물질, 부착 파티클을 제거하기 위해서는, 암모니아 : 과산화수소 : 순수(純水)=1 : 1∼2 : 5∼7(용적 배합비)로 이루어지는 SC-1 세정액이 이용된다. 또, 주로 실리콘 산화 피막 및 표층 금속 불순물을 제거하기 위해서는, HF : 순수= 1 : 99로 이루어지는 묽은 불화수소산(DHF액)이, 또, 주로 표면 금속 불순물을 제거하기 위해서는 염산 : 과산화수소 : 순수=1 : 1∼2 : 5∼7(용적 배합비)로 이루어지는 SC-2 세정액 등이 사용된다.
그러나, RCA(SC-1) 세정에서는 웨이퍼 표면의 실리콘이 암모니아에 의해 이방성 에칭되어, 수소 가스 등에 의한 어닐링 처리에 의해 형성된 스텝·테라스 구조가 소멸되어, 표면 거칠기(마이크로 러프니스 : micro roughness)가 악화되어 버린다고 하는 과제를 갖고 있었다.
또, 다른 세정 방법으로서는, 예컨대 일본 특허 공개 평10-340876호 공보에는, 불산과 오존수의 혼합액을 이용한 세정 방법이 개시되어 있다.
이 방법은, 불산과 오존수를 동시에 웨이퍼 표면에 분사시키고, 오존수에 의해 웨이퍼 표면에 산화막을 형성시켜, 웨이퍼 표면과 불산과의 접촉각을 작게 하여, 표면을 젖기 쉽게 한 상태에서, 실리콘층을 노출시키지 않고서 파티클을 제거할 수 있다고 하는 것이다.
그러나, 불산과 오존수를 혼합시켜 이용한 경우, 웨이퍼 표면에 있어서, 산화막이 면내에서 불균일하게 형성되어 버려, 이 방법에서도, 표면 거칠기(마이크로 러프니스)의 악화를 억제하는 것은 곤란했다.
그런데, 최근, 반도체 회로의 고집적화에 따라, 형성 디바이스의 미세화가 요구되어, 예컨대, 선폭 0.13 nm 프로세스에서는 3 nm 정도의 게이트 산화막 두께가 요구되게 되었다.
이러한 산화막의 박막화에 대응하여, 웨이퍼의 미소 표면 거칠기, 소위 마이크로 러프니스는 한층 더 작게 할 것이 요구되게 되었다.
실리콘 웨이퍼는 통상, 단결정 잉곳에서 잘라내어질 때, 웨이퍼 표면의 결정 방위는 Si(100)면 또는 Si(111)면이 되도록 슬라이스되지만, 특히, Si(100)면인 경우는 원자 레벨에서의 평탄화가 곤란하여, 마이크로 러프니스를 가능한 한 작게 할 것이 요구되고 있었다.
그러나, 어닐링 처리후, 파티클 및 금속 불순물을 제거하기 위해서, 즉, 청정한 표면을 갖는 웨이퍼를 얻기 위해서는, 상기한 바와 같이 표면 거칠기(마이크로 러프니스)를 악화시켜 버림에도 불구하고, 웨이퍼의 세정 처리는 필요 불가결한 공정이었다.
따라서, 웨이퍼 표면의 결정 방위가 어느 경우에서도 어닐링 처리후의 웨이퍼 표면의 스텝·테라스 구조를 유지한 채로 세정할 수 있는 기술이 요구되고 있다.
본 발명은 상기 기술적 과제를 해결하기 위해서 이루어진 것으로, 어닐링 처리에 의해 원자 레벨까지 평탄화된 실리콘 웨이퍼의 표면 구조를 유지한 채로, 파티클 및 금속 불순물 등의 표면 부착 오염 물질을 제거할 수 있는 실리콘 웨이퍼의 세정 방법을 제공하는 것을 목적으로 하는 것이다.
도 1은 어닐링 처리된 웨이퍼의 표면을 확대한 개략도이다.
도 2는 오존수에 의한 처리 시간과 실리콘 웨이퍼 표면의 케미컬 산화막의 두께의 관계를 도시한 그래프이다.
도 3은 실리콘 웨이퍼를 20 ppm 오존수 처리한 후, 1% 불화수소산에 의해 세정한 경우와, SC-1 세정인 경우의 각각에 대해, XPS 분석에 의해 측정한 Si 원자 배위수의 존재율의 시간 경과적 변화를 도시하는 그래프이다.
도 4는 본 발명에 따른 세정 방법을 행하기 위한 매엽식(枚葉式) 세정 장치의 일례를 도시한 개략도이다.
도 5는 각종 세정후의 웨이퍼의 공간 주파수(/㎛)와 파워 스펙트럼(PSD)(nm3)과의 관계를 그래프로 나타낸 것이다.
도 6은 참고예에 있어서의 각종 세정후의 웨이퍼의 공간 주파수(/㎛)와 파워 스펙트럼(PSD)(nm3)과의 관계를 그래프로 나타낸 것이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 스핀 컵
2 : 실리콘 웨이퍼
3 : 회전 테이블
4 : 유지 핀
5 : 구동축
6 : 모터
7 : 오존수 탱크
8 : 불화수소산 탱크
11 : 테라스면
12 : 스텝면
본 발명에 따른 실리콘 웨이퍼의 세정 방법은, 어닐링 처리된 실리콘 웨이퍼의 세정 방법에 있어서, 실리콘 웨이퍼를 오존수 세정에 의해 산화 처리하는 공정과, 상기 산화 처리된 실리콘 웨이퍼를 불화수소산에 의해 세정하는 공정을 거침으로써, 공간 주파수 20/㎛에 있어서의 마이크로 러프니스가, 파워 스펙트럼 밀도로 0.3∼1.5 nm3인 실리콘 웨이퍼를 얻는 것을 특징으로 한다.
상기 세정 방법에 따르면, 어닐링 처리에 의해 원자 레벨까지 평탄화된 웨이퍼에, 웨이퍼를 구성하는 실리콘 단결정의 결정 방위에 대하여 등방성을 갖는 산화 처리가 가능하고, 그 후, 불화수소산 세정을 실시함으로써, 어닐링 처리후의 웨이퍼 표면의 마이크로 러프니스가 유지된 채로, 부착 파티클, 금속 불순물 등을 세정 제거할 수 있다.
또, 상기 산화 처리 공정 및 불화수소산에 의한 세정 공정 직후에, 오존수에 의한 산화 처리 공정을 더 거치는 것이 바람직하다.
이와 같이, 상기 불화수소 세정 공정에서 산화막을 완전히 제거한 후, 즉시, 오존수에 의한 산화 처리를 재차 행함으로써, 어닐링 처리에 의해 형성된 웨이퍼의 표면 구조를 보다 완전히 유지할 수 있다.
상기 오존수는 농도가 10∼60 ppm이며, 또, 상기 불화수소산은 농도가 0.5∼2%인 것이 바람직하다.
상기 농도 범위에서 세정함으로써, 산화 처리 시간 및 세정 시간을 용이하게 조정할 수 있다.
이하, 본 발명을 하기 첨부 도면에 기초하여, 보다 상세히 설명한다.
본 발명에 따른 실리콘 웨이퍼의 세정 방법은 어닐링 처리된 실리콘 웨이퍼에, 오존수 세정에 의한 산화 처리후, 불화수소산 세정을 하는 것을 특징으로 하는 세정 방법이다.
즉, 어닐링 처리된 웨이퍼에, 소정의 실리콘 산화 처리후, 불화수소산 세정을 함으로써, 원자 레벨까지 평탄화된 웨이퍼의 표면 구조를 손상시키는 일없이, 부착 파티클, 금속 불순물 등을 세정 제거할 수 있다.
상기 산화 처리는 오존수에 의한 세정에 의해 이루어진다.
오존수에 의한 실리콘 단결정의 산화는 결정 방위에 대한 의존성을 갖지 않는, 즉, 산화의 진행 속도가 온갖 결정 방위에 대하여 같기 때문에, 어닐링 처리된 웨이퍼는 그 웨이퍼 표면 구조를 유지한 채로 산화된다.
도 2에 오존수에 의한 처리 시간과 실리콘 웨이퍼 표면의 케미컬 산화막의 두께의 관계를 도시한다.
도 2에 도시한 바와 같이, 실리콘 웨이퍼의 결정 격자면 방위가 Si(111)면의 경우 및 Si(100)의 경우 중 어디에 있어서도, 오존수에 의한 케미컬 산화막의 두께는 일정하게 되고, 산화 속도도 같다.
또, 도 3에, 실리콘 웨이퍼를 20 ppm 오존수 처리한 후, 1% 불화수소산에 의해 세정한 경우와, SC-1 세정인 경우의 각각에 대해, X선광전자분광법(XPS) 분석에 의해 측정한 Si 원자 배위수의 존재율의 시간 경과적 변화를 나타낸다.
도 3에 도시한 바와 같이, 오존수 처리후에 불화수소산 세정을 한 쪽이, SC-1 세정의 경우에 비해서, Si(IV)의 형성 비율이 높고, 세정 시간의 경과에 의한 변화도 작다.
이와 같이, 오존수에 의해 형성된 산화막은 종래의 SC-1액 등을 이용하는 RCA 세정에 의해 형성되는 케미컬 산화막과 비교하여, 보다 안정적인 산화 상태로 형성된다.
또, 상기 불화수소산 세정은 상기 산화 처리에 의해 웨이퍼 표면에 형성된 산화막을 용해 제거하는 동시에, 어닐링 처리에 의해 형성된 웨이퍼 표면의 스텝·테라스 구조를 유지한 채로, 상기 웨이퍼면의 부착 파티클, 금속 불순물 등을 제거하기 위해서 이루어진다.
이 불화수소산 세정은 오존수에 의한 산화 처리후에 실시되기 때문에, 어닐링 처리에 의해 형성된 웨이퍼 표면의 스텝·테라스 구조를 손상시키는 일없이, 즉, 원자 레벨에 있어서의 표면 거칠기(마이크로 러프니스)를 악화시키는 일없이, 세정할 수 있다.
또한, 상기 산화 처리 공정 및 불화수소산에 의한 세정 공정 직후에, 오존수에 의한 산화 처리 공정을 거치는 것이 보다 바람직하다.
상기 불화수소산 세정 공정에서는 세정 시간이 짧은 경우, 실리콘 웨이퍼의 테라스 표면에 실리콘의 돌기가 형성된다. 이 돌기는 폭 10∼30 nm 정도, 높이 0.2∼0.5 nm 정도로, 결정성을 갖고 있다. 불화수소산 세정 시간이 길어질수록, 에칭 작용에 의해, 돌기는 작아지고, 최종적으로 돌기가 없는 평탄한 테라스가 형성된다.
또, 상기 불화수소산 세정 공정후, 오존수에 의한 산화 처리를 행함으로써, 결정 방위 의존성을 보이는 일없이, 균질하게 실리콘 웨이퍼 표면이 산화된다. 이 때문에, 상기 불화수소산 세정 공정후의 표면은 그대로의 형상을 유지하여 산화되기 때문에, 웨이퍼 표면이 거칠어지는 일은 없다.
그러나, 오존수에 의한 산화 처리 공정전에, 순수 등에 의한 세정 처리를 거치면, 돌기 부분으로부터 불균일하게 실리콘 웨이퍼가 산화되기 때문에, 웨이퍼 표면은 거칠어져 버린다.
상기한 것과 같은 오존수 등의 약액(藥液) 세정에 의한 산화 처리 및 불화수소산 세정은 통상의 세정 방법과 마찬가지로, 분무 또는 침지 등에 의해 행할 수 있다.
분무에 의한 경우, 본 발명에 따른 세정 방법은 예컨대, 도 4에 도시한 바와 같은 매엽식 세정 장치에 의해 행할 수 있다.
도 4에 도시하는 매엽식 세정 장치는 스핀 컵(1) 내에 실리콘 웨이퍼(2)가 유지 핀(4)을 매개로 하여 회전 테이블(3) 상에 배치된다. 상기 회전 테이블(3)은 저면에서 접속된 구동축(5)을 통해, 모터(6)의 구동력에 의해 회전한다.
그리고, 상기 실리콘 웨이퍼(2) 상에, 오존수 탱크(7) 또는 불화수소산 탱크(8)로부터 공급되는 오존수 또는 불화수소산이 적절하게 분무되도록 조정된다.
또, 세정후의 폐액은 스핀 컵(1)의 하부로 배출하도록 구성된다.
상기 오존수의 농도는 제한되지 않지만, 산화 처리 시간 조정의 관점에서, 10∼60 ppm인 것이 바람직하다.
또, 불화수소산의 농도도 세정 시간의 조정 관점에서, 0.5∼2%인 것이 바람직하다.
한편, 산화 처리 시간 및 세정 시간은 웨이퍼의 크기, 상기 오존수 농도 또는 불화수소산 농도 등에 따라서 변동되는 것으로, 적절히 설정된다.
본 발명에 따른 세정 방법이 적용되는 웨이퍼는 어닐링 처리된 웨이퍼로, 표면이 원자 레벨까지 평탄화되어 있으며, 웨이퍼 표면에 도 1에 도시한 것과 같은 스텝·테라스 구조가 형성되어 있는 것이 바람직하다.
예컨대, 쵸크랄스키(CZ)법, 플로우팅존(FZ)법 등에 의해 얻어진 실리콘 단결정을 슬라이스한 후, 경면 가공한 실리콘 웨이퍼 기판(프라임 웨이퍼)에, 수소, 암모니아 등의 환원성 가스 또는, 아르곤, 헬륨, 네온 등의 불활성 가스 분위기 속에서, 1000∼1400℃의 고온하에서, 0.5∼24시간 정도의 어닐링 처리를 실시한 것이 이용된다. 통상은 수소 가스 분위기 속에서, 1200℃ 정도의 고온하에서 1시간 정도의 어닐링 처리된 것이 이용된다.
또, 어닐링 처리된 에피텍샬 웨이퍼, 어닐링 처리된 SOI 웨이퍼 등이 상기 표면 구조를 갖는 것이더라도, 본 발명의 효과를 얻을 수 있다.
상기 어닐링 처리된 웨이퍼의 미세 표면 거칠기(마이크로 러프니스)는 예컨대, 원자간력현미경(AFM)으로 측정한 경우, 1 ㎛2당, 중심선 평균 거칠기(Ra)가 0.05∼1 nm 정도, 평균 거칠기(Rms)가 0.05∼0.1 nm 정도, 최대 거칠기(Rmax)가 0.5∼1.0 nm 정도일 것, 즉, 스텝이 실리콘 원자 1∼10층 정도, 바람직하게는 1∼3층 정도까지 평탄화되어 있는 것이 바람직하다.
본 발명에 따른 세정 방법에서는, 실리콘 웨이퍼의 결정 격자면 방위가 Si(111)면인 경우는 물론, 비교적 원자 레벨까지 평탄화하는 것이 곤란하다고 여겨지는 Si(100)면의 경우에 있어서도, 이방성을 일으키는 일없이 세정을 할 수 있기 때문에, 어닐링 처리에 의해 형성된 웨이퍼 표면의 스텝·테라스 구조를 유지할 수 있다.
상기 세정 방법에 의해 세정된 실리콘 웨이퍼에 대해서, 공간 주파수(/㎛)와파워 스펙트럼(PSD)(nm3)과의 관계 그래프를 도 5에 도시한다.
도 5의 그래프에 도시한 바와 같이, 상기 세정 방법에 의해 세정된 실리콘 웨이퍼는 수소 어닐링 처리후의 PSD와 거의 동일한 경향을 보이며, 마이크로 러프니스는 유지된다.
한편, SC-1 세정후의 실리콘 웨이퍼는 공간 주파수 1∼10/㎛에서는, 수소 어닐링 처리후의 PSD와 거의 동일한 경향을 보이지만, 공간 주파수 2/㎛ 부근의 스텝·테라스 구조에 기인하는 PSD 피크가 확인되지 않는다.
즉, SC-1 세정에서는, 수소 어닐링 처리에 의한 스텝·테라스 구조가 소멸되어 버리지만, 본 발명에 따른 세정 방법에 의해 세정된 실리콘 웨이퍼에 있어서는, 수소 어닐링 처리후의 마이크로 러프니스가 유지된다.
또한, 도 5에 도시하는 그래프로부터도 알 수 있는 것과 같이, 본 발명에 따른 세정 방법에 의해 세정된 실리콘 웨이퍼는 공간 주파수 20/㎛에 있어서의 마이크로 러프니스가, 파워 스펙트럼 밀도로 0.3∼1.5 nm3의 범위라면, 수소 어닐링 처리후의 마이크로 러프니스가 유지되고 있으며, 본 발명에 따른 세정 방법에 의한 효과를 발견할 수 있는 것으로서, 바람직하다.
이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명하지만, 본 발명은 하기 실시예에 의해 제한되는 것이 아니다.
[실시예 1]
우선, 경면 가공한 직경 8 인치 P 타입 Si(100)의 프라임 웨이퍼를 수소 분위기하에서 1200℃, 1시간 어닐링 처리한 웨이퍼를 준비했다.
이 웨이퍼에, 30 ppm 오존수에 의한 산화 처리후, 불화수소산 세정을 했다.
이 웨이퍼의 1 ㎛2당의 중심선 평균 거칠기(Ra), 평균 거칠기(Rms), 최대 거칠기(Rmax) 및 3 ㎛2당의 스텝·테라스 구조의 유무를 원자간력현미경(AFM)에 의해 평가했다.
이들의 결과를 표 1에 나타낸다.
또, 이 세정후의 웨이퍼에 대해서, 공간 주파수(/㎛)와 파워 스펙트럼(PSD)(nm3)과의 관계 그래프를 도 5에 도시한다.
한편, 비교를 위해, 경면 가공후의 웨이퍼, 어닐링 처리후의 웨이퍼에 대해서도, 실시예 1과 같은 식으로, 표면 거칠기(마이크로 러프니스) 및 스텝·테라스 구조의 유무를 평가했다.
[비교예 1]
경면 가공한 직경 8 인치 P 타입 Si(100)의 프라임 웨이퍼를 수소 분위기하에서 1200℃, 1시간 어닐링 처리했다.
이 웨이퍼에, RCA(SC-1) 세정을 했다.
이 웨이퍼에 대해서, 실시예 1과 같은 식으로, 표면 거칠기(마이크로 러프니스) 및 스텝·테라스 구조의 유무를 평가했다.
이들 결과를 표 1에 나타낸다.
또, 이 세정후의 웨이퍼에 대해서, 공간 주파수(/㎛)와 파워 스펙트럼(PSD)(nm3)과의 관계 그래프를 도 5에 도시한다.
[비교예 2]
경면 가공한 직경 8 인치 P 타입 Si(100)의 프라임 웨이퍼를 수소 분위기하에서 1200℃, 1시간 어닐링 처리했다.
이 웨이퍼를, 불산 및 오존수의 혼합액에 의해 세정했다.
이 웨이퍼에 대해서, 실시예 1과 같은 식으로, 표면 거칠기(마이크로 러프니스) 및 스텝·테라스 구조의 유무를 평가했다.
이들 결과를 표 1에 나타낸다.
Ra(㎚) Rms(㎚) Rmax(㎚) 스텝ㆍ테라스 구조
경면 가공후 0.2 0.25 3.0 무
어닐링 처리후 0.07 0.09 0.9 유
실시예 1 0.07 0.09 1.0 유
비교예 1 0.2 0.25 2.5 무
비교예 2 0.19 0.24 2.4 무
표 1에 도시한 바와 같이, 종래의 RCA 세정을 한 경우(비교예 1) 및 불산과 오존수의 혼합액에 의해 세정한 경우(비교예 2)는 경면 가공후, 어닐링 처리를 실시하기 전의 웨이퍼와 같은 정도로까지 표면 거칠기가 증대되고, 또, 어닐링 처리에 의해 웨이퍼 표면에 형성된 스텝·테라스 구조도 소실되어 버렸다.
한편, 오존수에 의한 산화 처리 및 불화수소산 세정을 한 경우(실시예 1)는 그 표면 거칠기는 어닐링 처리후의 웨이퍼의 표면 거칠기와 비교하여, 거의 변화되지 않고 있으며, 또, 테라스 및 스텝에 의해 구성되는 원자 레벨에서의 평탄성이 유지되고 있음이 확인되었다.
또, 도 5의 그래프에 도시한 바와 같이, 오존수에 의한 산화 처리 및 불화수소산 세정을 한 경우(실시예 1)는 수소 어닐링 처리후의 PSD와 거의 동일한 경향을 보이며, 마이크로 러프니스는 유지되고 있음이 확인되었다.
한편, SC-1 세정후(비교예 1)의 경우는 공간 주파수 2/㎛ 부근의 스텝·테라스 구조에 기인하는 PSD 피크가 확인되지 않고, 스텝·테라스 구조가 소멸되고 있음이 확인되었다.
[실시예 2]
실시예 1에 있어서 산화 처리 및 세정을 한 후의 웨이퍼의 산화막 내압(TDDB) 특성을 평가했다.
한편, TDDB 평가는 게이트 산화막 두께 10 nm, 전극 면적 1 mm2, 인가 전압 9 MV/cm, 인가 시간 100초, 온도 120℃의 조건에서, 80 셀에 대해, 10∼50회 반복 전압을 인가하여, 초기 우발 불량 발생 셀수를 측정함으로써 행했다.
이 결과를 표 2에 나타낸다.
[비교예 3, 4]
비교예 1, 2에 있어서 세정을 한 후의 웨이퍼의 산화막 내압(TDDB) 특성의 평가를, 실시예 2와 같은 식으로 행했다.
이 결과를 표 2에 나타낸다.
반복 회수 10 20 30 40 50
실시예 2 0 0 0 0 0
비교예 3 0 1 3 11 12
비교예 4 0 2 3 10 13
표 2에 도시한 바와 같이, RCA 세정을 한 경우(비교예 3) 및 불산과 오존수의 혼합액에 의해 세정한 경우(비교예 4)는 표 1의 비교예 1에 나타낸 바와 같이, 웨이퍼의 표면 거칠기가 크고, 스텝·테라스 구조도 소실되었기 때문에, 40회 이상의 반복 인가에 의해, 산화막 내압 특성이 열화되는 것이 확인되었다.
한편, 오존수에 의한 산화 처리 및 불화수소산 세정을 한 경우(실시예 2)는 세정후에도, 테라스 및 스텝에 의해 구성되는 원자 레벨의 평탄성이 유지되고 있기 때문에, 50회까지 반복 인가하더라도, 산화막 내압 특성의 열화가 생기지 않는 것이 확인되었다.
[실시예 3]
경면 가공한 직경 8 인치 P 타입 Si(100)에서 <100> 방향의 오프각이 0.04° 이하인 웨이퍼를 수소 분위기하에서 1200℃, 1시간 어닐링 처리했다.
이 시료 웨이퍼를, 도 4에 도시한 바와 같은 매엽식 세정 장치를 이용하여, 20 ppm 오존수로 30초간 산화 처리한 후, 1% 불화수소산으로 세정 시간을 변화시켜 세정했다.
이 불화수소산 세정 중에 시료 웨이퍼 표면이 소수성(疏水性)으로 변화했는지의 여부를 눈으로 봄으로써 확인했다.
그 결과를 표 3에 나타낸다. 표 3에 있어서, ○는 웨이퍼 표면이 소수성으로 변화된 것, ×은 웨이퍼 표면이 친수성인 것, △은 양자의 중간 상태인 것을 나타낸다.
상기 불화수소산 세정 직후, 시료 웨이퍼를 20 ppm 오존수로 30초간 더 산화 처리했다.
세정 종료후, 시료 웨이퍼(3㎛×3㎛)의 표면 구조 및 표면 평균 거칠기(Rms)를 원자간력현미경(AFM)에 의해 측정했다.
이들 결과도 표 3에 아울러 나타낸다.
불화 수소산 세정 시간(초) Rms(㎚) 표면 상태
0 0.07 ×
3 0.08 ×
7 0.12 ×
15 0.15 △
20 0.09 ○
30 0.07 ○
상기 세정 결과, 실시예 3에 있어서는, 어느 쪽의 시료 웨이퍼도, 수소 어닐링 직후의 실리콘 웨이퍼의 스텝·테라스 구조가 유지되고 있었지만, 표 3에 도시한 바와 같이, 표면 평균 거칠기(Rms)는 불화수소산 세정 시간에 따라 다른 것이 확인되었다.
또, 표 3에 도시한 바와 같이, 수소 어닐링 처리된 실리콘 웨이퍼의 표면 구조를 보다 완전히 유지하기 위해서는, 불화수소산 세정 시간을 충분히 길게 하여,웨이퍼 표면을 소수성으로 하는 것이 바람직하다.
[참고예]
실시예 3과 같은 식으로, 오존수에 의한 산화 처리 공정, 불화수소산 세정 공정을 거친 시료 웨이퍼를, 20 ppm 오존수로 산화 처리했다.
세정 종료후, 시료 웨이퍼(3㎛×3㎛)의 표면 구조 및 표면 평균 거칠기(Rms)를 원자간력현미경(AFM)에 의해 측정했다.
또, 비교를 위해, 상기 세정후의 웨이퍼와 더불어, 수소 어닐링 처리후의 웨이퍼 및 오존수에 의한 산화 처리 공정, 불화수소산 세정 공정후, 초순수로 30초간 세정한 후, 20 ppm 오존수에 의해 산화 처리한 웨이퍼에 대해서도, 공간 주파수(/㎛)와 파워 스펙트럼(PSD)(nm3)과의 관계를 그래프로 나타내어, 도 6에 도시한다.
그 결과, 수소 어닐링 직후의 실리콘 웨이퍼의 스텝·테라스 구조는 유지되고 있지만, 표면 평균 거칠기(Rms)는 0.15 nm이었다.
또, 도 6의 그래프에 도시한 바와 같이, 불화수소산 세정후, 다시 오존수에 의해 산화 처리한 경우는, 수소 어닐링 처리후의 PSD와 거의 동일한 경향을 보이며, 마이크로 러프니스는 유지되고 있음이 확인되었다.
한편, 불화수소산 세정후, 초순수로 세정을 한 경우는, 수소 어닐링 처리후의 PSD 피크와 비교하면, 공간 주파수 2/㎛ 부근에 있어서는 스텝·테라스 구조에 기인하는 PSD 피크가 확인되지만, 특히, 공간 주파수 3/㎛ 이상에 있어서는 마이크로 러프니스의 악화가 현저하고, 테라스면에 돌기가 다수 형성되어 있는 것이 확인되었다.
따라서, 수소 어닐링 처리된 실리콘 웨이퍼의 표면 구조를 보다 완전히 유지하기 위해서는, 불화수소산 세정후, 순수 등에 의한 세정 처리를 거치지 않고서, 즉시, 다시 오존수에 의해 산화 처리하는 것이 바람직하다.
이상과 같이, 본 발명에 따른 실리콘 웨이퍼의 세정 방법에 따르면, 어닐링 처리에 의해 원자 레벨까지 평탄화된 실리콘 웨이퍼의 표면 구조를 유지한 채로, 파티클 및 금속 불순물 등의 표면 부착 오염 물질을 제거할 수 있다.
또, 본 발명에 따른 세정 방법에 있어서는, 오존수 등에 의한 산화 처리 및 불화수소산 세정 처리후, 즉시, 재차 오존수에 의한 산화 처리를 행함으로써, 원자 레벨로의 평탄화를 보다 완전히 달성할 수 있다.
따라서, 본 발명에 따른 방법에 의해 세정된 웨이퍼는 어닐링 처리후의 마이크로 러프니스가 유지되어 있고, 산화막 내압 특성도 우수하기 때문에, 미세한 반도체 디바이스의 형성에도 적합한 실리콘 웨이퍼를 제공하는 데에 기여할 수 있다.

Claims (4)

  1. 어닐링 처리된 실리콘 웨이퍼의 세정 방법에 있어서, 실리콘 웨이퍼를 오존수 세정에 의해 산화 처리하는 공정과, 상기 산화 처리된 실리콘 웨이퍼를 불화수소산에 의해 세정하는 공정을 거침으로써, 공간 주파수 20/㎛에서의 마이크로 러프니스가, 파워 스펙트럼 밀도로 0.3∼1.5 nm3인 실리콘 웨이퍼를 얻는 것을 특징으로 하는 실리콘 웨이퍼의 세정 방법.
  2. 제1항에 있어서, 상기 산화 처리 공정 및 불화수소산에 의한 세정 공정 직후, 오존수에 의한 산화 처리 공정을 더 거치는 것을 특징으로 하는 실리콘 웨이퍼의 세정 방법.
  3. 제1항에 있어서, 상기 오존수는 농도가 10∼60 ppm인 것을 특징으로 하는 실리콘 웨이퍼의 세정 방법.
  4. 제1항에 있어서, 상기 불화수소산은 농도가 0.5∼2%인 것을 특징으로 하는 실리콘 웨이퍼의 세정 방법.
KR1020030061690A 2002-09-05 2003-09-04 실리콘 웨이퍼의 세정 방법 KR100762192B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002259579 2002-09-05
JPJP-P-2002-00259579 2002-09-05
JP2002299769 2002-10-15
JPJP-P-2002-00299769 2002-10-15
JP2003005323A JP4162211B2 (ja) 2002-09-05 2003-01-14 シリコンウエハの洗浄方法および洗浄されたシリコンウエハ
JPJP-P-2003-00005323 2003-01-14

Publications (2)

Publication Number Publication Date
KR20040022175A true KR20040022175A (ko) 2004-03-11
KR100762192B1 KR100762192B1 (ko) 2007-10-02

Family

ID=31891914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030061690A KR100762192B1 (ko) 2002-09-05 2003-09-04 실리콘 웨이퍼의 세정 방법

Country Status (4)

Country Link
US (1) US7226513B2 (ko)
JP (1) JP4162211B2 (ko)
KR (1) KR100762192B1 (ko)
DE (1) DE10340882B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425619B1 (ko) * 2008-01-16 2014-08-04 삼성전자주식회사 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조방법 및 이에 따라 제조된 이미지 센서

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG124265A1 (en) * 2002-12-02 2006-08-30 Tadahiro Ohmi Semiconductor device and method of manufacturing the same
EP1571241A1 (en) * 2004-03-01 2005-09-07 S.O.I.T.E.C. Silicon on Insulator Technologies Method of manufacturing a wafer
EP1768173A1 (en) * 2004-06-25 2007-03-28 Shin-Etsu Handotai Company Limited Method for evaluating soi wafer
EP1801859A4 (en) * 2004-09-30 2009-02-11 Shinetsu Handotai Kk SOI WAFER CLEANING METHOD
US7129184B2 (en) * 2004-12-01 2006-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of depositing an epitaxial layer of SiGe subsequent to a plasma etch
JP2006269960A (ja) * 2005-03-25 2006-10-05 Komatsu Electronic Metals Co Ltd 半導体基板の洗浄方法、および半導体基板の製造方法
JP4972971B2 (ja) * 2006-03-22 2012-07-11 栗田工業株式会社 イオン交換樹脂または限外ろ過膜の検査方法
US9157681B2 (en) * 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
JP2011176320A (ja) * 2011-03-07 2011-09-08 Hitachi Kokusai Electric Inc 基板処理装置
US9566618B2 (en) 2011-11-08 2017-02-14 Tosoh Smd, Inc. Silicon sputtering target with special surface treatment and good particle performance and methods of making the same
JP6312976B2 (ja) * 2012-06-12 2018-04-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP2014082285A (ja) * 2012-10-15 2014-05-08 Mitsubishi Electric Corp 太陽電池およびその製造方法、太陽電池モジュール
KR101846443B1 (ko) * 2017-02-23 2018-04-06 엘지전자 주식회사 태양전지를 위한 산화막 형성 방법
JP6996438B2 (ja) * 2018-07-11 2022-01-17 株式会社Sumco 半導体ウェーハの洗浄方法、および該洗浄方法を用いた半導体ウェーハの製造方法
JP2023069889A (ja) * 2021-11-08 2023-05-18 信越半導体株式会社 酸化膜の膜厚評価方法及び酸化膜付きシリコン基板の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JPH06216377A (ja) * 1993-01-18 1994-08-05 Shin Etsu Handotai Co Ltd Ｍｏｓ型半導体装置の製造方法
JP3669728B2 (ja) * 1994-12-27 2005-07-13 財団法人国際科学振興財団 酸化膜及びその形成方法、並びに半導体装置
US5634974A (en) * 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10256211A (ja) * 1997-03-11 1998-09-25 Sony Corp 半導体基板の洗浄方法
JPH10340876A (ja) 1997-06-10 1998-12-22 Shibaura Eng Works Co Ltd 洗浄処理方法および洗浄処理装置
JP4001662B2 (ja) * 1997-06-27 2007-10-31 株式会社半導体エネルギー研究所 シリコンの洗浄方法および多結晶シリコンの作製方法
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JPH11283924A (ja) * 1998-03-27 1999-10-15 Super Silicon Kenkyusho:Kk 半導体ウエハ製造方法
JP3611290B2 (ja) * 1998-07-23 2005-01-19 キヤノン株式会社 半導体基材の作製方法および半導体基材
JP3419439B2 (ja) * 1998-07-31 2003-06-23 三菱住友シリコン株式会社 半導体基板を洗浄する方法
JP4675448B2 (ja) * 1999-06-01 2011-04-20 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体基板の洗浄方法
JP2001102369A (ja) * 1999-09-28 2001-04-13 Sony Corp レジスト除去方法
EP1132951A1 (en) * 2000-03-10 2001-09-12 Lucent Technologies Inc. Process of cleaning silicon prior to formation of the gate oxide
JP4264213B2 (ja) * 2000-03-29 2009-05-13 信越半導体株式会社 アニールウェーハの製造方法
JP3662472B2 (ja) * 2000-05-09 2005-06-22 エム・エフエスアイ株式会社 基板表面の処理方法
JP2002079198A (ja) * 2000-09-11 2002-03-19 Toshiba Corp 超音波洗浄方法とその装置
JP3893608B2 (ja) * 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
US7087504B2 (en) * 2001-05-18 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by irradiating with a laser beam
US6837944B2 (en) * 2001-07-25 2005-01-04 Akrion Llc Cleaning and drying method and apparatus
US20030104680A1 (en) * 2001-11-13 2003-06-05 Memc Electronic Materials, Inc. Process for the removal of copper from polished boron-doped silicon wafers
TW200411726A (en) * 2002-12-31 2004-07-01 Au Optronics Corp Method for cleaning silicon surface and method for producing thin film transistor using the cleaning method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425619B1 (ko) * 2008-01-16 2014-08-04 삼성전자주식회사 기판 표면 처리 방법, 이를 이용한 이미지 센서의 제조방법 및 이에 따라 제조된 이미지 센서

Also Published As

Publication number Publication date
DE10340882B4 (de) 2012-04-19
DE10340882A1 (de) 2004-03-18
US20040045580A1 (en) 2004-03-11
KR100762192B1 (ko) 2007-10-02
US7226513B2 (en) 2007-06-05
JP4162211B2 (ja) 2008-10-08
JP2004193534A (ja) 2004-07-08

Similar Documents

Publication Publication Date Title
KR100762192B1 (ko) 실리콘 웨이퍼의 세정 방법
KR101232470B1 (ko) 반도체 장치 및 그 제조 방법
US6391793B2 (en) Compositions for etching silicon with high selectivity to oxides and methods of using same
EP1801859A1 (en) Soi wafer cleaning method
US8461055B2 (en) Process for preparing cleaned surfaces of strained silicon
KR20020009511A (ko) 폴리실리콘막의 표면처리용액 및 그것을 이용한폴리실리콘막의 표면처리방법
DE19833257C1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
Meuris et al. Implementation of the IMEC-cleaning in advanced CMOS manufacturing
US7060631B2 (en) Methods of cleaning surfaces of copper-containing materials, and methods of forming openings to copper-containing substrates
KR20080075508A (ko) 반도체 웨이퍼의 평면연삭방법 및 제조방법
US6218085B1 (en) Process for photoresist rework to avoid sodium incorporation
JP4857738B2 (ja) 半導体ウエーハの洗浄方法および製造方法
JPH10256215A (ja) 半導体被処理面の調製方法
JP4954437B2 (ja) 半導体装置の製造方法
WO2006035865A1 (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP2000091291A (ja) シリコンウエハの洗浄方法
JP3535539B2 (ja) 半導体装置の製造方法
JP2000208469A (ja) 半導体ウェ―ハの品質評価方法
JP2004134600A (ja) シリコンウェハ用洗浄液およびシリコンウェハの洗浄方法
JP3075778B2 (ja) 半導体基体の表面処理方法
KR100543016B1 (ko) 박막트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130913

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160909

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170908

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 13