KR20030077588A - 전자 구조체 및 그 형성 방법 - Google Patents

전자 구조체 및 그 형성 방법 Download PDF

Info

Publication number
KR20030077588A
KR20030077588A KR10-2003-7009807A KR20037009807A KR20030077588A KR 20030077588 A KR20030077588 A KR 20030077588A KR 20037009807 A KR20037009807 A KR 20037009807A KR 20030077588 A KR20030077588 A KR 20030077588A
Authority
KR
South Korea
Prior art keywords
solder
tin
antimony
module
substrate
Prior art date
Application number
KR10-2003-7009807A
Other languages
English (en)
Other versions
KR100602328B1 (ko
Inventor
레이수디프타쿠마
사켈아미트쿠마
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20030077588A publication Critical patent/KR20030077588A/ko
Application granted granted Critical
Publication of KR100602328B1 publication Critical patent/KR100602328B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

전자 모듈(예컨대, 세라믹 또는 플라스틱 볼 그리드 어레이 모듈)을 회로 기판에 땜납으로 연결하는 방법 및 구조체이다. 무연의 땜납 볼이 접합 땜납을 사용하지 않고 모듈에 납땜된다. 땜납 볼은 약 3 내지 약 15중량%의 안티몬을 함유하는 주석-안티몬 합금을 포함한다. 땜납 볼은 무연의 접합 땜납을 사용해서 회로 기판에 납땜된다. 접합 땜납은 약 95.5-96중량%의 주석, 약 3.5-4.0중량%의 은 및 약 0.5-1.0중량%의 구리를 함유하는 주석-은-구리 합금을 포함한다. 결과로 나온 모듈과 회로 기판 사이의 납땜 접속은 기준 구조체의 피로 수명의 적어도 90%의 피로 수명을 가진다. 기준 구조체는 63Sn/37Pb 접합 땜납에 의해 모듈 및 회로 카드에 접합된 90Pb/10Sn 땜납 볼이다.

Description

전자 구조체 및 그 형성 방법{LEAD-FREE SOLDER STRUCTURE AND METHOD FOR HIGH FATIGUE LIFE}
전자 모듈(예컨대, 세라믹 또는 플라스틱 볼 그리드 어레이 모듈)은 전형적으로 납-함유 땜납 상호 접속재에 의해서 회로 카드에 연결된다. 불행하게도, 납(lead)은 독성이 있어서 환경적으로 유해하다. 따라서, 전자 모듈을 회로 카드에 신뢰할 수 있게 연결시키는 무연(즉, 납없는)의 땜납 상호 접속 구조체가 요구된다.
본 발명은 전자 모듈(예컨대, 세라믹 또는 플라스틱 볼 그리드 어레이 모듈)을 회로 기판에 땜납으로 연결하는 방법 및 구조체에 관한 것이다.
도 1은 본 발명의 일실시예에 따라서, 전자 모듈 상의 땜납 볼을 포함하는 전자 구조체의 정면 단면도,
도 2는, 도 1의 땜납 볼이 전자 모듈에 연결된 이후를 도시한 도면,
도 3은, 도 2의 땜납 볼을 접합 땜납을 사용해서 회로 카드에 납땜함으로써전자 모듈이 회로 카드에 연결된 이후를 도시한 도면,
도 4는 도 3의 땜납 볼의 재료가 도 3의 접합 땜납의 재료와 상호 혼합하는 이미지를 도시한 도면.
따라서, 본 발명은 그 일 국면에서, 전자 구조체 형성 방법을 제공하고, 상기 방법은
기판을 마련하는 단계와,
접합 땜납을 사용하지 않고, 무연의 땜납 부재 - 상기 땜납 부재는 약 3 내지 약 15중량%의 안티몬을 함유하는 주석-안티몬 합금을 포함함 - 를 기판에 납땜하는 단계를 포함한다.
바람직하게는, 상기 주석-안티몬 합금은 약 5 내지 10중량%의 안티몬을 함유한다.
바람직하게는, 상기 납땜하는 단계는 상기 땜납 부재를 리플로우(reflow)하는 단계를 포함한다.
바람직하게는, 상기 납땜하는 단계는 땜납의 높이는 약 25% 내지 35% 감소시킨다.
바람직하게는, 상기 기판은 세라믹 볼 그리드 어레이(CBGA) 모듈 또는 플라스틱 볼 그리드 어레이(PBGA) 모듈을 포함한다.
바람직하게는 상기 기판은 반도체 칩이다.
본 발명은 전자 구조체 형성 방법을 적절하게 제공하며, 상기 방법은
제 1 기판 및 제 2 기판을 마련하는 단계와,
납땜을 수행하기 위해 접합 땜납을 사용하지 않고, 무연의 땜납 부재 - 상기 땜납 부재는 약 3 내지 약 15중량%의 안티몬을 함유하는 주석-안티몬 합금을 포함함 - 를 제 1 기판에 납땜하는 단계와,
상기 땜납 부재를 무연의 접합 땜납을 사용해서 상기 제 2 기판에 납땜하는 단계를 포함한다.
바람직하게는, 상기 주석-안티몬 합금은 안티몬을 약 5% 내지 약 10중량% 함유한다.
바람직하게는, 상기 땜납 부재를 상기 제 2 기판에 납땜하는 단계는 상기 접합 땜납의 용해 온도 이상이며, 상기 전자 구조체의 어떤 부분에도 해가 가지 않는 최고 온도이하인 온도로 접합 땜납을 리플로우하는 단계를 포함한다.
바람직하게는, 상기 땜납 부재를 상기 제 2 기판에 납땜하는 단계는 상기 접합 땜납을 상기 접합 땜납의 용해 온도 이상이며, 약 250℃ 이하의 온도로 상기 접합 땜납을 리플로우하는 단계를 포함한다.
바람직하게는, 상기 땜납 부재를 상기 제 2 기판에 납땜하는 단계는 상기 접합 땜납의 용해 온도이상이며, 전자 구조체의 어떤 부분에도 해를 가하지 않는 최고 온도이하의 온도로 접합 땜납을 리플로우하는 단계를 포함한다.
바람직하게는, 상기 접합 땜납은 약 95.5-96중량%의 주석, 약 3.5-4.0중량%의 은 및 약 0.5-1.0중량%의 구리를 함유하는 주석-은-구리 합금을 포함한다.
바람직하게는, 상기 땜납 부재를 상기 제 2 기판에 납땜하는 단계는 약 230℃와 250℃ 사이의 온도로 접합 땜납을 리플로우하는 단계를 포함한다.
바람직하게는, 상기 땜납 부재를 상기 제 2 기판에 납땜하는 단계는 상기 땜납 부재를 용해하는 단계를 포함한다.
바람직하게는, 상기 땜납 부재를 상기 제 2 기판에 납땜하는 단계는 상기 주석-안티몬 합금을 상기 접합 땜납과 상호 혼합하는 단계를 포함한다.
바람직하게는, 상기 땜납 부재를 상기 제 2 기판에 납땜하는 단계는 땜납 부재를 용해하는 단계를 포함하지 않는다.
바람직하게는, 상기 땜납 부재를 상기 제 2 기판에 납땜하는 단계는 상기 주석-안티몬 합금을 상기 접합 땜납과 상호 혼합하는 단계를 포함하지 않는다.
바람직하게는, 상기 제 1 기판은 세라믹 볼 그리드 어레이(CBGA) 모듈 또는 플라스틱 볼 그리드 어레이(PBGA) 모듈을 포함한다.
바람직하게는, 상기 제 1 기판은 반도체 칩을 포함한다.
본 발명은 제 2 국면에서, 전자 구조체를 제공하고, 상기 전자 구조체는
기판과,
접합 땜납을 사용하지 않고, 땜납 부재와 기판 사이에서 기판에 납땜된 무연의 부재 - 상기 땜납 부재는 약 3 내지 약 15중량%의 안티몬을 함유하는 주석-안티몬 합금을 포함함 - 를 포함한다.
바람직하게는, 상기 주석-안티몬 합금은 약 5 내지 10중량%의 안티몬을 함유한다.
바람직하게는, 상기 기판은 세라믹 볼 그리드 어레이(CBGA) 모듈 또는 플라스틱 볼 그리드 어레이(PBGA) 모듈을 포함한다.
바람직하게는 상기 기판은 반도체 칩이다.
본 발명은 전자 구조체를 적절하게 제공하며, 상기 구조체는
제 1 기판과,
제 2 기판과,
접합 땜납을 사용하지 않고, 상기 제 1 기판에 납땜된 무연의 땜납 부재 - 상기 땜납 부재는 약 3 내지 약 15중량%의 안티몬을 함유하는 주석-안티몬 합금을포함하며, 상기 땜납 부재는 무연의 접합 땜납을 사용해서 상기 제 2 기판에 납땜됨 - 를 포함한다.
바람직하게는, 상기 주석-안티몬 합금은 약 5 내지 10중량%의 안티몬을 함유한다.
바람직하게는, 상기 주석-안티몬 합금은 상기 접합 땜납과 상호 혼합된다.
바람직하게는, 상기 주석-안티몬 합금은 상기 접합 땜납과 상호 혼합되지 않는다.
바람직하게는, 상기 접합 땜납은 약 95.5-96중량%의 주석, 약 3.5-4.0중량%의 은 및 약 0.5-1.0중량%의 구리를 함유하는 주석-은-구리 합금을 포함한다.
바람직하게는, 상기 기판은 세라믹 볼 그리드 어레이(CBGA) 모듈 또는 플라스틱 볼 그리드 어레이(PBGA) 모듈을 포함한다.
바람직하게는, 상기 기판은 반도체 칩을 포함한다.
본 발명은 따라서, 전자 모듈을 회로 카드에 신뢰할 수 있게 연결시키는 무연의 땜납 상호 접속 구조체를 제공한다.
도 1은 본 발명에 따른, 전자 모듈(12)상에 무연의 땜납 볼(16)을 포함한 전자 구조체(10)의 정면 단면도이다. 전자 모듈(12)은 세라믹 볼 그리드 어레이(CBGA) 및 플라스틱 볼 그리드 어레이(PBGA)를 포함할 수 있다. 무연의 땜납 볼(16)은 약 3중량% 내지 약 15중량%의 안티몬을 포함하는 주석-안티몬 합금(Sn/Sb)을 포함한다. 땜납 볼(16)은 전자 모듈(12)상에 존재하는 도전성 패드(32)로 전자 모듈(12)에 납땜된다. 땜납 볼(16)은 땜납 볼(16)내의 주석-안티몬 합금의 용해 온도이상의 리플로우 온도로 땜납 볼(16)을 리플로우함으로써 전자 모듈(12)에 납땜된다. 리플로우 오븐에서 가열하는 것과 같이, 땜납 볼(16)을 리플로우하는 것은 당업자에게 공지되어 있다. 땜납 볼(16)은 전자 모듈(12)에 납땜되기 전에 방향(26)으로 초기 높이(H0)를 가지고, 전자 모듈(12)에 납땜된 이후에 높이(H1:즉, H1<H0)를 가지며, 이는 땜납 볼(16)이 리플로우되는 동안 땜납 볼(16) 물질이 도전성 패드(32)상에 퍼지기 때문이다.
표 1은 다양한 주석-안티몬 합금(즉, Sn/Sb 합금)의 용해 온도 및 고화 온도를 나타내고 있다. 정의하자면, 땜납의 고화 온도는 땜납이 완전히 고화되는 온도이다. 땜납의 액화 온도는 땜납이 완전히 액화되는 온도이다. 땜납이 정의된 온도 범위 이상에서 녹는 합금을 함유하고 있다면, 땜납의 고화 온도는 액화 온도이하이다. 표 1을 참조하면, 3중량%, 5중량%, 10중량% 또는 15중량%의 안티몬을 가진 주석-안티몬 합금의 액화 온도는 각각 238, 240, 246 또는 280℃이다.
안티몬 트리옥사이드가 유독성인 것이 주목해야 한다. 땜납 볼(16)에 사용되는 주석-안티몬 합금에 안티몬이 존재하므로, 안티몬 트리옥사이드가 전자 구조체(10)를 제조하는 것과 관련되어서 형성되면 인체에 유해하다. 그럼에도 불구하고, 안티몬은 약 550℃이하의 온도에서 산화되지 않고 안티몬 트리옥사이드를 형성한다. 15중량%의 안티몬을 가진 주석-안티몬 합금을 사용하는 최악의 경우에, 땜납 볼(16)내의 주석-안티몬 합금을 리플로우하는데 필요한 리플로우 온도는 리플로우가 용해 온도인 280℃의 20℃이상에서 발생하는 경우에도 300℃를 초과해서는 안된다. 따라서, 땜납 볼(16)의 주석-안티몬 합금에서 안티몬을 사용하는 것은 땜납 볼(16)을 전자 모듈(12)에 납땜하는 동안에 안티몬 트리옥사이드를 형성하는 위험을 기본적으로 제공하지 않는다.
도 1을 다시 참조하면, 땜납 볼(16)은 땜납 볼(16)과 전자 모듈(12)사이에 접합 땜납(예컨대 땜납 페이스트)를 개재시키지 않고, 전자 모듈(12)에 납땜되어 있다. 땜납 볼(16)을 전자 모듈(12)에 납땜시키는 것은 공지된 바와 같이, 플럭싱보다 앞서서 수행된다. 플럭싱을 통해서 도전성 패드(32)의 표면(33)으로부터 표면 산화물 및 표면 오염물질을 제거함으로써, 도전성 패드(32)가 리플로우 이전에 가열될 때, 표면의 재산화를 방지한다. 따라서, 플럭싱은 리플로우 온도에서의 액상 땜납 볼(16)의 웨팅(wetting)을 조장한다. 플럭싱에 관한 이해를 위해, E.G., D.P. Seraphim et al., "Principles of Electronic Packaging," pages 591-594, McGrawHill, Inc., 1989를 참조한다. 도 1은 땜납 볼(16)을 전자 모듈(12)에 납땜 하는 것과 관련된 액상 플럭스(20)을 도시하고 있다. 페이스트와 같은 낮은 점도의 플럭스, 높은 점도의 플럭스 및 중간 굳기의 플럭스를 포함한, 당업자에게 공지된 임의의 적절한 액상 플럭스(20)가 사용될 수 있다. 전술한 납땜의 결과, 전자 모듈(12)에 납땜된 땜납 볼(16)이 도 2에 도시되어 있다.
도 1의 땜납 볼(16)을 용해시키고 납땜해서 도 2의 구조체를 생성함으로써, 상기 설명한 바와 같이 땜납 볼(16)의 땜납은 도전성 패드(32)에 퍼지고, 땜납 볼(16)의 초기 높이(H0)는 리플로우의 결과 더 낮은 높이(H1)로 감소된다. 예컨대, 도 1의 35mil 지름의 구형 땜납 볼(16)(즉, H0=35mil)은 납땜되었을 때, 절단된 구형의 형상(도 2에서 땜납 볼(16)의 땜납 범프 형상으로 도시된 바와 같이)은 감소된 높이(H1)를 가지고 있다. 상세하게 H0=35mil인 경우에 약 25.5mil로 측정되는 H1은 일반적으로, 구형 땜납 볼(16)의 초기 지름 및 도전성 패드(32)의 표면 영역에 의존하는 설계 파라미터이다. 35mil에서 25.5mil로의 높이 감소는 H0에서 H1으로의 약 27%의 높이 감소율이다. H0에서 H1으로의 전형적인 높이 감소는 약 25%-30%의 범위에 있다.
접합 땜납을 개재시키지 않고, 땜납 볼(16)을 전자 모듈(12)에 납땜하는 본 방법은 CBGA 모듈에 사용되는 종래의 방법에서 벗어난다. 만약 관련된 방법이 사용되면, 지름이 35mil인 구형 땜납 볼(16)은 도전성 패드(32)상에 놓인 하부-용해 접합 땜납을 리플로우함으로써 CBGA 모듈에 연결될 것이다. 관련된 방법에서, 하부-용해 접합 땜납은 땜납 볼(16)이 녹지 않는 온도로 리플로우될 것이며, 땜납 볼(16)과 관련된 결과로 나온 땜납 범프의 높이(땜납 볼(16)이 CBGA 모듈에 납땜된 이후)는 최초 35mil를 유지할 것이다(즉, 관련된 방법에서 H0=H1). 비록 관련된 방법은, 땜납 범프 높이(H1)가 본 발명의 바람직한 실시예의 방법에서 보다 높다고 하는 이점을 가지고 있지만, 본 발명의 바람직한 실시예는 복잡하지 않다는 이점을 가지고 있다.
도 3은 무연의 접합 땜납(22)을 사용해서 땜납 볼(16)을 회로 카드(30)에 납땜함으로써 전자 모듈(12)이 회로 카드(30)에 연결된 이후의 도 2를 도시하고 있다. 95.5 Sn/3.8 Ag/0.7 Cu(즉 95.5중량%의 주석(Sn), 3.8중량%의 은(Ag) 및 0.7중량%의 구리(Cu))를 함유하는 접합 땜납(22)을 사용하는 테스트(후술됨)가 수행되었다. 따라서, 접합 땜납(22)의 함유물에 대한 합금의 유용한 분류는 표 1에 나타난주석-은-구리 합금, 즉 약 95.5-96.0중량%의 주석, 약 3.5-4.0중량%의 은, 약 0.5-1.0중량%의 구리를 포함한 주석-은-구리 합금이다. 표 1은 주석-은-구리 합금의 약화 온도 및 고화 온도를 나타내고 있으며, 모든 즉 리스트된 주석-은-구리 합금의 액화온도는 약 217℃임을 나타내고 있다.
접합 땜납(22)을 리플로우해서 땜납 볼(16)을 회로 카드(30)에 납땜하는 것은 접합 땜납(22)의 액화 온도(TL,JOINER)보다 큰 리플로우 온도(TREFLOW), 즉 TREFLOW>TL,JOINER에서 이루어질 수 있다. 리플로우 온도의 공간 분포의 불확실성과 불균일성에 대해 대비하고, 접합 땜납(22)의 공간적인 불균일성을 고려해서, 리플로우 온도(TREFLOW)에 대해서 온도 마진(ΔT)은 신중하게(conservatively) 선택될 수 있다. 즉, TREFLOW=TL,JOINER+ΔT. 임의의 ΔT이 선택될 수 있지만, 10 내지 25℃의 ΔT가 전형적인 범위이다. 임의의 소망의 마진(ΔT)은 본 발명의 범주내에 있다. 상기 설명된 특정 주석-은-구리 합금에 대해서, 표 1은 TL,JOINER이 약 270℃임을 나타내고 있다. 따라서, 상기 설명한 주석-은-구리 합금 분류에 대해서, TREFLOW는 최소 약 217℃까지 낮아질 수 있지만, 적어도 약 230℃, 235℃ 등으로 신중하게 선택될 수 있다.
땜납 볼(16)의 리플로우 온도(TREFLOW)가 고화 온도(TS,BALL)보다 낮기 때문에, TREFLOW의 선택은 땜납 볼(16)의 용해 특성을 고려할 수 있고, 이로써 땜납 볼(16)은 접합 땜납(22)의 리플로우동안 용해되지 않을 것이다. 땜납 볼(16)이 접합 땜납(22)의 리플로우시에 용해된다면, 접합 땜납(22)의 리플로우시의 땜납 볼(16)의 용해로 인해서 땜납 볼(16)의 높이(H1)는, 접합 땜납(22)의 리플로우 이후에, 전자 모듈(12)과 회로 카드(30)사이의 방향(H1)으로 추가적으로 감소(ΔH1)될 것이다. 높이의 추가 감소(ΔH1)는 용해되는 땜납 볼(16)상에 작용하는 전자 모듈(12)의 무게에 의해 발생된다. 요약하면, 회로 카드(30)에 용해되어 접착된 이후의 땜납 볼(16)의 최종 높이(H)는 H1-ΔH1이고, 여기서 TREFLOW<TL,JOINER이면, ΔH1=0이고, TREFLOW≥TS,BALL이면, ΔH1>0이다.
그 초기 높이에 대한 땜납 볼(16)의 높이의 감소(예컨대, H0-H1또는 H0-ΔH1+ΔH1)는 열적 테스트시 또는 필드 동작시와 같은 온도 전이시의 땜납 볼(16)상의 전단 변형율(shear strain)을 증가시킨다. 1/H에 비례하는, 전단 변형율은 전자 모듈(12)과 회로 카드(30)사이의 열팽창 계수(CTE)의 부정합의 결과이다. 예컨대, 조직적인 칩 캐리어(organic chip carrier)를 포함하고 있는 회로 카드(30)는 약 14 내지 22 ppm/℃의 범위의 CTE를 가질 수 있다. 전단 변형율이 증가함에 따라서, 도전성 패드(34)에 땜납 볼(16)을 접착하는 것의 열 피로 수명(thermal fatigue life:TFL)은 감소된다. TFL은 (1/전단 변형율)2에 비례하거나 또는 동일하게, TFL은 H2에 비례한다. 결론적으로, 만약 땜납 볼(16)이 접합 땜납(22)의 리플로우시에 용해되지 않는다면, 땜납 볼(16)이 접합 땜납(22)의 리플로우시에 용해되는 경우보다 TFL은 잠재적으로 더 크다. 땜납 볼(16)이 접합땜납(22)의 리플로우시에 용해되는 경우에도, ΔH1는 H0-H1보다 작다. H0=35mil이면, H1은 약 25.5mil이고, ΔH1는 전자 모듈(12)의 무게에 따라서(후술하는 표 2의 1.5mm 및 2.9mm CBGA 모듈 두께를 각각 사용하는 것과 관련된 단면 측정값에 기초해서) 2.0mil 내지 3.5mil이다. 따라서, 리플로우 온도를 땜납 볼(16)의 고화 온도이하로 한정하는 것이 바람직하다. 더욱이, 지나친 고온은 전자 디바이스 또는 회로 카드(30)의 구성 요소와 같은 전자 구조체(10)의 일부를 손상시킬 수 있다. 이와 같이 리플로우 온도는 전자 구조체(10)의 어떤 부분도 손상시키지 않는 최고 온도를 유지할 수 있다. 상기 전자 구조체(10)의 어떤 부분도 손상시키지 않는 최고 온도는 경우에 따라 다르고, 특히 250℃가 될 수 있다. 따라서, 리플로우 온도의 가용 범위는 약 230℃ 내지 약 250℃를 포함할 수 있다.
표 1은 주석-안티몬(Sn/Sb) 합금에서, 3 내지 15 중량%의 안티온의 범위내에서 TS,BALL은 233-246℃ 범위내에 있다. 따라서, 주석-안티몬 합금에서 각각 3%, 5%, 10% 또는 15%의 안티몬 중량비에 대해서 TREFLOW가 233, 234, 245 또는 246℃인 경우에 땜납 볼(16)은 접합 땜납(22)의 리플로우시에 녹지 않을 것이다. 10% 안티몬은 TS,BALL의 246℃의 값보다 1℃만 낮은 TS,BALL(245℃)의 값을 갖는다. 그럼에도 불구하고, 구조적인 특성(예컨대, 취성(brittleness))은 Sn/Sb 비율이 증가함에 따라서(즉, 안티몬 중량비가 감소됨에 따라서) 더 선호된다. 따라서, 15%의 안티몬보다 10%안티몬을 사용하는 것이 더 바람직할 수 있다. 결과적으로, 주석-안티몬 합금의안티몬 중량비의 바람직한 범위는 약 5 내지 10% 또는 약 3 내지 10%이다.
하기의 표 2는 다양한 땜납 용해 구조체의 TFL 테스트 결과이다. 테스트를 통해서, Case #1, #2, #3 및 #4로 나타낸 바와 같이, 땜납 볼(16)의 재료 및 접합 땜납(22)의 재료의 다양한 실시예를 가지고, 도 3의 전자 구조체(10)와 유사한 전자 구조체의 TFL를 나타낸다. Case #1 및 #2는 납-함유 땜납을 포함하고 있으며, 이는 본 발명의 범주내에 있지 않다. Case #1은 Case #2, #3, #4가 TFL에 관해서 비교되는 기준 케이스로 이용되었다. Case #2는 Case #1, #4 및 #4와 TFL에 대해서 비교되기 위해서만 사용되었다. 회로 카드(30)는 6개의 전자 모듈(12)을 유지하고 있다. 6개의 전자 모듈(12) 각각은 회로 카드(30)상에 대응하는 25×25 도전성 패드(34)에, 접합 납(22:즉, 납 페이스트)을 가진 16×16의 땜납 볼(16)을 구비한 세라믹 볼 그리드 어레이(CBGA) 모듈을 포함했다. 따라서, 회로 카드(30)상의 땜납 접합부의 전체 갯수는 3750(즉, 6×25×25)개이다. CBGA 모듈의 두개의 두께, 즉 1.5mm 및 2.9mm가 테스트된다.
표 2에 리스트된 모든 테스트에 대해서, 전자 모듈(12)에 납땜되기 전의 땜납 볼(16)은 35mil의 두께를 가지고 있다(즉, 모든 테스트에 대해서 H0=35mil). Case #1에 대해서, 땜납 볼(16)은 용해되지 않고, 전자 모듈(12)에 땜납 페이스트를 사용해서 용해된 이후에, 그리고 또한 63Sn/37Pb 땜납 페이스트를 사용해서 회로 카드(30)에 연결된 이후에 지름 35mil을 유지한 채 남아있다(즉, H=H1=H0). Case #2, #3 및 #4는 각각 땜납 볼(16)을 전자 모듈(12)에 납땜하는 동안 땜납 볼(16)이용해되어서, H1 25.5mil가 되는 것을 포함하고 있다. 또한, Case #2, #3 및 #4에서, 땜납 볼(16)은 땜납 볼(16)을 전자 모듈(12)에 납땜하는 동안 용해되어서, 1.5mm두께의 CBGA 모듈이 사용되는 경우에, ΔH1 2.0mil이고, 2.9mm두께의 CBGA 모듈이 사용될 때는 ΔH1 3.5mil이다.
표 2에 간추려진 테스트는 30분의 지속, 15분 내에 0℃에서 100℃로의 열 변화, 15분 내에 100℃에서 0℃로의 열변화를 가진 열 사이클을 각각 포함한다. 0℃에서 100℃로의 전이는 12½분동안 0℃에서 거의 100℃까지 가고, 이어서 2½분 동안 100℃로의 점근(asymptotic) 또는 저속 어프로치가 후속한다. 100℃에서 0℃로의 전이는 12½분동안, 100℃에서 거의 0℃까지 가고, 이어서 2½분동안, 0℃로의 점근 또는 저속 어프로치가 후속한다.
Case #1, #2, #3 및 #4마다, 3개의 회로 카드 및 회로 카드 당 6개의 모듈의 총 18개의 모듈에 대해서 테스트되었다. 상술한 바와 같이, 주어진 Case(즉, #1,#2, #3 및 #4)에서, 30분의 각각의 테스트 사이클이, 모든 18개의 모듈에 대해서 0에서 100℃로의 사이 또는 100℃에서 0℃로의 사이에 열 사이클에 적용되었다. 각각의 모듈은 원 중심("중립 포인트")으로부터의 원내에 625개의 땜납 접합부를 가지고 있어서 각각의 원내의 땜납 접합부는 중립 포인트("DNP")로부터 동일한 간격으로 위치된다. 각각의 원내의 땜납 접합부는 시티치(stitch) 형상으로 서로 접속된다. 두 지점의 전기 저항 측정이 처음에는 최외각 7개의 원 각각에 대해서 수행되고, 각각의 100, 200 또는 300 사이클 수행된다. 모듈내의 적어도 하나의 원의 전기 저항이 적어도 100옴 증가한 것으로 측정되면, 모듈은 고장으로 판정된다. 각각의 저항 특정 이후에, 고장 확률은 NFAILED/NTOTAL로 계산되고, 여기서, NTOTAL은 전체 테스트된 모듈의 수(즉, 18)이고, NFAILED은 저항 측정에 의해 고장으로 판정된 모듈의 수이다. NFAILED/NTOTAL대 log10NCYCLES는 도시되고/도시되거나 표로 만들어져서 "고장 곡선"을 생성하고, 여기서 NCYCLES는 마지막 저항 측정이 수행되는 사이클의 수이다. 고장 곡선(즉, NFAILED/NTOTAL대 log10NCYCLES)을 로그-정규 분포로서 모델링할 때, N50의 계산이 수행되고, 여기서 N50은 50%이상의 모듈의 고장인 사이클의 수이다. 이런식으로 N50은 고장 곡선으로부터 통계적으로 유도된다. 표 2에 기초한 분석에서, N50은 TFL의 측정으로 사용된다. 표 2의 TFL은 TFL이 Case #1에서 1.0을 취하도록 정해진 형태로 표현된다. 따라서 Case #1은 #2, #3 및 #4가 비교되는 기준의 역할을 한다.
표 2에서, Case #1은 땜납 볼(16)내에 약 310℃의 용해점을 가진 고 용해점 90Pb/Sn 합금을 사용하고, 접합 땜납(22)내에 약 183℃의 용해점을 가진 저 용해점 공융(eutectic) 63Sn/37Pb 합금을 사용한다. 따라서, 땜납 볼(16)을 용해시키지 않고 접합 땜납(22)을 리플로우하는 리플로우 온도를 선택하는 매우 넓은 온도 범위가 존재한다. 따라서, Case #1는 수용 가능 열 피로 수명(TFL1)을 가지고 있고, 이는 Case #2, #3 및 #4가 비교될 수 있는 기준 경우로서 역할을 하기 위해 1.0으로 되어 있다. Case #1은 땜납 볼(16)과 접합 땜납(22)이 상이한 온도에서 용해되는 이중 용해 케이스를 예시하고 있다. 평균 피크 리플로우 온도(<TPK>)는 Case #1 및 #2에서 215℃이고, Case #3 및 #4에서 240℃이다. 따라서, 표 1의 고화 및 액화온도에 기초해서, 땜납 볼(16)은 Case #2, #3 및 #4일 때 접합 땜납(22)의 리플로우시에 용해된다. 따라서, 접합 땜납(22)의 리플로우는 2.9mm CBGA 모듈인 경우 땜납 볼(16)의 높이를 25.5mil에서 약 22mil로 감소시키고(35mil의 초기 높이에서 37%의 감소를 보임), 1.5mm CBGA 모듈인 경우 25.5mil에서 약 23.5mil로 감소시킨다(35mil의 초기 높이에서 33%의 감소를 나타냄).
Case #2 및 #3은 땜납 볼(16)과 접합 땜납(22)이 같은 온도에서 용해되는 단일 용해 케이스로, 이는 땜납 볼(16)과 접합 땜납(22)이 Case #2와 #3 각각의 경우에 동일한 합금을 포함하기 때문이다. Case #2는 183℃의 용해 온도를 가진 63Sn/37Pb 합금을 사용하고, Case #3은 217℃의 용해 온도를 가진 95.5Sn/3.8Ag/.7Cu 합금을 사용한다. Case #2에서의 전자 모듈(10)은 두께가 1.5mm및 2.9mm CBGA인 모듈 각각에 대해서 기준(TFL1)의 38% 및 35%인 열 피로 수명(TFL2)을 가지고 있다. Case #3의 전자 구조체(10)는 두께가 1.5mm 및 2.9mm인 CBGA 모듈 각각에 대해서 기준(TFL1)의 76% 및 69%인 열 피로 수명(TFL3)을 가지고 있다. CBGA 모듈 두께에 대한 상술한 TFL2및 TFL3의 변화는 통계이며 실제 큰 가치는 없다.
Case #4는 이중 용해 케이스로서, 땜납 볼(16)은 95Sn/5Sb를 포함하고, 접합 땜납(22)은 용해 온도가 217℃인 95.5Sn/3.8Ag/.7Cu 합금을 포함한다. #2 및 #3에 비해서, Case #4는 두께가 1.5mm 및 2.9mm인 CBGA 모듈 각각에 대해서 기준(TFL1)의 90% 및 93%인 열 피로 수명(TFL4)을 가진다. Case #2 및 #3에 비해서, CBGA 모듈 두께에 대한 상술한 TFL4의 변화는 순수한 통계치로 실제 큰 가치는 없다. Case #4는, 전체 높이가 35mil의 최초 높이(H0)에서 약 22 내지 23.5mil의 범위내에서 최종 높이(H)로 줄어드는 CBGA 모듈 제조시(도 2 참조) 및 회로 카드 조립(도 3 참조)시에 땜납 볼(16)이 용해되는 경우에도, 기준(TFL1)과 거의 같은 열 피로 수명(TFL4)을 나타낸다. Case #4에서 땜납 볼(16)은, 234℃이하에서 접합 땜납(22)을 리플로우하거나, 245℃이하에서 일어나는 접합 땜납(22)의 리플로우에 의해 땜납 볼(16)내의 90Sn/10Sb 합금을 사용하는 등에 의해 1초 동안(즉, 접합 땜납(22)의 리플로우 동안) 용해되지 않는다면, TFL4는 상기 0.90-0.93의 값을 초과할 것으로 예상된다. 그럼에도 불구하고, 본 발명의 바람직한 실시예를 나타내는 Case #4의 TFL4결과는 땜납 볼(16)이 접합 땜납(22)의 리플로우시에 용해되는지 여부에 관계없이 수용 가능하다. 즉 기준 열 피로 수명(TFL1)의 적어도 90-93%는 Case #4로 유지된다. 이는 땜납 볼(16)이 초기 높이 35mil에서 33%-37%만큼 전체 높이가 감소되었다는 견지에서 볼 때, 예상하지 못한 이점이다.
만약 TFL이 규정된 값 대신에 절대 항으로 예상된다면(즉, 전자 구조체(10)의 고장에 대한 사이클의 수의 항), 2.9mil로 두께가 더 두꺼운 CBGA 모듈은 1.5mil로 두께가 더 얇은 CBGA 모듈보다 더 낮은 TFL을 나타내고, CBGA 모듈의 두께가 더 두꺼우면 모듈이 더 견고하고, 이로써 더 얇고, 더 가요성인 CBGA보다 전단 변형에 대한 반발이 덜하다. 그럼에도 불구하고, 표 2는 TFL이 정해진 포맷으로 표현될 때, CBGA 모듈 두께에 무관함을 나타내고 있다. 반면에 본 발명의 바람직한 실시예인 Case #4의 유익한 사용은 다른 땜납 화합물에 비해서, CBGA 모듈 두께에 의존하지 않는다.
상기 설명한 바와 같이, 땜납 볼(16)은 리플로우 온도가 땜납 볼(16)의 고화 온도 이하이면, 접합 땜납(22)의 리플로우시에 용해되지 않는다. 만약 리플로우 온도가 땜납 볼(16)의 고화 온도 이상이지만 땜납 볼(16)의 액화 온도 이하이면, 리플로우시에 땜납 볼(16)의 부분 용해가 발생할 것이다. 만약 리플로우 온도가 땜납 볼(16)의 액화 온도 이상이면, 땜납 볼(16)은 리플로우시에 완전히 용해될 것이고, 추가적으로 땜납 볼(16)의 액화된 재료는 도 4에 도시된 바와 같이 접합 땜납(22)의 재료와 상호 혼합될 수 있다.
도 4는 표 2의 Case #4에 대해서 도 3의 땜납 볼(16)의 재료와 도 3의 접합 땜납(22)의 재료가 상호 혼합되는 것을 도시한 이미지(40)이다. 이미지(40)는 회로 기판(30)의 도전성 패드(34)상에 있다. 도 4의 이미지(40)에서, 땜납 볼(16)의 물질과 접합 땜납(22)의 물질 사이의 시각적인 차이는 없고, 이는 땜납 볼(16)의 물질과 접합 땜납(22)의 줄질이 상호 혼합되어 있음을 나타낸다. 이러한 상호 혼합은 접합 땜납(22)의 리플로우시에 땜납 볼(16)의 용해에 의해 가능하다. 반대로, 땜납 볼(16)이 접합 땜납(22)의 리플로우시에 용해되지 않는다면, 땜납 볼(16)의 물질과 접합 땜납(22)의 재료를 상호 혼합하지 않는다.
여기 개시된 것은 본 발명의 바람직한 실시예의 무연의 땜납 볼(16) 및 무연의 접합 땜납(22)의 사용을 예시한 것이다. 무연의 땜납 볼(16)이 주석-안티몬 합금을 포함하는 것으로 설명되고 있지만, 무연의 땜납 볼(16)은 작거나 미소량의 다른 금속, 그 중에서도 구리, 비스무스, 아연, 은 또는 니켈과 같은 금속을 포함할 수 있다.
설명을 위해 본 발명의 실시예가 개시되었지만, 많은 변형 및 변화가 당업자에 의해 있을 수 있다.
도 1 내지 도 3의 땜납 볼(16)을 땜납 볼이라고 했지만, 땜납 볼(16)은 상술한 바와 같이 땜납 볼(16)을 전자 모듈(12)에 또는 회로 카드(30)에 납땜에 의해 연결시키기에 적합한 임의의 다른 형상이 될 수 있다. 이와 같이, 땜납 볼(16)은 일반적으로 땜납 볼 형상(즉, 구형)의 땜납 부재, 땜납 기둥(즉, 거의 원통형) 형상 등을 포함한다.
비록 도 1 내지 도 3의 전자 모듈(12) 및 회로 카드(30)를 전자 모듈 및 회로 카드라 했지만, 전자 모듈(12)은 일반적으로 제 1 기판(예컨대, CBGA 또는 PBGA 모듈과 같은 전자 모듈, 반도체 칩 등)이고, 회로 카드(30)는 일반적으로 제 2 기판(예컨대 회로 기판, 세라믹 멀티칩 기판 등)이다.

Claims (10)

  1. 기판을 마련하는 단계와,
    접합 땜납을 사용하지 않고, 무연의 땜납 부재 - 상기 땜납 부재는 약 3 내지 약 15중량%의 안티몬을 함유하는 주석-안티몬 합금을 포함함 - 를 상기 기판에 납땜하는 단계
    를 포함하는 전자 구조체 형성 방법.
  2. 제 1 항에 있어서,
    상기 주석-안티몬 합금은 약 5중량% 내지 약 10중량%의 안티몬을 함유하는
    전자 구조체 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 납땜하는 단계는 상기 땜납 부재를 리플로우하는 단계를 포함하는
    전자 구조체 형성 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    제 2 기판을 마련하는 단계와,
    무연의 접합 땜납을 사용해서 상기 땜납 부재를 상기 제 2 기판에 납땜하는 단계
    를 더 포함하는 전자 구조체 형성 방법.
  5. 제 4 항에 있어서,
    상기 땜납 부재를 상기 제 2 기판에 납땜하는 단계는 상기 접합 땜납을 상기 접합 땜납의 액화 온도 이상이며 약 250℃이하인 온도로 리플로우하는
    전자 구조체 형성 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 땜납 부재를 상기 제 2 기판에 납땜하는 단계는 상기 접합 땜납의 액화 온도 이상이며, 상기 전자 구조체의 어떤 부분도 손상시키기 않는 최고 온도 이하인 온도로 상기 접합 땜납을 리플로우하는 단계를 포함하는
    전자 구조체 형성 방법.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 접합 땜납은 약 95.5-96.0중량%의 주석, 약 3.5-4.0중량%의 은 및 약 0.5-1.0중량%의 구리를 함유하는 주석-은-구리 합금을 포함하는
    전자 구조체 형성 방법.
  8. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 땜납 부재를 상기 제 2 기판에 납땜하는 단계는 상기 땜납 부재를 용해시키는 단계를 포함하는
    전자 구조체 형성 방법.
  9. 제 4 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 땜납 부재를 상기 제 2 기판에 납땜하는 단계는 상기 주석-안티몬 합금을 상기 접합 땜납과 상호 혼합하는 단계를 포함하는
    전자 구조체 형성 방법.
  10. 기판과,
    땜납 부재 - 상기 땜납 부재는 약 3 내지 약 15중량%의 안티몬을 함유하는 주석-안티몬 합금을 포함함 - 와 상기 기판 사이에서 접합 땜납을 사용하지 않고,상기 기판에 납땜된 무연의 땜납 부재
    를 포함하는 전자 구조체.
KR1020037009807A 2001-02-08 2002-01-30 전자 구조체 및 그 형성 방법 KR100602328B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/779,812 US6784086B2 (en) 2001-02-08 2001-02-08 Lead-free solder structure and method for high fatigue life
US09/779,812 2001-02-08
PCT/GB2002/000415 WO2002063674A1 (en) 2001-02-08 2002-01-30 Lead-free solder structure and method for high fatigue life

Publications (2)

Publication Number Publication Date
KR20030077588A true KR20030077588A (ko) 2003-10-01
KR100602328B1 KR100602328B1 (ko) 2006-07-14

Family

ID=25117653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037009807A KR100602328B1 (ko) 2001-02-08 2002-01-30 전자 구조체 및 그 형성 방법

Country Status (8)

Country Link
US (1) US6784086B2 (ko)
EP (1) EP1360717A1 (ko)
JP (1) JP3689407B2 (ko)
KR (1) KR100602328B1 (ko)
CN (1) CN1331204C (ko)
MY (1) MY127824A (ko)
TW (1) TW533565B (ko)
WO (1) WO2002063674A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706574B1 (ko) * 2005-06-29 2007-04-13 삼성전자주식회사 무연 솔더볼을 갖는 반도체 패키지 및 그 제조방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3897596B2 (ja) * 2002-01-07 2007-03-28 日本テキサス・インスツルメンツ株式会社 半導体装置と配線基板との実装体
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US6892925B2 (en) 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint
JP2004165637A (ja) * 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体装置
US6854636B2 (en) 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
US6917113B2 (en) * 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
US8390126B2 (en) * 2003-10-03 2013-03-05 Motorola Mobility Llc Method and arrangement for reduced thermal stress between substrates
CN100483699C (zh) * 2003-10-24 2009-04-29 国际整流器公司 使用自傲互连材料的半导体器件封装
US20060043603A1 (en) * 2004-08-31 2006-03-02 Lsi Logic Corporation Low temperature PB-free processing for semiconductor devices
US7287685B2 (en) * 2004-09-20 2007-10-30 International Business Machines Corporation Structure and method to gain substantial reliability improvements in lead-free BGAs assembled with lead-bearing solders
JP4207896B2 (ja) * 2005-01-19 2009-01-14 富士電機デバイステクノロジー株式会社 半導体装置
US7413110B2 (en) * 2005-02-16 2008-08-19 Motorola, Inc. Method for reducing stress between substrates of differing materials
US7215030B2 (en) * 2005-06-27 2007-05-08 Advanced Micro Devices, Inc. Lead-free semiconductor package
US20070158395A1 (en) * 2006-01-11 2007-07-12 International Business Machines Corporation Method for preparing and assembling a soldered substrate
US7648847B2 (en) * 2006-06-26 2010-01-19 Hamilton Sundstrand Corporation In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit
CN101125396A (zh) * 2006-08-17 2008-02-20 黄柏山 锡膏及其应用于热压焊接的方法
WO2008049006A2 (en) * 2006-10-17 2008-04-24 Fry's Metals, Inc. Materials for use with interconnects of electrical devices and related methods
US7994043B1 (en) 2008-04-24 2011-08-09 Amkor Technology, Inc. Lead free alloy bump structure and fabrication method
US8243391B2 (en) * 2008-09-26 2012-08-14 Hitachi Global Storage Technologies, Netherlands B.V. Slider and suspension composite fiber solder joints
US8493746B2 (en) * 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
US8128868B2 (en) 2009-02-12 2012-03-06 International Business Machines Corporation Grain refinement by precipitate formation in PB-free alloys of tin
MY165485A (en) * 2012-08-08 2018-03-23 Senju Metal Industry Co High-temperature lead-free solder alloy
TWI460046B (zh) * 2012-11-12 2014-11-11 Accurus Scient Co Ltd High strength silver-free lead-free solder
FR3007199B1 (fr) * 2013-06-14 2016-10-14 3D Plus Procede de fabrication de boitiers robustes destines a etre reportes sur un circuit imprime multicouche
CN106061669A (zh) * 2014-02-24 2016-10-26 株式会社弘辉 无铅钎焊合金、钎焊材料及接合结构体
CN106030783B (zh) * 2014-03-27 2019-06-18 英特尔公司 用于低温附接的混合互连
JP2017107955A (ja) * 2015-12-09 2017-06-15 富士通株式会社 電子装置及び電子装置の製造方法
JP7033889B2 (ja) * 2017-11-10 2022-03-11 三菱電機株式会社 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
DE102018123924A1 (de) 2018-09-27 2020-04-02 Infineon Technologies Ag Eine Halbleitervorrichtung mit einer Lotverbindung, die eine Verbindung Sn/Sb aufweist
JP7277714B2 (ja) * 2019-02-22 2023-05-19 千住金属工業株式会社 フラックス及びソルダペースト
CN110718524B (zh) * 2019-08-30 2024-03-15 华为技术有限公司 电子组件及电子设备
CN110677991B (zh) * 2019-09-19 2021-08-20 华为技术有限公司 封装结构、成品线路板、电子器件、电子设备及焊接方法
TW202146679A (zh) * 2020-04-06 2021-12-16 日商昭和電工材料股份有限公司 焊料粒子、焊料粒子的製造方法及帶焊料粒子之基體
KR20240019780A (ko) * 2021-05-21 2024-02-14 랑셍 홀딩 스마트카드의 카드 본체에 통합하기 위한 모듈, 스마트카드, 및 스마트카드의 카드 본체에 모듈을 이식하는 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH80998A (fr) 1918-08-09 1920-01-02 Gustave Ferriere Soudure pour l'aluminium
US2105405A (en) 1933-02-24 1938-01-11 Gen Motors Corp Soldered joint
US3716907A (en) 1970-11-20 1973-02-20 Harris Intertype Corp Method of fabrication of semiconductor device package
US4778733A (en) 1986-07-03 1988-10-18 Engelhard Corporation Low toxicity corrosion resistant solder
US4875617A (en) 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
US5147084A (en) 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
JP2772739B2 (ja) * 1991-06-20 1998-07-09 いわき電子株式会社 リードレスパッケージの外部電極構造及びその製造方法
US5221038A (en) 1992-10-05 1993-06-22 Motorola, Inc. Method for forming tin-indium or tin-bismuth solder connection having increased melting temperature
US5369880A (en) * 1993-05-06 1994-12-06 Motorola, Inc. Method for forming solder deposit on a substrate
US5411703A (en) 1993-06-16 1995-05-02 International Business Machines Corporation Lead-free, tin, antimony, bismtuh, copper solder alloy
US5527628A (en) 1993-07-20 1996-06-18 Iowa State University Research Foudation, Inc. Pb-free Sn-Ag-Cu ternary eutectic solder
WO1997009455A1 (en) 1995-09-01 1997-03-13 Sarnoff Corporation Soldering composition
US5598033A (en) * 1995-10-16 1997-01-28 Advanced Micro Devices, Inc. Micro BGA stacking scheme
US6224690B1 (en) 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
JPH09326554A (ja) 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd 電子部品接合用電極のはんだ合金及びはんだ付け方法
US5775569A (en) 1996-10-31 1998-07-07 Ibm Corporation Method for building interconnect structures by injection molded solder and structures built
US6033488A (en) 1996-11-05 2000-03-07 Samsung Electronics Co., Ltd. Solder alloy
KR19980068127A (ko) * 1997-02-15 1998-10-15 김광호 납땜용 무연 합금
US5934545A (en) * 1997-02-21 1999-08-10 Gordon; Thomas A. Ball placement method and apparatus for forming a ball grid array
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US6179935B1 (en) 1997-04-16 2001-01-30 Fuji Electric Co., Ltd. Solder alloys
BR9807975A (pt) * 1997-04-22 2000-03-08 Ecosolder International Pty Lt Composição de solda, solda, utilização de uma solda, método de união de dois ou mais componentes e componente eletrônico ou placa de circuito impresso
JP3074649B1 (ja) * 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706574B1 (ko) * 2005-06-29 2007-04-13 삼성전자주식회사 무연 솔더볼을 갖는 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
TW533565B (en) 2003-05-21
CN1491433A (zh) 2004-04-21
JP2004526309A (ja) 2004-08-26
EP1360717A1 (en) 2003-11-12
KR100602328B1 (ko) 2006-07-14
US6784086B2 (en) 2004-08-31
US20020149113A1 (en) 2002-10-17
JP3689407B2 (ja) 2005-08-31
CN1331204C (zh) 2007-08-08
MY127824A (en) 2006-12-29
WO2002063674A1 (en) 2002-08-15

Similar Documents

Publication Publication Date Title
KR100602328B1 (ko) 전자 구조체 및 그 형성 방법
US7145236B2 (en) Semiconductor device having solder bumps reliably reflow solderable
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
US5912505A (en) Semiconductor package and semiconductor device
Lin et al. Characterization of lead-free solders and under bump metallurgies for flip-chip package
KR101332532B1 (ko) 전자 장치의 제조 방법, 전자 부품 탑재용 기판 및 반도체 소자 탑재용 기판의 제조 방법
TWI505898B (zh) A bonding method, a bonding structure, and a method for manufacturing the same
KR100559611B1 (ko) 반도체장치, 반도체장치의 실장방법, 및 실장체와 그제조방법
US6917113B2 (en) Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
JP3925554B2 (ja) 鉛フリーはんだボール
US20230226648A1 (en) Method for step-soldering
JPWO2009110458A1 (ja) 鉛フリーはんだ接続構造体およびはんだボール
US7629246B2 (en) High strength solder joint formation method for wafer level packages and flip applications
JP4027534B2 (ja) 電子部品の実装方法
US7097090B2 (en) Solder ball
JP2005142497A (ja) 電子部品及び電子部品の実装方法
EP1249302A1 (en) Solder alloy, electronic member having solder ball and solder bump
JP7410444B1 (ja) 電子装置の製造方法および電子装置
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
JP2011198777A (ja) はんだ接合方法及びはんだ継手
JP2001232491A (ja) 半導体パッケージ及びはんだ接合
JP2008072024A (ja) 半導体装置の実装構造
WO1999003632A1 (en) A coating used for manufacturing and assembling electronic components
JP2005021929A (ja) はんだおよびはんだ接合構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee