KR20030071494A - 불휘발성 반도체 기억 장치 - Google Patents

불휘발성 반도체 기억 장치 Download PDF

Info

Publication number
KR20030071494A
KR20030071494A KR10-2003-0010249A KR20030010249A KR20030071494A KR 20030071494 A KR20030071494 A KR 20030071494A KR 20030010249 A KR20030010249 A KR 20030010249A KR 20030071494 A KR20030071494 A KR 20030071494A
Authority
KR
South Korea
Prior art keywords
cell
reference cell
dynamic reference
control circuit
current
Prior art date
Application number
KR10-2003-0010249A
Other languages
English (en)
Other versions
KR100958901B1 (ko
Inventor
다카하시사토시
야마시타미노루
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030071494A publication Critical patent/KR20030071494A/ko
Application granted granted Critical
Publication of KR100958901B1 publication Critical patent/KR100958901B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 2 개의 기준셀의 평균 전류를 기준 전류로 하는 구성의 불휘발성 반도체 기억 장치에 있어서 안정된 판독 마진을 제공하는 것을 목적으로 한다.
불휘발성 반도체 기억 장치는 메모리 셀과, 메모리 셀과 마찬가지로 재기록이 행해지는 다이나믹 기준셀과, 다이나믹 기준셀의 제1셀과 제2셀로부터 평균 기준 전류를 구하고, 평균 기준 전류와 판독 전류를 비교함으로써 판독 데이터를 판정하는 데이터 판정 제어 회로를 포함하며, 데이터 판정 제어 회로는 제1셀의 임계치에 따라서 제2셀을 프로그램하는 것을 특징으로 한다.

Description

불휘발성 반도체 기억 장치{NONVOLATILE SEMICONDUCTOR MEMORY DEVICE PROGRAMMING SECOND DYNAMIC REFERENCE CELL ACCORDING TO THRESHOLD VALUE OF FIRST DYNAMIC REFERENCE CELL}
본 발명은 일반적으로 불휘발성 반도체 기억 장치에 관한 것이며, 자세하게는 데이터 판독시에 기준셀을 이용하는 불휘발성 반도체 기억 장치에 관한 것이다.
일반적으로, 플래시 메모리 등의 불휘발성 반도체 기억 장치에 있어서는 어느 소정의 임계치로 설정된 기준셀의 전류를 기준 전류로 하여, 판독 동작시에 판독 메모리 셀의 드레인 전류와 기준 전류의 사이에서 비교를 행한다. 판독한 메모리 셀의 드레인 전류가 기준 전류보다도 큰지의 여부에 따라서 데이터 "1" 또는 "0"의 판정을 행한다.
플래시 메모리의 재기록 횟수가 증가하면 기록 전하가 손실되는 전하 손실(charge loss)이 발생하게 되어, 코어 회로의 메모리 셀의 임계치가 작아지는 경향이 있다. 이에 대하여, 재기록 동작이 통상 실행되지 않는 기준셀에 관해서는 임계치는 그대로이다. 이 때문에, 재기록 횟수가 증가하면 기준셀의 고정 임계치에서는 판독 마진을 충분히 확보할 수 없는 상태가 발생한다.
판독 마진을 충분히 확보하기 위해서 판독 기준셀로서 데이터 "1"과 "0"의 두 가지의 기준셀을 준비하여, 그 평균 전류를 기준 전류라고 하는 동시에, 메모리 셀과 마찬가지로 이들의 기준셀에 대하여도 재기록 동작을 실행하는 방법이 있다. 즉, 프로그램된 데이터 "0"의 기준셀 Ref0과 소거된 데이터 "1"의 기준셀 Ref1을 준비하여, 2 개의 기준 전류의 평균을 판독 기준 전류로서 이용한다.
이 방법의 경우, Ref0은 어느 소정의 임계치로 설정된 프로그램 검증용 기준셀 PrRef를 이용하여, 메모리 셀과 마찬가지로 프로그램된다. 이 때의 프로그램 검증에 있어서는, 프로그램 검증용 기준셀 PrRef와 기록 대상의 셀을 비교하여 기록 대상의 셀이 기준셀 PrRef 이상의 임계치에 도달한 시점에서 기록이 종료된다. 따라서, 이와 같이 프로그램되는 기준셀 Ref0의 임계치는 하한이 설정되어 있을 뿐이며, 실제로 어느 임계치로 설정되어 있는지는 알 수 없다. 또한 기준셀 Ref1도 마찬가지로 상한이 설정되어 있을 뿐이며, 실제로 어느 임계치로 되어 있는지는 알 수 없다.
이와 같이 기준셀의 임계치는 그 기록·소거 특성에 의존하여 어느 정도의 범위를 갖은 확률 분포를 갖는다.
2 개의 기준셀의 평균인 가상적인 판독 기준셀의 임계치의 분포는 판독 마진에 큰 영향을 준다. 가상적인 판독 기준셀의 임계치가 높은 경우 메모리 셀의 데이터 "0"과의 임계치 차가 작아지고, "0"측의 마진이 작아진다. 역으로, 가상적인 판독 기준셀의 임계치가 낮은 경우 메모리 셀의 데이터 "1"과의 임계치 차가 작아지고, "1"측의 마진이 작아진다.
이와 같이, 2 개의 기준셀의 평균 전류를 기준 전류로 하는 경우 기준셀의 기록·소거의 특성에 의존하여 기준셀의 임계치에 변동이 존재하기 때문에 평균인 기준 전류에도 변동이 발생하여 판독 마진이 불안정해지게 된다.
이상을 감안하여 본 발명은 2 개의 기준셀의 평균 전류를 기준 전류로 하는구성의 불휘발성 반도체 기억 장치에 있어서, 안정된 판독 마진을 제공하는 것을 목적으로 한다.
도 1은 본 발명을 적용하는 불휘발성 반도체 기억 장치의 구성을 도시하는 도면.
도 2는 데이터 판독 동작에 관련되는 회로 구성을 도시하는 도면.
도 3은 본 발명의 제1 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도.
도 4는 도 3의 흐름도에 의한 다이나믹 기준셀 설정을 설명하기 위한 도면.
도 5는 제1 실시예의 기준셀 설정 동작을 실행하는 회로 구성을 도시하는 도면.
도 6은 본 발명의 제2 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도.
도 7은 본 발명의 제3 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도.
도 8은 본 발명의 제4 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도.
도 9는 본 발명의 제5 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도.
도 10은 본 발명의 제6 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도.
도 11은 제6 실시예의 기준셀 설정 동작을 실행하는 회로 구성을 도시하는 도면.
도 12는 본 발명의 제7 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
10: 불휘발성 반도체 기억 장치
11: 제어 회로
12: 입출력 버퍼
13: 어드레스 래치
14: X 디코더
15: Y 디코더
16: 셀 어레이
17: 데이터 판정 제어 회로
18: 기록 회로
19: 소거 회로
20: 칩 인에이블/출력 인에이블 회로
본 발명에 의한 불휘발성 반도체 기억 장치는 메모리 셀과, 상기 메모리 셀과 같이 재기록이 행해지는 다이나믹 기준셀과, 상기 다이나믹 기준셀의 제1셀과 제2셀로부터 평균 기준 전류를 구하고, 상기 평균 기준 전류와 판독 전류를 비교함으로써 판독 데이터를 판정하는 데이터 판정 제어 회로를 포함하며, 상기 데이터 판정 제어 회로는 제1셀의 임계치에 따라서 상기 제2셀을 프로그램하는 것을 특징으로 한다.
상기 불휘발성 반도체 기억 장치에 있어서는 데이터 판정 제어 회로는 제1셀의 임계치에 따라서 상기 제2셀을 프로그램한다. 따라서, 제1셀의 임계치가 작을 때에는 상기 제2셀의 임계치가 커지도록 상기 제2셀을 프로그램하는 것이 가능해지며, 2 개의 기준셀의 평균 전류를 기준 전류로 하는 구성의 불휘발성 반도체 기억 장치에 있어서 안정된 판독 마진을 제공할 수 있다.
이하에, 본 발명의 실시예를 첨부의 도면을 이용하여 상세히 설명한다.
도 1은 본 발명을 적용하는 불휘발성 반도체 기억 장치의 구성을 도시하는 도면이다.
도 1의 불휘발성 반도체 기억 장치(10)는 제어 회로(11), 입출력 버퍼(12), 어드레스 래치(13), X 디코더(14), Y 디코더(15), 셀 어레이(16), 데이터 판정 제어 회로(17), 기록 회로(18), 소거 회로(19) 및 칩 인에이블/출력 인에이블회로(20)를 포함한다.
제어 회로(11)는 제어 신호를 외부로부터 수신하여, 제어 신호에 기초하여 상태 기계(state machine)로서 동작하며, 불휘발성 반도체 기억 장치(10)의 각 부(部)의 동작을 제어한다.
입출력 버퍼(12)는 외부로부터 데이터를 수신하여, 이 데이터를 데이터 판정 제어 회로(17)에 공급한다. 어드레스 래치(13)는 외부로부터 공급되는 어드레스 신호를 수신하여 래치하는 동시에, 이 어드레스 신호를 X 디코더(14) 및 Y 디코더(15)에 공급한다. X 디코더(14)는 어드레스 래치(13)로부터 공급된 어드레스를 디코드하며, 셀 어레이(16)에 설치된 워드선을 디코드 결과에 따라서 활성화시킨다. Y 디코더(15)는 어드레스 래치(13)로부터 공급된 어드레스를 디코드하며, 디코드 어드레스 신호에 기초하여 셀 어레이(16)의 비트선의 데이터를 선택적으로 판독하고 데이터 판정 제어 회로(17)에 공급한다.
셀 어레이(16)는 메모리 셀 트랜지스터의 배열, 워드선 및 비트선 등을 포함하며, 각 메모리 셀 트랜지스터에 데이터를 기억한다. 데이터 판독시에는 활성화 워드선에서 지정되는 메모리 셀로부터의 데이터가 비트선에 판독된다. 프로그램 또는 소거시에는 워드선 및 비트선을 각각의 동작에 따른 적당한 전위로 설정함으로써 메모리 셀에 대한 전하 주입 또는 전하 추출의 동작을 실행한다.
데이터 판정 제어 회로(17)는 Y 디코더(15) 및 X 디코더(14)에 의해서 지정되고 셀 어레이(16)로부터 공급되는 데이터의 전류를 2 개의 기준셀의 전류의 평균인 기준 전류와 비교함으로써 데이터가 0인지 1인지의 판정을 행한다. 판정 결과는판독 데이터로서 입출력 버퍼(12)에 공급된다. 또한, 프로그램 동작 및 소거 동작에 따르는 검증 동작은 Y 디코더(15) 및 X 디코더(14)에 의해서 지정되고 셀 어레이(16)로부터 공급된 데이터의 전류를 프로그램 검증용 및 소거 검증용 기준셀이 나타내는 기준 전류와 비교함으로써 행해진다.
본 발명에 있어서는, 판독 데이터 판정용의 기준셀은 셀 어레이(16) 내부에 설치되며, 메모리 셀과 마찬가지로 재기록 동작의 대상인 다이나믹 기준셀로서 제공된다. 또한, 프로그램 검증용 및 소거 검증용 기준셀은 셀 어레이(16) 외부, 예컨대 데이터 판정 제어 회로(17) 내에 설치되며, 고정의 임계치를 갖는 기준셀이다.
기록 회로(18)는 제어 회로(11)의 제어하에 데이터 판정 제어 회로(17)에 입출력 버퍼(12)로부터 공급되는 기록 데이터에 기초하여 어드레스 래치(13), X 디코더(14) 및 Y 디코더(15)를 구동하고 셀 어레이(16)에 대한 데이터 기록 동작을 실행한다. 소거 회로(19)는 소거 동작시에 워드선 및 비트선에 인가되는 전위를 생성하고 셀 어레이(16)에 대한 섹터 단위의 소거 동작을 실행한다.
칩 인에이블/출력 인에이블 회로(20)는 장치 외부로부터 제어 신호로서 칩 인에이블 신호(/CE) 및 출력 허가 신호(/OE)를 수신하며, 입출력 버퍼(12) 및 셀 어레이(16)의 동작/비동작을 제어한다.
도 2는 데이터 판독 동작에 관련되는 회로 구성을 도시하는 도면이다.
도 2의 회로는 데이터 래치(31), 센스 앰프(S/A)(32), 코어용 종속 회로(33), 기준셀 A용 종속 회로(34) 및 기준셀 B용 종속 회로(35)를 포함하며, 이들 회로에 의해 셀 어레이(16)로부터 판독되는 데이터의 레벨을 판정한다. 이들 회로는 도 1의 데이터 판정 제어 회로(17)에 해당한다.
셀 어레이(16)는 메모리 셀을 저장하는 코어 셀 영역(16A)과 다이나믹 기준셀을 저장하는 다이나믹 기준셀 영역(16B)을 포함한다. 코어 셀 영역(16A)으로부터 판독되는 데이터는 코어용 종속 회로(33)에 의해 전류 신호로부터 전압 신호로 변환되어 센스 앰프(32)에 공급된다. 또한, 다이나믹 기준셀 영역(16B)의 기준셀 A로부터 판독되는 기준 레벨은 기준셀 A용 종속 회로(34)에 의해 전류 신호로부터 전압 신호로 변환된다. 또한, 다이나믹 기준셀 영역(16B)의 기준셀 B로부터 판독되는 기준 레벨은 기준셀 B용 종속 회로(35)에 의해 전류 신호로부터 전압 신호로 변환된다. 기준셀 A용 종속 회로(34)의 출력과 기준셀 B용 종속 회로(35)의 출력은 결합되고 평균화되어 센스 앰프(32)에 공급된다. 센스 앰프(32)에서는 데이터의 전압 레벨과 기준의 전압 레벨을 비교함으로써 데이터가 "1" 또는 "0"인지에 대하여 판정을 행한다. 판정된 데이터는 데이터 래치(31)에 공급된다.
도 3은 본 발명의 제1 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도이다. 또한, 도 4는 도 3의 흐름도에 의한 다이나믹 기준셀 설정을 설명하기 위한 도면이다.
제1 실시예에서는 복수의 프로그램 검증용 기준셀 및 복수의 소거 검증용 기준셀을 이용함으로써 판독용 다이나믹 기준셀의 임계치를 설정한다. 도 4에 도시된 바와 같이, 제1 실시예에서 이용하는 복수의 프로그램 검증용 기준셀 PGV1 내지 PGV3은 그 임계치에 PGV1<PGV2<PGV3의 관계가 있으며, 또한 복수의 소거 검증용 기준셀 ERV1 내지 ERV3은 그 임계치에 ERV1>ERV2>ERV3의 관계가 있다. 여기서, 소거 검증용 기준셀 ERV1이 코어 셀 영역의 메모리 셀을 소거할 때의 검증용 기준이며, 프로그램 검증용 기준셀 PGV2가 코어 셀 영역의 메모리 셀을 프로그램할 때의 검증용 기준이다.
최초에, 소거 검증용 기준셀 ERV1을 이용하여 코어 셀 영역의 메모리 셀과 마찬가지로, 다이나믹 기준셀을 소거한다.
도 3의 단계 ST1에서 소거 검증용 기준셀 ERV2를 사용 기준셀로서 설정한다. 단계 ST2에서, 설정된 소거 검증용 기준셀 ERV2의 임계치로 "1"측의 다이나믹 기준셀을 검증한다. 즉, 데이터 판정한다.
데이터가 "1"이라고 판정되는 경우에는 단계 ST3에서 소거 검증용 기준셀 ERV3을 사용 기준셀로서 설정한다. 단계 ST4에서, 설정된 소거 검증용 기준셀 ERV3의 임계치로 "1"측의 다이나믹 기준셀을 검증한다. 즉, 데이터 판정한다. 데이터가 "1"이라고 판정되는 경우에는 "1"측의 다이나믹 기준셀의 임계치가 가장 작은 ERV3의 임계치보다 작아지게 된다. 따라서, 이 경우, 단계 ST5에서 가장 큰 임계치를 갖는 프로그램 검증용 기준셀 PGV3을 사용 기준셀로서 설정한다.
또한, 단계 ST2에서 데이터가 "0"이라고 판정되는 경우에는 "1"측의 다이나믹 기준셀의 임계치가 가장 큰 ERV1의 임계치와 중간의 ERV2의 임계치와의 사이에 있게 된다. 따라서, 이 경우, 단계 ST6에서 가장 작은 임계치를 갖는 프로그램 검증용 기준셀 PGV1을 사용 기준셀로서 설정한다.
또한, 단계 ST4에서 데이터가 "0"이라고 판정되는 경우에는 "1"측의 다이나믹 기준셀의 임계치가 중간의 ERV2의 임계치와 가장 작은 ERV3의 임계치와의 사이에 있게 된다. 따라서, 이 경우, 단계 ST7에서 중간의 임계치를 갖는 프로그램 검증용 기준셀 PGV2를 사용 기준셀로서 설정한다.
최후로 단계 ST8에서, 설정된 프로그램 검증용 기준셀을 사용하여 "0"측의 다이나믹 기준셀을 프로그램한다.
이와 같이 상기 실시예에 있어서는, 복수의 소거 검증용 기준셀을 비교 대상으로서 이용함으로써, 소거된 "1"측의 다이나믹 기준셀의 임계치 레벨을 판단하며, 구해진 임계치의 레벨에 따라서 "0"측의 다이나믹 기준셀을 프로그램한다. 따라서, "1"측의 다이나믹 기준셀의 임계치가 작을 때에는 "0"측의 다이나믹 기준셀의 임계치를 크게 함으로써 평균 기준 전류가 소정의 값으로 안정되도록 다이나믹 기준셀을 설정하는 것이 가능해진다.
도 5는 제1 실시예의 기준셀 설정 동작을 실행하는 회로 구성을 도시하는 도면이다.
도 5의 회로는 센스 앰프(41), 소거 검증용 기준셀(42-1∼42-3), 기준셀 선택 회로(43), 기준셀 선택 회로(44), 프로그램 검증용 기준셀(45-1∼45-3) 및 센스 앰프(46)를 포함하며, 다이나믹 기준셀 영역(16B)에 대한 기준셀의 임계치 설정 동작을 실행한다.
센스 앰프(41)는 다이나믹 기준셀 영역(16B)으로부터 판독되는 "1"측의 다이나믹 기준셀의 전류를 기준셀 선택 회로(43)가 선택하는 소거 검증용 기준셀(42-1∼42-3) 중 하나로부터의 기준 전류와 비교한다. 이 비교 동작은 도 3의 흐름도의단계 ST1로부터 단계 ST4에 해당한다.
센스 앰프(41)로부터의 판정 결과와 현재의 선택 상태에 따라서, 기준셀 선택 회로(43)는 기준셀 선택 회로(44)에 선택하여야 할 프로그램 검증용 기준셀을 통지한다. 이에 따라서, 기준셀 선택 회로(44)는 프로그램 검증용 기준셀(45-1∼45-3) 중 하나를 선택한다. 이 선택 동작은 도 3의 흐름도의 단계 ST5로부터 단계 ST7에 해당한다.
센스 앰프(46)는 선택된 프로그램 검증용 기준셀로부터의 기준 전류에 기초하여, 다이나믹 기준셀 영역(16B)으로부터 판독된 "0"측의 다이나믹 기준셀을 검증한다. 이 검증 결과에 기초하여, 기록 제어 회로(47)가 다이나믹 기준셀 영역(16B)의 "0"측의 다이나믹 기준셀을 프로그램한다.
이와 같이 하여, 복수의 소거 검증용 기준셀을 비교 대상으로서 이용함으로써, 소거된 "1"측의 다이나믹 기준셀의 임계치 레벨을 판단한다. 또한, 구해진 임계치의 레벨에 따라서 복수의 프로그램 검증용 기준셀 중 하나를 선택하고, 선택된 프로그램용의 임계치를 이용하여 "0"측의 다이나믹 기준셀을 프로그램한다.
이하에, 본 발명의 다른 실시예를 설명한다. 상기한 제1 실시예는 폴리실리콘을 부동 게이트(floating gate)로 하는 통상의 플래시 메모리를 대상으로 하는 것이다. 이에 대하여, 이하에 기재된 실시예는 질화막 등으로 이루어지는 트랩층에 전하를 축적함으로써 하나의 메모리 셀에 대하여 2 비트의 정보를 저장가능한 타입의 플래시 메모리를 대상으로 한다.
이 타입의 플래시 메모리에서는 제어 게이트와 기판과의 사이에 산화막-질화막-산화막으로 구성되는 막이 형성되며, 질화막에 전하를 트랩시켜 임계치를 변화시킴으로써 데이터의 "0"과 "1"을 구별한다. 이 경우, 질화막 등의 트랩층은 절연막이기 때문에 전하는 이동하지 않는다. 따라서, 트랩층의 양단에 독립적으로 전하를 축적함으로써 1 셀당 2 비트의 정보를 저장하는 것이 실현 가능해진다. 2 비트의 정보는 판독 동작에 있어서 드레인과 소스를 교환함으로써 각각 따로따로 판독할 수 있다.
메모리 셀로의 기록은 채널 핫 일렉트론(channel hot electron)에 의한 전자 주입에 의해 행해진다. 예컨대, 게이트 전극에 약 9 V, 드레인에 약 5 V, 소스 및 기판에 0 V를 인가하며, 채널에서 발생하는 핫 일렉트론을 질화막에 트랩시킨다. 이 때, 핫 일렉트론은 질화막 내에서 드레인에 가까운 쪽에 주입된다. 소거 동작은 핫 홀 인젝션(hot hole injection)에 의한 홀 주입에 의해 행해진다. 즉, 예컨대 게이트 전극에 약 16 V 및 드레인에 약 6 V를 인가함으로써 드레인으로부터 기판으로 흐르는 밴드간 터널 전류에 의해 발생하는 홀을 질화막에 주입하여, 전하를 중화시켜 소거한다. 하나의 셀에 대하여 2 비트분의 전하가 주입되는 경우에는 소스에도 드레인과 동일한 전압을 인가함으로써 소거 동작을 실행할 수 있다. 판독 동작은 기록시와 드레인을 역으로 하는 리버스 리드(reverse lead)에 의해 실행된다. 즉, 기록시에 약 5 V를 인가한 확산층은 역측의 확산층을 드레인으로 하고, 게이트 전극에 약 5 V, 드레인에 1.5 V, 소스와 기판에 0 V를 인가한다. 질화막 중의 소스에 가까운 쪽에 전하가 축적되어 있는 경우 트랩 전하에 의해 채널이 형성되지 않아 전류가 흐르지 않는다. 이에 따라 데이터 "0"을 판독하는 것이 가능해진다.
이와 같이 1 셀에 2 비트 저장가능한 플래시 메모리에서는 2 비트 중의 1 비트를 판독하는 경우, 판독 선택한 측이 아닌 비트의 상태에 따라 임계치가 변화된다. 즉, 판독 선택한 측과 반대측이 프로그램 상태인 경우에는 이 프로그램된 트랩 전하의 영향으로 임계치가 비교적 커지며, 또한 판독 선택한 측과 반대측이 소거 상태인 경우에는 이 소거 상태에 의해 트랩 전하가 존재하지 않아 임계치가 비교적 작아진다.
따라서, 이러한 플래시 메모리에 있어서는 판독 선택한 측과 반대측의 상태를 고려하여 임계치 설정을 실행해야 한다. 기준용으로 판독 선택한 측은 반대측의 상태에 따라서, 이하 4 개의 경우를 생각할 수 있다.
1. "1"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있지 않은 동시에, "0"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있지 않은 상태
2. "1"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있는 동시에, "0"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있지 않은 상태
3. "1"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있지 않은 동시에, "0"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있는 상태
4. "1"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있는 동시에, "0"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있는 상태
여기서 상기한 제1 경우에는 도 3과 동일한 흐름도로 임계치 설정을 실행할 수 있다.
도 6은 본 발명의 제2 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도이다. 이 제2 실시예는 상기한 제2 경우, 즉 "1"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있는 동시에 "0"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있지 않은 상태에 대응한다.
우선 초기 상태로서는 다이나믹 기준셀의 각각은 양쪽의 비트가 소거된 "1"의 상태로 설정되어 있다.
도 6의 단계 ST1에서 프로그램 검증용 기준셀 PGV2를 사용 기준셀로서 설정한다. 단계 ST2에서, 설정된 프로그램 검증용 기준셀을 사용하여 "1"측의 다이나믹 기준셀에 있어서 기준용으로 선택하는 것과는 반대측을 프로그램한다.
이하의 단계 ST3 내지 단계 ST10은 도 3의 흐름도의 단계 ST1 내지 단계 ST8과 기본적으로 동일하다. 이 순서에 의해서, "1"측의 다이나믹 기준셀의 선택측에 대한 임계치를 판정하여 "0"측의 다이나믹 기준셀의 선택측을 프로그램한다.
이와 같이 본 발명의 제2 실시예에 있어서는, "1"측의 다이나믹 기준셀에 있어서 반대측을 프로그램하여 전하를 축적해 둔다. 이 상태에서, "1"측의 다이나믹 기준셀의 선택측에 대한 임계치를 판정하여 "0"측의 다이나믹 기준셀의 선택측을 프로그램한다.
도 7은 본 발명의 제3 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도이다. 이 제3 실시예는 상기한 제2 경우, 즉 "1"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있는 동시에 "0"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있지 않은 상태에 대응한다.
우선 초기 상태로서는, 다이나믹 기준셀의 각각은 양쪽의 비트가 소거된 "1"의 상태로 설정되어 있다.
도 7의 단계 ST1에서 프로그램 검증용 기준셀 PGV2를 사용 기준셀로서 설정한다. 단계 ST2에서, 설정된 프로그램 검증용 기준셀을 사용하여 "0"측의 다이나믹 기준셀에 있어서 기준용으로 선택하는 측을 프로그램한다.
단계 ST3에서 프로그램 검증용 기준셀 PGV3을 사용 기준셀로서 설정한다. 단계 ST4에서, 설정된 프로그램 검증용 기준셀 PGV3의 임계치로 "0"측의 다이나믹 기준셀의 선택측을 검증한다. 즉, 데이터 판정한다.
데이터가 "1"이라고 판정되는 경우에는 단계 ST5에서 프로그램 검증용 기준셀 PGV2를 사용 기준셀로서 설정한다. 단계 ST6에서 설정된 프로그램 검증용 기준셀 PGV2의 임계치로 "0"측의 다이나믹 기준셀의 선택측을 검증한다. 즉, 데이터 판정한다. 데이터가 "1"이라고 판정되는 경우에는 단계 ST7에서 가장 큰 임계치를 갖는 프로그램 검증용 기준셀 PGV3을 사용 기준셀로서 설정한다.
또한, 단계 ST4에서 데이터가 "0"이라고 판정되는 경우에는 단계 ST8에서 가장 작은 임계치를 갖는 프로그램 검증용 기준셀 PGV1을 사용 기준셀로서 설정한다.
또한, 단계 ST6에서 데이터가 "0"이라고 판정되는 경우에는 단계 ST9에서 중간의 임계치를 갖는 프로그램 검증용 기준셀 PGV2를 사용 기준셀로서 설정한다.
최후로 단계 ST10에서, 설정된 프로그램 검증용 기준셀을 사용하여 "1"측의 다이나믹 기준셀의 기준용 판독 측과는 반대측을 프로그램한다.
이와 같이 상기 실시예에 있어서는, 복수의 프로그램 검증용 기준셀을 비교대상으로 하여 이용함으로써 "0"측의 다이나믹 기준셀의 임계치 레벨을 판단하고, 구해진 임계치의 레벨에 따라서 "1"측의 다이나믹 기준셀의 선택측과는 반대측을 프로그램한다. 따라서, "0"측의 다이나믹 기준셀의 임계치가 작을 때(예컨대, PGV1과 PGV2 사이인 경우)에는 "1"측의 다이나믹 기준셀의 선택측과는 반대측을 강하게(예컨대 PGV3을 이용하여) 프로그램함으로써, "1"측의 다이나믹 기준셀의 선택측의 임계치를 크게 할 수 있다. 이에 따라, 평균 기준 전류가 소정의 값으로 안정되도록 다이나믹 기준셀을 설정하는 것이 가능해진다.
도 8은 본 발명의 제4 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도이다. 이 제4 실시예는 전술한 경우의 분류 중 제3 경우, 즉 "1"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있지 않은 동시에, "0"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있는 상태의 경우에 해당한다.
우선 초기 상태로서는, 다이나믹 기준셀의 각각은 양쪽의 비트가 소거된 "1"의 상태로 설정되어 있다.
도 8의 단계 ST1에서 프로그램 검증용 기준셀 PGV1을 사용 기준셀로서 설정한다. 단계 ST2에서, 설정된 프로그램 검증용 기준셀을 사용하여 "0"측의 다이나믹 기준셀에 있어서 기준용으로 선택하는 것과는 반대측을 프로그램한다.
이하의 단계 ST3 내지 단계 ST10은 도 3의 흐름도의 단계 ST1 내지 단계 ST8과 기본적으로 동일하다. 이 순서에 의해서, "1"측의 다이나믹 기준셀의 선택측에 대한 임계치를 판정하여 "0"측의 다이나믹 기준셀의 선택측을 프로그램한다.
이와 같이 본 발명의 제4 실시예에 있어서는, "0"측의 다이나믹 기준셀에 있어서 반대측을 프로그램하여 전하를 축적해 둔다. 이 상태에서, "1"측의 다이나믹 기준셀의 선택측에 대한 임계치를 판정하여 "0"측의 다이나믹 기준셀의 선택측을 프로그램한다.
도 9는 본 발명의 제5 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도이다. 이 제5 실시예는 전술한 경우의 분류 중 제4 경우, 즉 "1"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있는 동시에, "0"측의 다이나믹 기준셀에 있어서 반대측이 전하를 축적하고 있는 상태의 경우에 해당한다.
우선 초기 상태로서는, 다이나믹 기준셀의 각각은 양쪽의 비트가 소거된 "1"의 상태로 설정되어 있다.
도 8의 단계 ST1에서 프로그램 검증용 기준셀 PGV2를 사용 기준셀로서 설정한다. 단계 ST2에서, 설정된 프로그램 검증용 기준셀을 사용하여 "1"측의 다이나믹 기준셀에 있어서 기준용으로 선택하는 것과는 반대측을 프로그램한다. 단계 ST3에서, 또한 "0"측의 다이나믹 기준셀에 있어서 기준용으로 선택하는 것과는 반대측을 프로그램한다.
이하의 단계 ST4 내지 단계 ST11은 도 3의 흐름도의 단계 ST1 내지 단계 ST8과 기본적으로 동일하다. 이 순서에 의해서, "1"측의 다이나믹 기준셀의 선택측에 대한 임계치를 판정하여 "0"측의 다이나믹 기준셀의 선택측을 프로그램한다.
이와 같이 본 발명의 제5 실시예에 있어서는, "0"측 및 "1"측의 다이나믹 기준셀에 있어서 반대측을 프로그램하여 전하를 축적해 둔다. 이 상태에서, "1"측의 다이나믹 기준셀의 선택측에 대한 임계치를 판정하여 "0"측의 다이나믹 기준셀의선택측을 프로그램한다.
제2 내지 제5 실시예는 상기 설명으로부터 명백한 바와 같이, 기본적으로 제1 실시예와 동일한 처리 순서이며, 도 5의 회로 구성과 동일한 회로 구성 또는 간단한 변형을 행한 회로 구성에 의해서 실현할 수 있다.
도 10은 본 발명의 제6 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도이다. 이 제6 실시예는 질화막을 이용한 1 셀에 2 비트 저장가능한 플래시 메모리를 대상으로 하며, 전술한 실시예와는 상이하게 단일 기준셀로 임계치를 설정할 수 있는 방법에 관한 것이다.
우선 초기 상태로서는, 다이나믹 기준셀의 각각은 양쪽의 비트가 소거된 "1"의 상태로 설정되어 있다.
단계 ST1에서 프로그램 검증용 기준셀 PGV를 사용 기준셀로서 설정한다. 단계 ST2에서, 설정된 프로그램 검증용 기준셀을 사용하여 "0"측의 다이나믹 기준셀 A에 있어서 기준용으로 선택하는 측을 검증한다. 이 결과에 기초하여, 단계 ST5에서 "0"측의 다이나믹 기준셀 A의 선택측을 프로그램한다. 이에 따라, "0"측의 다이나믹 기준셀 A에 저장되는 데이터는 "01"이 된다. 제1 비트는 선택측의 데이터를 나타내고, 제2 비트는 반대측의 데이터를 나타낸다.
단계 ST3에서 판독용 기준셀 READ를 사용 기준셀로서 설정한다. 단계 ST4에서, 설정된 판독용 기준셀을 사용하여 "0"측의 다이나믹 기준셀 A의 선택측과 "1"측의 다이나믹 기준셀 B의 선택측과의 평균 임계치(평균 전류)를 검증한다. 이 결과에 기초하여, 단계 ST6에서 "1"측의 다이나믹 기준셀 B의 선택측과는 반대측을프로그램한다. 이에 따라, "1"측의 다이나믹 기준셀 B에 저장되는 데이터는 "10"이 된다.
이와 같이 본 실시예에서는 "0"측의 다이나믹 기준셀 A의 선택측과 "1"측의 다이나믹 기준셀 B의 선택측과의 평균 임계치가 판독 임계치 근방에 오도록 다이나믹 기준셀에 대한 임계치 설정을 행한다. 따라서, 평균 기준 전류가 소정의 값으로 안정되도록 다이나믹 기준셀을 설정하는 것이 가능해진다.
상기 설명에서는 우선 "0"측의 다이나믹 기준셀 A의 선택측을 프로그램하고, 이 후 "1"측의 다이나믹 기준셀 B의 선택측과는 반대측을 프로그램하였다. 이것과는 역으로, "1"측을 최초에 프로그램하고, 이 후 "0"측을 프로그램하도록 구성하더라도 동일한 효과를 얻을 수 있다. 또한, 1 셀에 1 비트인 플래시 메모리에 있어서도 마찬가지로, "0"측의 다이나믹 기준셀과 "1"측의 다이나믹 기준셀과의 평균 임계치가 판독 임계치 근방에 오도록 "0"측의 다이나믹 기준셀에 대한 임계치 설정을 행할 수 있다.
도 11은 제6 실시예의 기준셀 설정 동작을 실행하는 회로 구성을 도시하는 도면이다.
도 11의 회로는 센스 앰프(51 및 52), 프로그램 검증용 기준셀(PGV)(53), 판독용 기준셀(READ)(54) 및 기록 제어 회로(55)를 포함한다. 센스 앰프(51)는 다이나믹 기준셀 영역(16B)으로부터 "0"측의 다이나믹 기준셀 A를 판독하고, 프로그램 검증용 기준셀(53)을 이용하여 검증한다. 이 결과에 기초하여, 기록 제어 회로(55)가 "0"측의 다이나믹 기준셀 A를 프로그램한다. 이 동작이 도 10의 흐름도의 단계ST1, ST2 및 ST5에 대응한다.
이 후, 센스 앰프(52)는 다이나믹 기준셀 영역(16B)으로부터 "1"측 및 "0"측의 다이나믹 기준셀 A 및 B를 판독하며, 이들의 평균 전류를 판독용 기준셀(54)에 기초하여 검증한다. 이 결과에 기초하여, 기록 제어 회로(55)가 "1"측의 다이나믹 기준셀 B에 있어서 선택측과는 반대측을 프로그램한다. 이 동작이 도 10의 흐름도의 단계 ST3, ST4, 및 ST6에 대응한다.
이와 같이 도 11의 회로 구성에 의해서 평균 기준 전류가 소정의 값으로 안정되도록 다이나믹 기준셀을 설정하는 것이 가능해진다.
도 12는 본 발명의 제7 실시예에 의한 다이나믹 기준셀 설정의 방법을 도시하는 흐름도이다. 이 제7 실시예는 질화막을 이용한 1 셀에 2 비트 저장가능한 플래시 메모리를 대상으로 하며, 단일 기준셀로 임계치를 설정할 수 있는 방법에 관한 것이다.
우선 초기 상태로서는, 다이나믹 기준셀의 각각은 양쪽의 비트가 소거된 "1"의 상태로 설정되어 있다.
단계 ST1에서 프로그램 검증용 기준셀 PGV 및 판독용 기준셀 READ를 사용 기준셀로서 설정한다. 단계 ST2에서, 설정된 프로그램 검증용 기준셀을 사용하여 "0"측의 다이나믹 기준셀 A에 있어서 기준용으로 선택하는 측을 검증한다. 이 결과에 기초하여, 단계 ST5에서 "0"측의 다이나믹 기준셀 A의 선택측을 프로그램한다. 이에 따라, "0"측의 다이나믹 기준셀 A에 저장되는 데이터는 "01"이 된다. 제1 비트는 선택측의 데이터를 나타내고, 제2 비트는 반대측의 데이터를 나타낸다.
단계 ST3에서, 단계 ST1에서 설정되어 있는 판독용 기준셀을 사용하여 "0"측의 다이나믹 기준셀 A의 선택측과 "1"측의 다이나믹 기준셀 B의 선택측과는 반대측의 평균 임계치(평균 전류)를 검증한다. 이 결과에 기초하여, 단계 ST6에서 "1"측의 다이나믹 기준셀 B의 선택측과는 반대측을 프로그램한다. 이에 따라, "1"측의 다이나믹 기준셀 B에 저장되는 데이터는 "10"이 된다.
이와 같이 이 제7 실시예에서는 "0"측의 다이나믹 기준셀 A의 선택측과 "1"측의 다이나믹 기준셀 B의 선택측과는 반대측의 평균 임계치가 프로그램용 기준셀의 임계치 근방에 오도록 다이나믹 기준셀에 대한 임계치 설정을 행한다. 따라서, "0"측의 다이나믹 기준셀 A의 선택측의 임계치가 클수록 "1"측의 다이나믹 기준셀 B의 선택측과는 반대측의 전하 주입량은 작아지며, "1"측의 다이나믹 기준셀 B의 선택측의 임계치는 작아진다. 이에 따라, 평균 기준 전류가 소정의 값으로 안정되도록 다이나믹 기준셀을 설정하는 것이 가능해진다.
상기 설명에서는 우선 "0"측의 다이나믹 기준셀 A의 선택측을 프로그램하고, 이 후 "1"측의 다이나믹 기준셀 B의 선택측과는 반대측을 프로그램하였다. 이것과는 역으로, "1"측을 최초에 프로그램하고, 이 후 "0"측을 프로그램하도록 구성하더라도 동일한 효과를 얻을 수 있다.
이상, 본 발명을 실시예에 기초하여 설명했지만, 본 발명은 상기 실시예에 한정되는 것이 아니라, 특허청구범위에 기재된 범위 내에서 여러 가지 변형이 가능하다.
상기 불휘발성 반도체 기억 장치에 있어서는 데이터 판정 제어 회로는 제1셀의 임계치에 따라서 상기 제2셀을 프로그램한다. 따라서, 제1셀의 임계치가 작을 때에는 상기 제2셀의 임계치가 커지도록 상기 제2셀을 프로그램하는 것이 가능해지며, 2 개의 기준셀의 평균 전류를 기준 전류로 하는 구성의 불휘발성 반도체 기억 장치에 있어서 안정된 판독 마진을 제공할 수 있다.

Claims (10)

  1. 메모리 셀과;
    상기 메모리 셀과 마찬가지로 재기록이 행해지는 다이나믹 기준셀과;
    상기 다이나믹 기준셀의 제1셀과 제2셀로부터 평균 기준 전류를 구하고, 상기 평균 기준 전류와 판독 전류를 비교함으로써 판독 데이터를 판정하는 데이터 판정 제어 회로
    를 포함하며, 상기 데이터 판정 제어 회로는 상기 제1셀의 임계치에 따라서 상기 제2셀을 프로그램하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  2. 제1항에 있어서, 복수의 프로그램 검증용 기준셀을 더 포함하고, 상기 데이터 판정 제어 회로는 상기 제1셀의 임계치에 따라서 상기 복수의 프로그램 검증용 기준셀 중 하나를 선택하며, 상기 선택된 하나의 프로그램 검증용 기준셀을 이용하여 상기 제2셀을 프로그램하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  3. 제1항에 있어서, 복수의 소거 검증용 기준셀을 더 포함하고, 상기 데이터 판정 제어 회로는 상기 복수의 소거 검증용 기준셀을 이용하여 상기 제1셀의 임계치를 판정하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  4. 제1항에 있어서, 상기 메모리 셀은 질화막에 전하를 트랩함으로써 1 메모리셀당 2 비트의 정보를 저장하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  5. 제4항에 있어서, 복수의 소거 검증용 기준셀 및 복수의 프로그램 검증용 기준셀을 더 포함하고, 상기 데이터 판정 제어 회로는 상기 복수의 소거 검증용 기준셀을 이용하여 상기 제1셀의 임계치를 판정하며, 상기 임계치 판정 결과에 기초하여 상기 복수의 프로그램 검증용 기준셀의 하나를 선택하고, 상기 선택된 하나의 프로그램 검증용 기준셀을 이용하여 상기 제2셀을 프로그램하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  6. 제4항에 있어서, 복수의 프로그램 검증용 기준셀을 더 포함하고, 상기 데이터 판정 제어 회로는 상기 제1셀의 임계치에 따라서 상기 복수의 프로그램 검증용 기준셀의 하나를 선택하며, 상기 선택된 하나의 프로그램 검증용 기준셀을 이용하여 상기 제2셀의 기준용으로 선택되는 측과는 반대측을 프로그램하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  7. 제6항에 있어서, 상기 데이터 판정 제어 회로는 상기 복수의 프로그램 검증용 기준셀을 이용하여 상기 제1셀의 임계치를 판정하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  8. 제1항에 있어서, 상기 데이터 판정 제어 회로는 상기 제1셀과 상기 제2셀로부터 평균 기준 전류를 구하고, 상기 평균 기준 전류와 판독용 기준셀의 전류를 비교함으로써 상기 제2셀을 프로그램하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  9. 제8항에 있어서, 상기 메모리 셀은 질화막에 전하를 트랩함으로써 1 메모리 셀당 2 비트의 정보를 저장하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  10. 제1항에 있어서, 상기 메모리 셀은 질화막에 전하를 트랩함으로써 1 메모리 셀당 2 비트의 정보를 저장하고, 상기 데이터 판정 제어 회로는 상기 제1셀의 기준용으로 선택되는 측과 상기 제2셀의 기준용으로 선택되는 측과는 반대측으로부터 평균 기준 전류를 구하며, 상기 평균 기준 전류와 프로그램용 기준셀의 전류를 비교함으로써 상기 제1셀 또는 상기 제2셀을 프로그램하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
KR1020030010249A 2002-02-28 2003-02-19 불휘발성 반도체 기억 장치 KR100958901B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00053994 2002-02-28
JP2002053994A JP3796457B2 (ja) 2002-02-28 2002-02-28 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR20030071494A true KR20030071494A (ko) 2003-09-03
KR100958901B1 KR100958901B1 (ko) 2010-05-20

Family

ID=27750943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030010249A KR100958901B1 (ko) 2002-02-28 2003-02-19 불휘발성 반도체 기억 장치

Country Status (4)

Country Link
US (1) US6639849B2 (ko)
JP (1) JP3796457B2 (ko)
KR (1) KR100958901B1 (ko)
TW (1) TW583664B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116554B1 (ko) * 2006-05-15 2012-02-28 애플 인크. 멀티레벨 데이터 저장 셀용 관리 동작
US8630140B2 (en) 2010-07-29 2014-01-14 Samsung Electronics Co., Ltd. Non-volatile memory device having reference cells, and related method of setting reference current

Families Citing this family (199)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
KR100496858B1 (ko) * 2002-08-02 2005-06-22 삼성전자주식회사 비트라인 클램핑 전압에 상관없이 기준 셀로 일정 전류가흐르는 마그네틱 랜덤 억세스 메모리
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
JP4067956B2 (ja) * 2002-12-20 2008-03-26 スパンション エルエルシー 不揮発性メモリの制御方法及び不揮発性メモリ
US9117214B2 (en) 2002-12-24 2015-08-25 Vivaboxes International System for selecting and purchasing products from a predetermined manufacturer or retailer
BE1015266A6 (fr) * 2002-12-24 2004-12-07 Chorus Line G C V Systeme de selection et d'achat de produits a prix forfaitaire.
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US6735114B1 (en) * 2003-02-04 2004-05-11 Advanced Micro Devices, Inc. Method of improving dynamic reference tracking for flash memory unit
US6839279B2 (en) * 2003-06-06 2005-01-04 Fujitsu Limited Nonvolatile semiconductor memory device
US7324374B2 (en) * 2003-06-20 2008-01-29 Spansion Llc Memory with a core-based virtual ground and dynamic reference sensing scheme
EP1656677A1 (en) * 2003-08-13 2006-05-17 Koninklijke Philips Electronics N.V. Improved erase and read schemes for charge trapping non-volatile memories
WO2005094178A2 (en) 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
US7366025B2 (en) * 2004-06-10 2008-04-29 Saifun Semiconductors Ltd. Reduced power programming of non-volatile cells
KR100660534B1 (ko) 2004-12-09 2006-12-26 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 검증방법
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
US7262999B2 (en) * 2004-11-24 2007-08-28 Macronix International Co., Ltd. System and method for preventing read margin degradation for a memory array
US7242618B2 (en) * 2004-12-09 2007-07-10 Saifun Semiconductors Ltd. Method for reading non-volatile memory cells
US7220983B2 (en) * 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
US7257025B2 (en) * 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
ITMI20042473A1 (it) * 2004-12-23 2005-03-23 Atmel Corp Sistema per l'effettuazione di verifiche rapide durante la configurazione delle celle di riferimento flash
WO2006071402A1 (en) * 2004-12-23 2006-07-06 Atmel Corporation System for performing fast testing during flash reference cell setting
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7190621B2 (en) * 2005-06-03 2007-03-13 Infineon Technologies Ag Sensing scheme for a non-volatile semiconductor memory cell
US7259993B2 (en) * 2005-06-03 2007-08-21 Infineon Technologies Ag Reference scheme for a non-volatile semiconductor memory device
CN100466105C (zh) * 2005-06-14 2009-03-04 旺宏电子股份有限公司 氮化硅只读存储单元的位的读取方法
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US8237140B2 (en) * 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7598512B2 (en) * 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7238994B2 (en) * 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7514367B2 (en) * 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
JP2007035179A (ja) * 2005-07-28 2007-02-08 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US8116142B2 (en) * 2005-09-06 2012-02-14 Infineon Technologies Ag Method and circuit for erasing a non-volatile memory cell
US7289359B2 (en) * 2005-09-09 2007-10-30 Macronix International Co., Ltd. Systems and methods for using a single reference cell in a dual bit flash memory
US7397060B2 (en) * 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US7394088B2 (en) * 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) * 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
TWI318003B (en) 2005-11-21 2009-12-01 Macronix Int Co Ltd Air cell thermal isolation for a memory array formed of a programmable resistive material
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7829876B2 (en) * 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7449710B2 (en) * 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7599217B2 (en) * 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7521364B2 (en) 2005-12-02 2009-04-21 Macronix Internation Co., Ltd. Surface topology improvement method for plug surface areas
US7605079B2 (en) * 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) * 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
WO2007069321A1 (ja) * 2005-12-15 2007-06-21 Spansion Llc 不揮発性記憶装置、および不揮発性記憶装置の制御方法
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) * 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7825396B2 (en) * 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) * 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
KR100732631B1 (ko) * 2006-02-01 2007-06-27 삼성전자주식회사 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법
US7956358B2 (en) * 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7910907B2 (en) 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US7554144B2 (en) 2006-04-17 2009-06-30 Macronix International Co., Ltd. Memory device and manufacturing method
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US8129706B2 (en) * 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7471562B2 (en) * 2006-05-08 2008-12-30 Macronix International Co., Ltd. Method and apparatus for accessing nonvolatile memory with read error by changing read reference
US8077516B2 (en) * 2006-05-08 2011-12-13 Macronix International Co., Ltd. Method and apparatus for accessing memory with read error by changing comparison
US7773421B2 (en) * 2006-05-08 2010-08-10 Macronix International Co., Ltd. Method and apparatus for accessing memory with read error by changing comparison
US7608848B2 (en) * 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7820997B2 (en) * 2006-05-30 2010-10-26 Macronix International Co., Ltd. Resistor random access memory cell with reduced active area and reduced contact areas
US7732800B2 (en) * 2006-05-30 2010-06-08 Macronix International Co., Ltd. Resistor random access memory cell with L-shaped electrode
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7442603B2 (en) * 2006-08-16 2008-10-28 Macronix International Co., Ltd. Self-aligned structure and method for confining a melting point in a resistor random access memory
US7772581B2 (en) 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
US7504653B2 (en) * 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7510929B2 (en) * 2006-10-18 2009-03-31 Macronix International Co., Ltd. Method for making memory cell device
US7388771B2 (en) * 2006-10-24 2008-06-17 Macronix International Co., Ltd. Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
US7527985B2 (en) * 2006-10-24 2009-05-05 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US20080094885A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Bistable Resistance Random Access Memory Structures with Multiple Memory Layers and Multilevel Memory States
US8067762B2 (en) * 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
US7682868B2 (en) 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US7476587B2 (en) * 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7473576B2 (en) * 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US7697316B2 (en) * 2006-12-07 2010-04-13 Macronix International Co., Ltd. Multi-level cell resistance random access memory with metal oxides
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US8344347B2 (en) 2006-12-15 2013-01-01 Macronix International Co., Ltd. Multi-layer electrode structure
US7835183B2 (en) * 2006-12-18 2010-11-16 Spansion Llc Nonvolatile storage device and control method thereof
US7718989B2 (en) * 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7515461B2 (en) * 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US7433226B2 (en) 2007-01-09 2008-10-07 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7663135B2 (en) 2007-01-31 2010-02-16 Macronix International Co., Ltd. Memory cell having a side electrode contact
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7619311B2 (en) 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
JP2008192232A (ja) * 2007-02-05 2008-08-21 Spansion Llc 半導体装置およびその制御方法
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7483292B2 (en) * 2007-02-07 2009-01-27 Macronix International Co., Ltd. Memory cell with separate read and program paths
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US7884343B2 (en) 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
US7619237B2 (en) * 2007-02-21 2009-11-17 Macronix International Co., Ltd. Programmable resistive memory cell with self-forming gap
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US7956344B2 (en) * 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US8610098B2 (en) 2007-04-06 2013-12-17 Macronix International Co., Ltd. Phase change memory bridge cell with diode isolation device
US7755076B2 (en) * 2007-04-17 2010-07-13 Macronix International Co., Ltd. 4F2 self align side wall active phase change memory
US7483316B2 (en) * 2007-04-24 2009-01-27 Macronix International Co., Ltd. Method and apparatus for refreshing programmable resistive memory
US7577036B2 (en) * 2007-05-02 2009-08-18 Micron Technology, Inc. Non-volatile multilevel memory cells with data read of reference cells
US8513637B2 (en) 2007-07-13 2013-08-20 Macronix International Co., Ltd. 4F2 self align fin bottom electrodes FET drive phase change memory
TWI402980B (zh) 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
US7884342B2 (en) 2007-07-31 2011-02-08 Macronix International Co., Ltd. Phase change memory bridge cell
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US9018615B2 (en) 2007-08-03 2015-04-28 Macronix International Co., Ltd. Resistor random access memory structure having a defined small area of electrical contact
US7969788B2 (en) 2007-08-21 2011-06-28 Micron Technology, Inc. Charge loss compensation methods and apparatus
US8178386B2 (en) 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
JP5280027B2 (ja) * 2007-09-18 2013-09-04 スパンション エルエルシー 半導体装置及びその制御方法
US7551473B2 (en) 2007-10-12 2009-06-23 Macronix International Co., Ltd. Programmable resistive memory with diode structure
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US7804083B2 (en) 2007-11-14 2010-09-28 Macronix International Co., Ltd. Phase change memory cell including a thermal protect bottom electrode and manufacturing methods
JP5057517B2 (ja) * 2007-12-06 2012-10-24 スパンション エルエルシー 半導体装置及びその制御方法
US7646631B2 (en) 2007-12-07 2010-01-12 Macronix International Co., Ltd. Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods
US7639527B2 (en) 2008-01-07 2009-12-29 Macronix International Co., Ltd. Phase change memory dynamic resistance test and manufacturing methods
US7879643B2 (en) 2008-01-18 2011-02-01 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted T-shaped bottom electrode
US7879645B2 (en) 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) * 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US8664689B2 (en) 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US9159452B2 (en) 2008-11-14 2015-10-13 Micron Technology, Inc. Automatic word line leakage measurement circuitry
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US8004890B2 (en) * 2009-05-08 2011-08-23 Macronix International Co., Ltd. Operation method of non-volatile memory
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8248855B2 (en) * 2010-03-10 2012-08-21 Infinite Memories Ltd. Method of handling reference cells in NVM arrays
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8238158B2 (en) * 2010-08-04 2012-08-07 Texas Instruments Incorporated Programming of memory cells in a nonvolatile memory using an active transition control
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8588007B2 (en) 2011-02-28 2013-11-19 Micron Technology, Inc. Leakage measurement systems
US8634264B2 (en) 2011-10-26 2014-01-21 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for measuring leakage current
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
CN104966717B (zh) 2014-01-24 2018-04-13 旺宏电子股份有限公司 一种存储器装置及提供该存储器装置的方法
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9159412B1 (en) 2014-07-15 2015-10-13 Macronix International Co., Ltd. Staggered write and verify for phase change memory
JP6515606B2 (ja) * 2015-03-16 2019-05-22 セイコーエプソン株式会社 半導体集積回路装置及びそれを用いた電子機器
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
CN111696612B (zh) * 2019-03-12 2022-07-05 中芯国际集成电路制造(上海)有限公司 非易失性存储器的数据读出方法、装置以及介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3218844B2 (ja) * 1994-03-22 2001-10-15 松下電器産業株式会社 半導体メモリ装置
KR20000012867A (ko) * 1998-08-01 2000-03-06 김영환 반도체 메모리장치의 셀 데이터 감지회로
KR100370153B1 (ko) * 2000-04-11 2003-02-05 주식회사 하이닉스반도체 플래시 메모리의 쓰기/읽기 장치
US6317376B1 (en) * 2000-06-20 2001-11-13 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
US6538922B1 (en) * 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells
KR100355662B1 (ko) * 2001-08-25 2002-10-11 최웅림 반도체 비휘발성 메모리 및 어레이 그리고 그것의 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116554B1 (ko) * 2006-05-15 2012-02-28 애플 인크. 멀티레벨 데이터 저장 셀용 관리 동작
US8630140B2 (en) 2010-07-29 2014-01-14 Samsung Electronics Co., Ltd. Non-volatile memory device having reference cells, and related method of setting reference current

Also Published As

Publication number Publication date
JP3796457B2 (ja) 2006-07-12
TW583664B (en) 2004-04-11
US6639849B2 (en) 2003-10-28
JP2003257188A (ja) 2003-09-12
TW200303543A (en) 2003-09-01
KR100958901B1 (ko) 2010-05-20
US20030161188A1 (en) 2003-08-28

Similar Documents

Publication Publication Date Title
KR100958901B1 (ko) 불휘발성 반도체 기억 장치
JP3943526B2 (ja) 不揮発性半導体記憶装置
US6934194B2 (en) Nonvolatile memory having a trap layer
US6567316B1 (en) Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device
US6643177B1 (en) Method for improving read margin in a flash memory device
US6515908B2 (en) Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same
KR100489421B1 (ko) 플래시 ｅｅｐｒｏｍ의 프로그래밍 및 과다-소거 보정모드에서 비트라인 누설 전류를 억제하기위한 회로 적용
KR100676722B1 (ko) 비휘발성 반도체 기억 장치 및 데이터 소거 방법
US6975543B2 (en) Nonvolatile semiconductor memory device which stores two bits per memory cell
US6856552B2 (en) Semiconductor memory and method of driving the same
KR20080046482A (ko) 플래시 메모리 장치 및 그것의 프로그램 및 프로그램 검증방법
US6839279B2 (en) Nonvolatile semiconductor memory device
US7929353B2 (en) Method and apparatus for adaptive memory cell overerase compensation
JP2007193867A (ja) 不揮発性半導体記憶装置及びその書き換え方法
KR100629193B1 (ko) 불휘발성 반도체 기억 장치 및 그의 기록 방법
US7142455B1 (en) Positive gate stress during erase to improve retention in multi-level, non-volatile flash memory
JP4270496B2 (ja) 不揮発性半導体メモリ装置およびその消去制御方法
JP2004047050A (ja) 不揮発性半導体記憶装置及びデータ判定方法
JP3886481B2 (ja) 不揮発性半導体記憶装置及びその制御方法
KR20070036043A (ko) 반도체 장치 및 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140425

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150427

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee