KR20030070386A - 메모리 영역과 로직 영역을 갖는 반도체 소자의 제조방법 - Google Patents
메모리 영역과 로직 영역을 갖는 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20030070386A KR20030070386A KR1020020009911A KR20020009911A KR20030070386A KR 20030070386 A KR20030070386 A KR 20030070386A KR 1020020009911 A KR1020020009911 A KR 1020020009911A KR 20020009911 A KR20020009911 A KR 20020009911A KR 20030070386 A KR20030070386 A KR 20030070386A
- Authority
- KR
- South Korea
- Prior art keywords
- block
- logic
- spacer
- memory
- logic block
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
Claims (2)
- 메모리 블럭과 로직 블럭을 구비하는 반도체 소자의 제조 방법에 있어서:상기 메모리 및 로직 블럭이 한정된 반도체 기판 위에 마스크 패턴을 이용하여 상기 로직 블럭의 소자 분리를 위한 트렌치 공정과, 갭필 공정 및 웰 공정을 순차적으로 진행하는 단계와;상기 로직 블럭에 게이트 산화막 및 NMOS, PMOS 소오스, 드레인을 한정하고, 상기 반도체 기판 전면에 스페이서를 형성하는 단계와;상기 스페이서가 형성된 반도체 기판에 상기 로직 블럭의 N+ 타입 및 P+ 타입의 소오스, 드레인 영역을 형성하는 단계와;상기 메모리 블럭에서 워드 라인 폴리 실리콘 간의 스페이서를 산화막으로 채울 수 있는 두께로 식각 저지막을 증착하는 단계와;화학 기상 증착 공정으로 산화막을 적층하고, 상기 산화막을 에치백 공정으로 메모리 블럭의 셀들 간에 형성된 폴리 실리콘 스페이서에 상기 산화막이 남아 있도록 식각하는 단계와;상기 식각 저지막을 에치백 공정으로 로직 블럭의 활성 영역은 실리콘 표면이 노출되고, 플랫 롬 셀 블럭의 폴리 실리콘 스페이서 영역의 실리콘 표면은 상기 식각 저지막과 상기 산화막으로 블로킹된 상태가 되도록 식각하여 스페이서를 형성하는 단계 및;살리사리드 공정을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 식각 저지막은 질화막으로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020009911A KR100588627B1 (ko) | 2002-02-25 | 2002-02-25 | 메모리 영역과 로직 영역을 갖는 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020009911A KR100588627B1 (ko) | 2002-02-25 | 2002-02-25 | 메모리 영역과 로직 영역을 갖는 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030070386A true KR20030070386A (ko) | 2003-08-30 |
KR100588627B1 KR100588627B1 (ko) | 2006-06-13 |
Family
ID=32222462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020009911A KR100588627B1 (ko) | 2002-02-25 | 2002-02-25 | 메모리 영역과 로직 영역을 갖는 반도체 소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100588627B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100835426B1 (ko) * | 2006-12-28 | 2008-06-04 | 동부일렉트로닉스 주식회사 | 노아 형 로직 컴패터블 플랫 셀 마스크 롬의 제작 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101037689B1 (ko) | 2004-01-08 | 2011-05-30 | 매그나칩 반도체 유한회사 | 반도체 소자의 트랜지스터 제조방법 |
-
2002
- 2002-02-25 KR KR1020020009911A patent/KR100588627B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100835426B1 (ko) * | 2006-12-28 | 2008-06-04 | 동부일렉트로닉스 주식회사 | 노아 형 로직 컴패터블 플랫 셀 마스크 롬의 제작 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100588627B1 (ko) | 2006-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6548357B2 (en) | Modified gate processing for optimized definition of array and logic devices on same chip | |
US9852953B2 (en) | CMOS fabrication | |
CN103378153A (zh) | 用于集成有电容器的FinFET的结构和方法 | |
KR980011938A (ko) | 금속실리사이드를 형성하도록 반응되는 순차적으로 증착된 금속층에 폴리실리콘 구조물을 노출시키기 위해 재료의 평탄화된층을 사용하는 자기 정렬 폴리사이드 제조방법 | |
US20090294807A1 (en) | Methods of Fabricating Transistors and Structures Thereof | |
US6436759B1 (en) | Method for fabricating a MOS transistor of an embedded memory | |
US6831012B2 (en) | Method for forming a silicide film of a semiconductor device | |
KR100588627B1 (ko) | 메모리 영역과 로직 영역을 갖는 반도체 소자의 제조방법 | |
US6509235B2 (en) | Method for making an embedded memory MOS | |
US20030045059A1 (en) | Method for fabricating a silicide layer of flat cell memory | |
US9343470B2 (en) | Integration of semiconductor memory cells and logic cells | |
SG177927A1 (ko) | ||
US20050142740A1 (en) | Method and resulting structure for fabricating dram cell structure using oxide line spacer | |
US20020132428A1 (en) | Method for fabricating a MOS transistor of an embedded memory | |
US6514807B1 (en) | Method for fabricating semiconductor device applied system on chip | |
KR100255514B1 (ko) | 반도체 메모리 장치 제조방법 | |
KR100379510B1 (ko) | 반도체 소자 제조방법 | |
KR20050023650A (ko) | 살리사이드를 갖는 반도체 소자 제조 방법 | |
KR100479886B1 (ko) | 넌 살리사이드 트랜지스터 제조 방법 | |
US6509223B2 (en) | Method for making an embedded memory MOS | |
KR100399440B1 (ko) | Mdl 반도체 소자의 제조 방법 | |
KR100778877B1 (ko) | 반도체 소자의 제조방법 | |
KR20010004551A (ko) | 반도체 집적 장치의 제조방법 | |
KR100833446B1 (ko) | 플래시 메모리 소자 및 제조방법 | |
KR100618807B1 (ko) | 셀프 얼라인 컨택이 가능한 이중 게이트 폴리 구조의반도체 소자 제조방법과 그 게이트 구조체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 14 |