KR20030065330A - 반도체 칩 실장 기판 및 평면 디스플레이 - Google Patents

반도체 칩 실장 기판 및 평면 디스플레이 Download PDF

Info

Publication number
KR20030065330A
KR20030065330A KR10-2003-0003593A KR20030003593A KR20030065330A KR 20030065330 A KR20030065330 A KR 20030065330A KR 20030003593 A KR20030003593 A KR 20030003593A KR 20030065330 A KR20030065330 A KR 20030065330A
Authority
KR
South Korea
Prior art keywords
chip
mounting substrate
bonding
semiconductor
protective film
Prior art date
Application number
KR10-2003-0003593A
Other languages
English (en)
Inventor
가와다도요시
사노유우지
Original Assignee
후지츠 히다찌 플라즈마 디스플레이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지츠 히다찌 플라즈마 디스플레이 리미티드 filed Critical 후지츠 히다찌 플라즈마 디스플레이 리미티드
Publication of KR20030065330A publication Critical patent/KR20030065330A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

본 발명은 반도체 베어 칩을 습기나 기계력 등으로부터 보호하는 동시에, 반도체 베어 칩의 방열 특성을 양호하게 하는 것을 과제로 한다.
반도체 베어 칩(103)과, 반도체 베어 칩 사이에서 와이어 본딩에 의해 전기적인 접속이 실시되는 기판(101)을 갖는 반도체 칩 실장 기판이 제공된다. 여기서, 보호막(105)은 반도체 베어 칩의 표면에 설치되고, 또한 본딩 와이어(104)의 전체 또는 일부가 노출되도록 설치된다.

Description

반도체 칩 실장 기판 및 평면 디스플레이 {SEMICONDUCTOR CHIP MOUNTING SUBSTRATE AND FLAT DISPLAY}
본 발명은 반도체 칩 실장 기판에 관한 것으로, 특히 반도체 베어 칩을 와이어 본딩에 의해 기판에 접속하는 반도체 칩 실장 기판에 관한 것이다.
최근의 평면 디스플레이 패널을 이용한 표시 장치의 개발 진보는 괄목한 만한 것으로, 특히 삼전극형 면방전(AC) - 평면 디스플레이 패널(PDP)은 대화면화, 컬러화가 용이하므로, 대형 텔레비전 등의 용도로 실용화, 응용이 진행되고 있다.
도8은 삼전극 면방전 교류 구동형 플라즈마 디스플레이 패널을 개략적으로 도시한 블럭도이고, 도9는 도8에 도시한 플라즈마 디스플레이 패널의 전극 구조를설명하기 위한 단면도이다. 도8 및 도9에 있어서, 참조 부호 207은 방전 셀(표시 셀), 부호 210은 배면 유리 기판, 부호 211, 221은 유전체층, 부호 212는 형광체, 부호 213은 격벽, 부호 214는 어드레스 전극(A1 내지 Ad), 부호 220은 전방면 유리 기판, 그리고, 부호 222는 X 전극(X1 내지 XL) 또는 Y 전극(Y1 내지 YL)을 나타내고 있다. 또한, 참조 부호 Ca는 어드레스 전극(214)에 있어서의 인접 전극 사이의 용량을 나타내고, 또한 Cg는 어드레스 전극(214)에 있어서의 대향 전극(X 전극 및 Y 전극)(222) 사이의 용량을 나타내고 있다.
플라즈마 디스플레이 패널(201)은 배면 유리 기판(210) 및 전방면 유리 기판(220)의 2매의 유리 기판에 의해 구성되고, 전방면 유리 기판(220)에는 유지 전극(BUS 전극과 투명 전극을 포함함)으로서 구성되는 X 전극(X1, X2, 내지 XL) 및 Y 전극(주사 전극 : Y1, Y2, 내지 YL)이 배치되어 있다.
배면 유리 기판(210)에는 유지 전극(X 전극 및 Y 전극)(222)과 직교하도록 어드레스 전극(A1, A2, 내지 Ad)(214)이 배치되어 있고, 이들의 전극에 의해 방전 발광을 발생하는 표시 셀(207)이 유지 전극의 동일 번호의 X 전극 및 Y 전극으로 협지되고(Y1-X1, Y2-X2, …), 또한 어드레스 전극과 교차하는 영역에 각각 형성된다.
도10은 도8에 도시한 플라즈마 디스플레이 패널을 이용한 플라즈마 디스플레이 장치의 전체 구성을 도시한 블럭도이고, 플라즈마 디스플레이 패널에 대한 구동 회로의 주요부를 나타내고 있다.
도10에 도시된 바와 같이, 삼전극 면방전 교류 구동형 플라즈마 디스플레이장치는 표시 패널(201)과, 외부로부터 입력되는 인터페이스 신호에 의해 플라즈마 디스플레이 패널의 구동 회로를 제어하기 위한 제어 신호를 형성하는 제어 회로(205)와, 이 제어 회로(205)로부터의 제어 신호에 의해 패널 전극을 구동하기 위한 X 공통 드라이버(X 전극 구동 회로)(206)와, 주사 전극 구동 회로(주사 드라이버)(203) 및 Y 공통 드라이버(204)와, 어드레스 전극 구동 회로(어드레스 드라이버)(202)에 의해 구성된다.
X 공통 드라이버(206)는 유지 전압 펄스를 발생하고, 또한 Y 공통 드라이버(204)도 동일하게 유지 전압 펄스를 발생하고, 그리고 주사 드라이버(203)는 각 주사 전극(Y1 내지 YL)을 독립적으로 구동하여 주사한다. 또한, 어드레스 드라이버(202)는 각 어드레스 전극(A1 내지 Ad)에 대해 표시 데이터에 대응한 어드레스 전압 펄스를 인가한다.
제어 회로(205)는 클럭(CLK) 및 표시 데이터(DATA)를 수취하여 어드레스 드라이버(202)에 어드레스 제어 신호를 공급하는 표시 데이터 제어부(251) 및 수직 동기 신호(Vsync) 및 수평 동기 신호(Hsync)를 수취하고, 주사 드라이버(203)를 제어하는 주사 드라이버 제어부(253) 및 공통 드라이버[X 공통 드라이버(206) 및 Y 공통 드라이버(204)]를 제어하는 공통 드라이버 제어부(254)를 구비하고 있다. 또한, 표시 데이터 제어부(251)는 프레임 메모리(252)를 구비하고 있다.
도11은 도10에 도시한 플라즈마 디스플레이 장치의 구동 파형의 일예를 나타낸 도면이고, 주로 전체면 기입 기간(AW), 전체면 소거 기간(AE), 어드레스 기간(ADD) 및 서스틴 기간(유지 방전 기간 : SUS)에 있어서의 각 전극으로의 인가전압 파형의 개략을 도시하고 있다.
도11에 있어서, 화상 표시에 직접 관계되는 구동 기간은 어드레스 기간(ADD)과 서스틴 기간(SUS)이고, 어드레스 기간(ADD)에 있어서 표시하는 화소를 선택하고, 다음의 서스틴 기간에 있어서 선택된 화소를 유지 발광시킴으로써 소정의 밝기에서의 화상 표시를 행하도록 되어 있다. 또한, 도11은 1 프레임을 복수의 서브 프레임(서브 필드)으로 구성한 경우의 각 서브 프레임에 있어서의 구동 파형을 도시한 것이다.
우선, 어드레스 기간(ADD)에 있어서 주사 전극인 Y 전극(Y1 내지 YL)에 대해 일제히 중간 전위인 －Vmy를 인가한 후, 차례로 －Vy 레벨의 주사 전압 펄스를 절환하여 인가한다. 이 때, 각각의 Y 전극으로의 주사 펄스의 인가에 동기시켜 각 어드레스 전극(A 전극 : A1 내지 Ad)에 대해 ＋Va 레벨의 어드레스 전압 펄스를 인가함으로써 각 주사 라인 상의 화소 선택을 행한다.
다음의 서스틴 기간(SUS)에 있어서는 모든 주사 전극(Y1 내지 YL) 및 X 전극(X1 내지 XL)에 대해 공통된 ＋Vs 레벨의 유지 전압 펄스를 교대로 인가함으로써 먼저 선택된 화소에 대해 유지 발광을 생기게 하고, 이 연속 인가에 의해 소정의 휘도에 의한 표시를 행한다. 또한, 이와 같은 일련의 구동 파형의 기본 동작을 조합하여 발광 회수를 제어함으로써 농담의 계조 표시를 행하는 것도 가능해진다.
여기서, 전체면 기록 기간(AW)은 패널의 모든 표시 셀에 대해 기입 전압 펄스를 인가함으로써 각 표시 셀을 활성화하고 표시 특성을 균일하게 유지하기 위한 것이고, 어떤 일정한 주기로 삽입된다. 또한, 전체면 소거 기간(AE)은 화상 표시를 행하기 위한 어드레스 동작과 서스틴 동작을 새롭게 개시하기 전에, 패널의 모든 표시 셀에 소거 전압 펄스를 인가함으로써 이전의 표시 내용을 삭제해 두기 위한 것이다.
도10의 플라즈마 디스플레이 장치에 있어서, 주사 드라이버(203) 및 어드레스 드라이버(202)에 대해서는 각 전극 대응에 선택적으로 구동 펄스를 인가하기 위한 회로가 필요하고, 통상 IC화된 소자를 주요 회로 부품으로서 사용하고 있다.
예를 들어, 42 인치 클래스의 PDP에서는 주사 전극측에는 512개의 전극, 어드레스 전극측에는 1024 화소분(1화소는 RGB의 3라인)의 3072개의 전극이 존재하고 있어, 각 전극 대응의 구동 회로를 접속할 필요가 있다.
통상, 이와 같은 구동 회로용 드라이버 IC로서는, 1 IC당 64 전극분을 구동할 수 있는 64 회로분이 집적화되어 있는 것이 일반적이다. 따라서, 주사 전극측에는 전극 512개에 대해 8개, 어드레스 전극측에는 전극 3072개에 대해 48개의 드라이버 IC를 사용하는 것이 통상이다.
이와 같이, 다수의 드라이버 IC를 구동 회로로서 조립하기 위해서는 기본적으로 다수개의 각 전극에 대한 전기적 접속을 확실하고, 고신뢰로 행하는 동시에, 이들 회로를 소형, 박형으로 콤팩트하게 실장하는 고밀도 실장 구성이 필요해진다.
이로 인해, 베어 칩 IC를 직접 기판 상에 실장하는 COB(Chip On Board)나 C0M(Chip 0n Multiple Board) 등의 실장 기술에 의해, 복수의 드라이버 IC를 하나의 기판 상에 모듈로서 집적화하고, 이 모듈을 장치 내에 조립하도록 하는 수법이 채용된다.
도12의 (a), (b) 및 도13의 (a), (b)에 이와 같은 드라이버 IC 실장 모듈의 예를 나타낸다.
도12의 (a)는 COB 구조의 IC 실장 모듈의 사시도이고, 도12의 (b)는 그 단면도이다. 이 COB 구조에서는, 수지(402)로 밀봉된 드라이버 IC 칩(406)은 리조트 프린트 기판(401) 상에 탑재된다. 드라이버 IC 칩(406)의 표면에 설치되어 있는 입력 전원, 입력 신호 및 출력의 각 패드 단자는 프린트 기판(401) 상의 서로 대응하는 단자에 와이어 본딩에 의해 접속되고 결선되어 있다.
IC 칩(406)의 출력 패드에 접속된 출력 배선은 프린트 기판(401)의 단부면측으로 인출된 접속용 단자에 접속된다. 이 접속용 단자는 1 대 1로 대응한 단자를 갖는 가요성 기판(403)과 열압착 접속하여 하나의 모듈을 형성하고 있다.
이 가요성 기판(403)의 선단부에는 패널 표시 전극에 접속하기 위한 출력 단자(404)가 설치된다. 출력 단자(404)는 패널 표시 전극에 대해 열압착 등의 수법에 의해 접속하여 사용하는 것이다. 또한, 프린트 기판(401)에는 평면 가요성 케이블(FFC)(405)이 접속된다.
도13의 (a)는 COM 구조의 IC 실장 모듈의 사시도이고, 도13의 (b)는 그 단면도이다. 이 C0M 구조에서는 전체 기판이 베이스가 되는 리조트 프린트 기판(401)과 출력 단자(404)를 형성한 가요성 기판(403)을 접합한 복합 기판으로서 형성되어 있는 것이다.
이 복합 기판에 대해 드라이버 IC 칩(406)은 리조트 프린트 기판(401) 상에 탑재된다. 그 후, 드라이버 IC 칩(406)의 표면에 설치되어 있는 입력 전원 및 입력 신호의 각 패드 단자는 프린트 기판(401) 상의 서로 대응하는 단자에 와이어 본딩에 의해 접속된다. 드라이버 IC 칩(406)의 표면 출력 패드는 가요성 기판(403)의 서로 대응하는 단자에 마찬가지로 와이어 본딩에 의해 접속되고 결선되어 있다. 그 후, 드라이버 IC 칩(406)은 수지(402)로 밀봉된다.
이 가요성 기판(403)에는 출력 배선이 형성되어 있고, 그 선단부에는 출력 단자(404)가 설치되고, 전술한 COB 구조와 마찬가지로 패널 표시 전극에 대해 열압착 등의 수법에 의해 접속하여 사용한다. 또한, 프린트 기판(401)에는 평면 가요성 케이블(FFC)(405)이 접속된다.
이상의 C0B 및 C0M 중 어느 한 구조에 있어서도, IC 칩뿐만 아니라 접속용 본딩 와이어 및 IC 칩이 탑재되어 있는 기판 상의 IC 칩 주변의 영역에 대해 이들 전체를 감싸는 형태로 수지가 도포되어 있고, 주변 환경으로부터의 습기의 진입을 방지하거나, 접촉 등의 기계력에 의한 파괴를 방지하는 처치가 행해지고 있다.
이와 같은 보호용으로 도포되는 수지인 것을 밀봉 수지라 칭하고 있고, 통상 에폭시 수지나 실리콘 수지 등을 사용하고 있다.
상술한 바와 같이, 구동 회로용 드라이버 IC는 그 사용수가 많으므로, 다수개의 전극에 대한 양호한 전기적 접속 성능을 확보하여, 소형, 박형에서의 조립을 실현하기 위해 베어 칩에 의한 모듈화 실장을 채용하고 있다. 그리고, 상술한 바와 같이, IC 칩 및 그 주변은 전체를 씌우는 형태로 밀봉 수지가 도포되어 있는 것이 통상이다.
이와 같은 종래 구성에 있어서는, 만일 드라이버 IC가 과부하 상태가 되고 게다가 장시간의 연속 동작 상태가 계속된 경우, IC 칩에서 발생한 열이 밀봉 수지 내부에 꽉 차기 쉽고, 그 결과, 밀봉 수지 재료가 고온 상태에까지 도달하기 쉽다는 특성이 있다.
이 때의 IC 칩 및 밀봉 수지의 온도 상승은 칩 자신에 대한 방열 구조나 밀봉 수지의 도포량 및 부하의 크기에 의해 변하지만, 경우에 따라서는 최대 정격 온도(150 ℃ 정도) 부근까지 상승하는 일도 있을 수 있다.
이 밀봉 수지 재료가 상기와 같은 고온 상태에 장기간 노출되면, 그 수지 성분은 열열화하기 시작한다. 그 결과, 밀봉 수지에 요구되는 기밀성이나 기계력에 대한 방호 기능이 현저히 손상되고, IC 칩에 대한 장기간에 걸친 신뢰성 확보가 곤란해지는 문제가 발생한다.
본 발명의 목적은 반도체 베어 칩을 습기나 기계력 등으로부터 보호하는 동시에, 반도체 베어 칩의 방열 특성을 양호하게 하는 것이다.
도1의 (a)는 본 발명의 제1 실시 형태에 의한 반도체 칩 실장 기판의 단면도이고, 도1의 (b)는 그 사시도.
도2는 본 발명의 제2 실시 형태에 의한 반도체 칩 실장 기판의 단면도.
도3은 본 발명의 제3 실시 형태에 의한 반도체 칩 실장 기판의 단면도.
도4는 본 발명의 제4 실시 형태에 의한 반도체 칩 실장 기판의 단면도.
도5는 본 발명의 제5 실시 형태에 의한 반도체 칩 실장 기판의 단면도.
도6의 (a), (b)는 본 발명의 제6 실시 형태에 의한 반도체 칩 실장 기판의 단면도.
도7의 (a)는 본 발명의 제7 실시 형태에 의한 반도체 칩 실장 기판의 사시도이고, 도7의 (b)는 반도체 칩 실장 기판을 이용한 플라즈마 디스플레이의 사시도.
도8은 면방전 AC형 플라즈마 디스플레이 패널의 평면 모식도.
도9는 면방전 AC형 플라즈마 디스플레이 패널의 단면 모식도.
도10은 면방전 AC형 플라즈마 디스플레이 패널의 구동 회로를 도시한 블럭도.
도11은 면방전 AC형 플라즈마 디스플레이 패널의 구동 전자 파형을 도시한파형도.
도12의 (a)는 종래 기술에 의한 반도체 칩 실장 기판(COB 구조)의 사시도이고, 도12의 (b)는 그 단면도.
도13의 (a)는 종래 기술에 의한 반도체 칩 실장 기판(COM 구조)의 사시도이고, 도13의 (b)는 그 단면도.
<도면의 주요 부분에 대한 부호의 설명>
101 : 프린트 기판
102, 142 : 배선 단자
103, 103a, 103b : IC 칩(반도체 베어 칩)
104, 104a, 104b : 본딩 와이어
105, 121, 131 : 보호막
141 : 가요성 기판
151 : 적층 세라믹 컨덴서
161 내지 163 : 보호 커버
201 : 플라즈마 디스플레이 패널
202 : 어드레스 드라이버
203 : 주사 드라이버
203a, 203b : 주사 드라이버 모듈
204 : Y 공통 드라이버
205 : 제어 회로
207 : 표시 셀
251 : 표시 데이터 제어부
252 : 프레임 메모리
253 : 주사 드라이버 제어부
254 : 공통 드라이버 제어부
301 : 전원 기판
302 : 어드레스 버스 기판
303a, 303b : X 버스 기판
311 : 출력 단자
312 : 입력 커넥터
본 발명의 하나의 관점에 따르면, 반도체 베어 칩과, 반도체 베어 칩 사이에서 와이어 본딩에 의해 전기적인 접속이 실시되는 기판을 갖는 반도체 칩 실장 기판이 제공된다. 여기서, 보호막은 반도체 베어 칩의 표면에 설치되고, 또한 본딩 와이어의 전체 또는 일부가 노출되도록 설치된다.
보호막을 반도체 베어 칩의 표면에 설치함으로써, 주변 환경으로부터 반도체 베어 칩으로의 습기의 진입을 방지하여 접촉 등의 기계력에 의한 파괴를 방지할 수있다. 또한, 본딩 와이어의 전체 또는 일부가 노출되도록 보호막을 설치함으로써, 이 본딩 와이어를 경유하게 하여 반도체 베어 칩의 발열을 공기 중으로 방산할 수 있다. 이에 의해, 보호막의 온도 상승을 방지하여 보호막의 변질, 품질 열화를 방지하는 동시에, 반도체 베어 칩의 온도 상승을 방지함으로써 장기간에 걸친 신뢰성을 확보할 수 있다.
(제1 실시 형태)
도1의 (a)는 본 발명의 제1 실시 형태에 의한 반도체 칩 실장 기판의 단면도이고, 도1의 (b)는 그 사시도이다. 리지트 프린트 기판(101)의 양면에는, 예를 들어 동으로 이루어지는 배선 단자(102)가 설치되어 있다. IC 베어 칩(103)은 반도체 베어 칩(예를 들어 실리콘 베어 칩)이다. IC 베어 칩(103)은 프린트 기판(101)의 표면에 Ag 페이스트를 이용하여 다이 본딩되어 고정되어 있다. IC 베어 칩(103)의 본딩 패드 단자와 프린트 기판(101)의 단자(102)는 금속 와이어(104)에 의해 와이어 본딩으로 전기적으로 접속되어 있다.
이와 같은 구성에 있어서, IC 칩(103)의 표면 및 단자부(본딩 패드부)에 매우 얇고, 개략 0.1 내지 1 ㎜의 두께로 수지의 보호막(105)을 도포한다. 보호막(105)은 IC 칩(103)의 표면에 설치되고, 또한 본딩 와이어(104) 중 적어도 일부가 노출되도록 설치된다. 보호막(105)을 설치함으로써, IC 칩(103)의 표면 활성 영역 및 접속 단자부에 대해 주변 환경으로부터의 방습 보호를 실시할 수 있다. 또한, 보호막(105)은 IC 칩(103) 상의 본딩 와이어(104)의 접속부를 씌우도록 설치된다.
보호막(105)의 재료로서는, 에폭시, 실리콘 수지, 그 밖의 폴리이미드 수지 등 방습 보호의 기능을 갖는 임의의 수지를 사용하는 것이 가능하다. 보호막(105)의 도포 방법으로서는, 디스펜서를 이용하여 수지 유량을 제한하는 동시에 도포 영역을 제어하여 제한하여 행하도록 한다.
이상의 제1 실시 형태에 따르면, 보호막(105)은 IC 칩(103)의 표면 및 단자부에 매우 얇게 도포하고 있을 뿐이며, 밀봉 수지막(105) 중에서의 열이 꽉 차는 것을 방지하고, 또한 노출시킨 본딩 와이어(104)에 의해 IC 칩(103)에서의 발열을 효율적으로 공기 중으로 방산시키는 것을 가능하게 한다.
그 결과, 보호막(105) 내부에서의 열이 꽉 차는 것을 방지하여 극단적인 온도 상승을 방지하고, 보호막(105) 재료의 품질 열화를 방지하는 동시에, IC 칩(103)에서의 발열을 억제함으로써, 장기간에 걸친 신뢰성을 확보하는 것을 가능하게 한다.
(제2 실시 형태)
도2는 본 발명의 제2 실시 형태에 의한 반도체 칩 실장 기판의 단면도이다. 제2 실시 형태는 제1 실시 형태에 비교하여, 미리 보호막(121)을 도포 처리하고 있는 IC 칩(103)을 이용함으로써 IC 칩(103)의 표면을 보호한다. 즉, 제1 실시 형태에서는 와이어 본딩 후에 보호막(105)을 IC 칩(103) 상에 형성한다. 제2 실시 형태에서는 와이어 본딩 전에 보호막(121)을 IC 칩(103) 상에 형성한다.
제2 실시 형태에 대해 설명한다. 보호막(121)은 IC 칩(103)의 표면 활성 영역에 대해 실리콘 질화막을 두껍게(내지 1O ㎛) 형성하도록 처치하고, 이에 의해충분한 방습 보호를 갖게 하고 있다. IC 칩(103) 상의 패드 단자부는 와이어 본딩시의 조건을 충분히 관리함으로써 접속 성능의 열화를 방지하도록 하고 있고, 보호막(수지막)에 의한 보호는 불필요로 하고 있다.
본 실시 형태의 변형예로서, IC 칩(103)의 표면의 활성 영역에 대해 폴리이미드 수지를 보호막(121)으로서 얇게 도포해도 좋다. 이 경우, 실리콘 질화막의 두께는 일반적인 1 ㎛ 정도로 하고, 이 위에 IC 칩(103)의 본딩 패드 단자부를 제외한 영역에 대해 폴리이미드 수지를 수십 ㎛ 정도 도포한다.
이상, 제2 실시 형태에 있어서도 마찬가지로 보호막(121) 내에서의 열이 꽉 차는 것을 방지하여 온도 상승을 억제하고, 보호막(121) 재료의 품질 열화 및 IC 칩(103)의 발열을 방지할 수 있다. 또한, 두꺼운 실리콘 질화막만을 도포하는 방법에서는 보호용 수지의 도포 공정을 삭제하여 비용 저감도 가능하게 하고 있다.
상기한 제1 및 제2 실시 형태와 같이, 보호막(105 또는 121)은 IC 칩(103)의 표면에 설치되고, 또한 본딩 와이어(104)의 일부 또는 전체가 노출되도록 설치된다. 제1 실시 형태에서는, 보호막(105)은 IC 칩(103) 상의 본딩 와이어(104)의 접속부를 씌우도록 설치된다. 제2 실시 형태에서는, 보호막(121)은 IC 칩(103) 상의 본딩 와이어(104)의 접속부가 노출되도록 설치된다.
(제3 실시 형태)
도3은 본 발명의 제3 실시 형태에 의한 반도체 칩 실장 기판의 단면도이다. 본 실시 형태가 제1 실시 형태와 다른 점을 설명한다. 본 실시 형태에 있어서는 IC 칩(103) 상의 본딩 와이어(104)의 본딩부(접속부)뿐만 아니라 프린트 기판(101)상의 본딩 와이어(104)의 본딩부에 대해서도 보호막(수지)(131)을 도포한 것이다. 본딩 접속의 공정이 완료된 후, IC 칩(103)의 표면에 보호막(수지)(105)을 도포하여 프린트 기판(101) 상의 본딩부에 보호막(수지)(131)을 도포한다.
이상과 같이, 프린트 기판(101)[배선 단자(102)를 포함함] 상의 본딩 와이어(104)의 접속부에 보호막(131)을 설치할 수 있다. 이에 의해, 본딩시의 온도나 압력 등의 조건으로서, 비교적 넓은 범위에서의 설정이 가능해져 공정 관리를 간략화할 수 있게 되는 장점이 있다. 또한, 와이어(104)의 접속 강도가 증가하여 고온, 고습의 환경하에 있어서도 절연성을 포함하는 신뢰성을 충분히 확보할 수 있는 장점도 있다.
(제4 실시 형태)
도4는 본 발명의 제4 실시 형태에 의한 반도체 칩 실장 기판의 단면도이다. 상기한 제1 내지 제3 실시 형태는 COB 구조이다. 제4 실시 형태는 COM 구조이고, 기판 구성으로서 프린트 기판(101)에 가요성 기판(141)을 접합한 복합 기판 구성의 것을 사용하고 있다. 가요성 기판(141)의 표면에는 배선 단자(142)가 형성되어 있다. 가요성 기판(141)은 프린트 기판(101)에 비해 유연성이 있는 기판이다. 프린트 기판(101)은 IC 칩(103)을 기계적으로 보호하므로 딱딱한 기판이다. 가요성 기판(141)은 평면 케이블과 같은 배선을 가능하게 하기 위해, 절곡 가능한 기판이다. 그 상세한 설명은, 이후에 도7의 (a), 도7의 (b)를 참조하면서 설명한다.
IC 칩(103)은 프린트 기판(101)의 표면에 Ag 페이스트를 이용하여 다이 본딩되어 고정되어 있다. IC 칩(103) 상의 본딩 패드는 금속 와이어(104a)에 의해 프린트 기판(101)의 배선 단자(102)에 대해 전기적으로 접속되고, 금속 와이어(104b)에 의해 가요성 기판(141)의 배선 단자(142)에 대해 전기적으로 접속된다.
이 경우도 마찬가지로, IC 칩(103)의 표면에 얇게 보호막(수지)(105)을 도포한다. 보호막(105)은 IC 칩(103)의 표면의 활성 영역 및 와이어(104a, 104b)의 본딩부를 씌워 보호하고 있다. 본 실시 형태에 의해 COM 구조에 대해서도 충분한 신뢰성이 확보 가능하다.
(제5 실시 형태)
도5는 본 발명의 제5 실시 형태에 의한 반도체 칩 실장 기판의 단면도이다. 본 실시 형태에 있어서는 프린트 기판(101) 상에 2개의 IC 칩(103a, 103b) 및 적층 세라믹 컨덴서(칩 컨덴서)(151)가 탑재된다. IC 칩(103a) 상의 복수의 본딩 패드는 프린트 기판(101)의 배선 단자(102)에 대해 복수의 와이어(104)에 의해 본딩된다. IC 칩(103b) 상의 본딩 패드는 금속 와이어(104a)에 의해 프린트 기판(101)의 배선 단자(102)에 대해 전기적으로 접속되고, 금속 와이어(104b)에 의해 가요성 기판(141)의 배선 단자(142)에 대해 전기적으로 접속된다. 컨덴서(151)는 프린트 기판(101)의 배선 단자(102)에 접속된다.
IC 칩(103a, 103b)은 제1 및 제4 실시 형태와 마찬가지로 표면에 보호막(수지)(105)을 도포함으로써 신뢰성의 확보를 가능하게 하고 있다.
(제6 실시 형태)
도6의 (a), 도6의 (b)는 본 발명의 제6 실시 형태에 의한 반도체 칩 실장 기판의 단면도이다. 본 실시 형태는 제5 실시 형태(도5)에 대해 보호 커버(161,162) 또는 보호 커버(163)를 추가한 것이다. 도6의 (a)에서는 IC 칩(103a 및 103b)마다 각각 보호 커버(161 및 162)를 설치한다. 도6의 (b)에서는 복수의 IC 칩(103a, 103b)에 공통된 보호 커버(163)를 설치한다.
보호 커버(161 내지 163)는 IC 칩(103a, 103b), 본딩 와이어(104, 104a, 104b) 및 그들의 본딩부를 씌워 보호한다. 보호 커버(161 내지 163)는 접착제에 의하거나, 또는 기계적인 고정 방법(나사 고정, 걸림 등)에 의해 프린트 기판(101)[배선 단자(102)를 포함함] 및/또는 가요성 기판(141)[배선 단자(142)를 포함함]에 고정된다.
보호 커버(161 내지 163)는, 예를 들어 수지 또는 금속이다. 보호 커버(161 내지 163)의 방열성을 양호하게 하기 위해서는, 보호 커버(161)는 금속이 좋다. 보호 커버(161 내지 163)를 금속으로 하는 경우에는 보호 커버(161 내지 163)와 배선 단자(102)와의 접속부 사이에 절연막을 설치할 필요가 있다. 전기 절연성을 양호하게 하기 위해서는, 보호 커버(161 내지 163)는 수지가 좋다.
상기한 보호 커버(161 내지 163)는 중공부를 갖고, 또한 IC 칩(103a, 103b) 및 본딩 와이어(104, 104a, 104b) 중 적어도 상방을 씌우도록 프린트 기판(101) 상에 설치된다. 즉, 보호 커버(161 내지 163)는 IC 칩(103a, 103b) 등의 상면 및 측면을 전부 씌우도록 둘러싸도 좋고, 어느 한 측면에 구멍을 개방해도 좋다. 구멍을 개방하면 그 곳이 통기 구멍이 되어 방열 특성이 양호해진다.
보호 커버(161 내지 163)는 프린트 기판(101) 상에 IC 칩(103a, 103b)을 실장한 후에 전기 검사나 곤포 수송 등의 사람의 손에 의한 핸들링이 행해질 때에,기계적인 보호를 감당하는 것이다. 또한, 이 반도체 칩 실장 기판을 표시 장치 등에 조립하여 사용하는 경우, 먼지 등의 많은 환경하에 있어서도 장기간에 걸친 신뢰성을 확보하는 것을 가능하게 한다.
(제7 실시 형태)
도7의 (a)는 본 발명의 제7 실시 형태에 의한 반도체 칩 실장 기판의 사시도이다. 본 실시 형태는 제6 실시 형태[도6의 (b)]의 반도체 칩 실장 기판을 42형 컬러 플라즈마 디스플레이 패널(PDP)의 주사 드라이버(203)(도10)에 적용한 구성예를 나타낸다. 플라즈마 디스플레이 장치는 도8 내지 도11 및 이들을 참조하면서 상기에서 설명한 내용과 동일하다. 2개의 주사 드라이버 모듈(203a, 203b)은 도10의 주사 드라이버(203)에 상당하고, 각각 도6의 (b)의 반도체 칩 실장 기판과 같은 구성이다. 또한, 각 프린트 기판(101)에는 Y 공통 드라이버(204)(도10) 등으로부터 신호를 입력하기 위한 입력 커넥터(312)가 접속된다. 또한, 각 가요성 기판(141)에는 PDP(201)(도10)에 신호를 출력하기 위한 출력 단자(311)가 설치된다.
주사 드라이버 모듈은 2개의 실장 기판(203a, 203b)으로 형성되어 있고, 전술한 COM 구조를 베이스로 하고 있다. 주사 드라이버 모듈(203a, 203b)은 각각 4개의 IC 칩을 실장하고 있으며, 각 IC 칩에 대해서 도6의 (b)에 도시한 보호막(수지)(105)을 도포하는 동시에, 보호 커버(163)에 의한 방호 처치를 실시하고 있다.
주사 드라이버 모듈(203a, 203b)은 각각 입력 커넥터(312)를 거쳐서 복수의 신호와 전원을 입력부에 입력하고, IC 칩의 64개의 출력선을 가요성 기판(141) 상의 전극(142)[도6의 (b)]을 거쳐서 출력 단자(311)에 총 256개 연장 돌출한다. 가요성 기판(141)의 선단부에는 PDP(201)(도10)의 단자측에 열압착 접속하기 위한 출력 단자(311)가 설치되어 있다.
도7의 (b)는 도7의 (a)의 주사 드라이버 모듈(203a, 203b)을 42형 컬러 플라즈마 디스플레이 장치에 조립한 구성예를 나타내고 있다. 이 플라즈마 디스플레이 장치는 도10에 대응하여 주사 드라이버(203a, 203b), Y 공통 드라이버(204), 제어 회로(205), X 공통 드라이버(206) 및 어드레스 드라이버(202) 외에, 전원 기판(301), 어드레스 버스 기판(302) 및 X 버스 기판(303a, 303b)을 갖는다. 전원 기판(301)은 전원 회로를 갖고 전원을 공급한다. 어드레스 버스 기판(302)은 제어 회로(205) 및 어드레스 드라이버(202) 사이에 접속된다. X 버스 기판(303a, 303b)은 X 공통 드라이버(206) 및 PDP(201) 사이에 접속된다.
주사 드라이버 모듈(203a, 203b)은 출력 단자(311)[도7의 (a)]가 PDP(201)(도10) 이면의 좌측 스캔 단자 부분에 대해 열압착 접속되고, 입력 커넥터(312)[도7의 (a)]가 Y 공통 드라이버(204)에 접속된다. 주사 드라이버 모듈(203a, 203b), X버스 기판(303a, 303b) 및 어드레스 드라이버(202)는 PDP(201)의 이면으로 돌아 들어가도록 하여 접속된다. 주사 드라이버 모듈(203a, 203b) 등은, 상기한 바와 같이 가요성 기판(141)을 이용함으로써 가요성 기판(141)을 구부려 PDP(201)의 이면으로 돌아 들어가게 할 수 있다.
종래[도12의 (a) 및 (b), 도13의 (a) 및 (b)]는 밀봉 수지에 의해 IC 칩뿐만 아니라 본딩 와이어 및 그 주변의 실장 기판을 씌우도록 하여 구성하였지만, 제1내지 제7 실시 형태는 IC 칩의 표면 및/또는 와이어 접속부만의 한정된 영역에 보호막(수지)을 도포한다. 수지량을 줄임으로써 밀봉 수지 재료 내부에서의 열이 꼭 차는 것을 줄일 수 있다. 또한, 본딩 와이어를 공기 중에 노출시킴으로써, 이 와이어를 경유하게 하여 IC 칩 상의 발열을 공기 중에 방산하기 쉬워지도록 할 수 있다. 이에 의해, 밀봉 수지 재료 내부에서의 온도 상승을 방지하여 수지 재료의 변질, 품질 열화를 방지하는 동시에, IC 칩의 온도 상승을 방지함으로써 장기간에 걸친 신뢰성을 확보할 수 있는 구조가 실현된다.
특히, IC 칩의 실장 기판 구조로서 플라즈마 디스플레이 패널(PDP)과 같은 비교적 고전력을 소비하는 평면 디스플레이 패널을 구동하는 데 적합하고, IC 칩을 고밀도로 실장하는 것을 가능하게 하는 동시에, 품질 안정성 및 신뢰성이 높은 실장 구조를 제공할 수 있다. 또한, IC 칩 자신을 보호하기 위한 밀봉 수지 부분에 대해 그 밀봉의 방법을 고안함으로써 품질과 신뢰성이 높은 실장 구조를 제공할 수 있다.
상기한 반도체 칩 실장 기판은 평면 표시 장치에 이용하는 것이 바람직하고, 플라즈마 디스플레이에 이용하는 것이 더욱 바람직하고, 그 밖의 디스플레이에 이용할 수도 있다. 평면 표시 장치는 플라즈마 디스플레이, 일렉트롤 미네센스 및 액정 디스플레이(LCD) 등이고, 이 경우 상기한 플라즈마 디스플레이 패널 대신에, 평면 디스플레이 패널을 이용하면 좋다.
또한, 상기 실시 형태는 모두 본 발명을 실시하는 데 있어서의 구체화의 예를 나타낸 것에 지나지 않고, 이들에 의해 본 발명의 기술적 범위가 한정적으로 해석되어서는 안되는 것이다. 즉, 본 발명은 그 기술 사상, 또는 그 주요한 특징으로부터 일탈하는 일 없이 다양한 형태로 실시할 수 있다.
본 발명의 실시 형태는, 예를 들어 이하와 같이 다양한 적용이 가능하다.
(부기 1) 반도체 베어 칩과,
상기 반도체 베어 칩 사이에서 와이어 본딩에 의해 전기적인 접속이 실시되는 기판과,
상기 반도체 베어 칩의 표면에 설치되고, 또한 상기 본딩 와이어의 전체 또는 일부가 노출되도록 설치되는 제1 보호막을 갖는 반도체 칩 실장 기판.
(부기 2) 또한, 상기 기판 상의 상기 본딩 와이어의 접속부에 설치되는 제2 보호막을 갖는 부기 1에 기재된 반도체 칩 실장 기판.
(부기 3) 상기 제1 보호막은 수지인 부기 1에 기재된 반도체 칩 실장 기판.
(부기 4) 상기 제1 보호막은 실리콘 질화막인 부기 1에 기재된 반도체 칩 실장 기판.
(부기 5) 상기 제1 보호막은 상기 반도체 베어 칩의 표면에 대해 와이어 본딩 후에 형성, 또는 와이어 본딩 전에 형성된 것인 부기 1에 기재된 반도체 칩 실장 기판.
(부기 6) 상기 제1 보호막은 상기 반도체 베어 칩 상의 상기 본딩 와이어의 접속부를 씌우도록 설치되는 부기 1에 기재된 반도체 칩 실장 기판.
(부기 7) 상기 제1 보호막은 상기 반도체 베어 칩 상의 상기 본딩 와이어의 접속부가 노출되도록 설치되는 부기 1에 기재된 반도체 칩 실장 기판.
(부기 8) 상기 기판은 프린트 기판 또는 가요성 기판인 부기 1에 기재된 반도체 칩 실장 기판.
(부기 9) 상기 반도체 베어 칩은 프린트 기판 및 가요성 기판에 와이어 본딩에 의해 전기적인 접속이 실시되는 부기 1에 기재된 반도체 칩 실장 기판.
(부기 10) 중공부를 갖고, 또한 상기 반도체 베어 칩 및 상기 본딩 와이어 중 적어도 상방을 씌우도록 상기 기판에 설치되는 보호 커버를 더 갖는 부기 1에 기재된 반도체 칩 실장 기판.
(부기 11) 상기 보호 커버는 접착제에 의해 상기 기판에 고정되는 부기 10에 기재된 반도체 칩 실장 기판.
(부기 12) 상기 반도체 베어 칩이 상기 기판 상에 복수 설치되고,
상기 보호 커버는 하나 또는 복수의 반도체 베어 칩 및 본딩 와이어 중 적어도 상방을 씌우도록 상기 기판에 설치되는 부기 10에 기재된 반도체 칩 실장 기판.
(부기 13) 상기 반도체 베어 칩이 상기 기판에 복수 설치되는 부기 1에 기재된 반도체 칩 실장 기판.
(부기 14) 상기 기판에 접속되는 컨덴서를 더 갖는 부기 1에 기재된 반도체 칩 실장 기판.
(부기 15) 평면 디스플레이 패널과,
상기 평면 디스플레이 패널에 접속되는 부기 1에 기재된 반도체 칩 실장 기판을 갖는 평면 표시 장치.
이상 설명한 바와 같이, 보호막을 반도체 베어 칩의 표면에 설치함으로써, 주변 환경으로부터 반도체 베어 칩으로의 습기의 진입을 방지하여 접촉 등의 기계력에 의한 파괴를 방지할 수 있다. 또한, 본딩 와이어의 전체 또는 일부가 노출되도록 보호막을 설치함으로써, 이 본딩 와이어를 경유하게 하여 반도체 베어 칩의 발열을 공기 중으로 방산할 수 있다. 이에 의해, 보호막의 온도 상승을 방지하여 보호막의 변질, 품질 열화를 방지하는 동시에, 반도체 베어 칩의 온도 상승을 방지함으로써 장기간에 걸친 신뢰성을 확보할 수 있다.

Claims (5)

  1. 반도체 베어 칩과,
    상기 반도체 베어 칩 사이에서 와이어 본딩에 의해 전기적인 접속이 실시되는 기판과,
    상기 반도체 베어 칩의 표면에 설치되고, 또한 상기 본딩 와이어의 전체 또는 일부가 노출되도록 설치되는 제1 보호막을 갖는 것을 특징으로 하는 반도체 칩 실장 기판.
  2. 제1항에 있어서, 상기 기판 상의 상기 본딩 와이어의 접속부에 설치되는 제2 보호막을 더 갖는 것을 특징으로 하는 반도체 칩 실장 기판.
  3. 제1항에 있어서, 상기 반도체 베어 칩은 프린트 기판 및 가요성 기판에 와이어 본딩에 의해 전기적인 접속이 실시되는 것을 특징으로 하는 반도체 칩 실장 기판.
  4. 제1항에 있어서, 중공부를 갖고, 또한 상기 반도체 베어 칩 및 상기 본딩 와이어 중 적어도 상방을 씌우도록 상기 기판에 설치되는 보호 커버를 더 갖는 것을 특징으로 하는 반도체 칩 실장 기판.
  5. 평면 디스플레이 패널과,
    상기 평면 디스플레이 패널에 접속되는 청구항 1에 기재된 반도체 칩 실장 기판을 갖는 것을 특징으로 하는 평면 디스플레이.
KR10-2003-0003593A 2002-01-31 2003-01-20 반도체 칩 실장 기판 및 평면 디스플레이 KR20030065330A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002024492A JP2003229517A (ja) 2002-01-31 2002-01-31 半導体チップ実装基板及びフラットディスプレイ
JPJP-P-2002-00024492 2002-01-31

Publications (1)

Publication Number Publication Date
KR20030065330A true KR20030065330A (ko) 2003-08-06

Family

ID=19192277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0003593A KR20030065330A (ko) 2002-01-31 2003-01-20 반도체 칩 실장 기판 및 평면 디스플레이

Country Status (6)

Country Link
US (1) US7224044B2 (ko)
EP (1) EP1333489A3 (ko)
JP (1) JP2003229517A (ko)
KR (1) KR20030065330A (ko)
CN (1) CN1306576C (ko)
TW (1) TW580763B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966743B1 (ko) * 2010-02-16 2010-06-29 주식회사 삼성 에스앤에스 패널 온돌바닥 미장층의 균열방지구가 구비된 단열재

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001352A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100615246B1 (ko) 2004-08-28 2006-08-25 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR100637214B1 (ko) * 2005-02-19 2006-10-23 삼성에스디아이 주식회사 커버플레이트 장착구조 및 이를 구비한 플라즈마 디스플레이 모듈
KR100668858B1 (ko) * 2005-09-07 2007-01-16 주식회사 하이닉스반도체 적층형 패키지 모듈 및 그 제조방법
JP4667504B2 (ja) * 2006-07-20 2011-04-13 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
JP2009080361A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd プラズマディスプレイ表示装置
US7906372B2 (en) 2008-07-09 2011-03-15 Avago Technologies Fiber Ip (Singapore) Pte. Ltd Lens support and wirebond protector
US9086553B2 (en) 2011-06-27 2015-07-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Optical communications device having electrical bond pads that are protected by a protective coating, and a method for applying the protective coating
WO2013190638A1 (ja) * 2012-06-19 2013-12-27 パイオニア株式会社 導体の接続構造、電子機器
CN108257884A (zh) * 2018-01-24 2018-07-06 德淮半导体有限公司 半导体器件及其形成方法
CN108882523A (zh) * 2018-06-27 2018-11-23 青岛海信宽带多媒体技术有限公司 光模块
JP7311540B2 (ja) * 2019-02-04 2023-07-19 株式会社ソニー・インタラクティブエンタテインメント 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法
US11421431B1 (en) 2019-02-21 2022-08-23 ALP Supply, Inc. Erection anchor with coil legs

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567453A (en) 1979-06-29 1981-01-26 Hitachi Ltd Manufacture of semiconductor device
JPS5623759A (en) 1979-08-01 1981-03-06 Hitachi Ltd Resin-sealed semiconductor device and manufacture thereof
DE3784213T2 (de) 1986-10-29 1993-06-03 Toshiba Kawasaki Kk Elektronischer apparat mit einem keramischen substrat.
KR960012649B1 (en) 1987-04-22 1996-09-23 Hitachi Ltd Wafer scale or full wafer memory system, package, method thereof and wafer processing method employed therein
JPH03116941A (ja) 1989-09-29 1991-05-17 Fujitsu Ltd 半導体装置の製造方法
US5646439A (en) 1992-05-13 1997-07-08 Matsushita Electric Industrial Co., Ltd. Electronic chip component with passivation film and organic protective film
TW258829B (ko) * 1994-01-28 1995-10-01 Ibm
JP3221230B2 (ja) 1994-04-28 2001-10-22 ソニー株式会社 電子部材のコーティング方法
US5525839A (en) * 1994-12-30 1996-06-11 Vlsi Technology, Inc. Method of packing an IC die in a molded plastic employing an ultra-thin die coating process
JPH08204048A (ja) 1995-01-26 1996-08-09 Ibiden Co Ltd 半導体チップの封止構造
US5572070A (en) * 1995-02-06 1996-11-05 Rjr Polymers, Inc. Integrated circuit packages with heat dissipation for high current load
JPH10199911A (ja) 1996-11-14 1998-07-31 Nittetsu Semiconductor Kk 半導体装置及びその製造方法
JP3620185B2 (ja) * 1996-12-10 2005-02-16 株式会社デンソー 半導体センサ装置
JP3483720B2 (ja) 1997-02-12 2004-01-06 沖電気工業株式会社 半導体装置
CN1194458A (zh) * 1997-03-20 1998-09-30 三星航空产业株式会社 球点阵半导体器件外壳及其制造工艺
JP3392748B2 (ja) 1998-03-13 2003-03-31 日本電信電話株式会社 半導体光モジュールの製造方法
JP3192409B2 (ja) 1998-06-28 2001-07-30 株式会社日立製作所 液晶表示装置
JP3398609B2 (ja) * 1998-11-30 2003-04-21 シャープ株式会社 半導体装置
JP2000250425A (ja) * 1999-02-25 2000-09-14 Fujitsu Ltd ドライバｉｃ実装モジュール
DE19929754C2 (de) 1999-06-29 2001-08-16 Siemens Ag Verguß einer bestückten Baugruppe mit vibrationsdämpfender Gießmasse

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966743B1 (ko) * 2010-02-16 2010-06-29 주식회사 삼성 에스앤에스 패널 온돌바닥 미장층의 균열방지구가 구비된 단열재

Also Published As

Publication number Publication date
US7224044B2 (en) 2007-05-29
US20030141576A1 (en) 2003-07-31
CN1435808A (zh) 2003-08-13
TW200302561A (en) 2003-08-01
TW580763B (en) 2004-03-21
JP2003229517A (ja) 2003-08-15
EP1333489A3 (en) 2006-07-26
EP1333489A2 (en) 2003-08-06
CN1306576C (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
JP2001013883A (ja) ドライバｉｃ実装モジュール及びそれを使用した平板型表示装置
KR20030065330A (ko) 반도체 칩 실장 기판 및 평면 디스플레이
US8456384B2 (en) Plasma display device
JP2002351346A (ja) フラットパネル型表示装置
EP1835555A2 (en) Organic light emmiting display (OLED)
WO2007020697A1 (ja) フラットディスプレイ装置
JP4841936B2 (ja) プラズマディスプレイ装置
KR100966948B1 (ko) 플라즈마 디스플레이 장치
US20060158120A1 (en) Plasma display apparatus
JP2008298828A (ja) プラズマディスプレイ装置
JP2007212882A (ja) プラズマディスプレイ装置
JP4220502B2 (ja) プラズマディスプレイ装置
KR100646545B1 (ko) 플라즈마 디스플레이 장치
JP4590220B2 (ja) プラズマディスプレイ装置
KR100926611B1 (ko) 스캔 구동장치 및 이를 이용한 플라즈마 디스플레이 장치
EP2104090A2 (en) Plasma display device
EP1632929A2 (en) Plasma display apparatus and arrangement of its electrode connection pads
JP2013088445A (ja) 画像表示パネル用の駆動モジュール、およびそれを用いた画像表示装置
KR100683663B1 (ko) 플라즈마 디스플레이 장치
KR20110040154A (ko) 플라즈마 디스플레이 장치
JP2007333838A (ja) 画像表示装置
KR100907235B1 (ko) 플랫 디스플레이 장치
KR100592265B1 (ko) 플라즈마 표시장치
JP2008216933A (ja) 半導体装置およびプラズマディスプレイ装置
KR100634728B1 (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application