JPH10199911A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10199911A JPH10199911A JP9330879A JP33087997A JPH10199911A JP H10199911 A JPH10199911 A JP H10199911A JP 9330879 A JP9330879 A JP 9330879A JP 33087997 A JP33087997 A JP 33087997A JP H10199911 A JPH10199911 A JP H10199911A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- inner lead
- semiconductor
- resin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 220
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 56
- 239000009719 polyimide resin Substances 0.000 claims abstract description 21
- 229920001721 polyimide Polymers 0.000 claims abstract description 16
- 229920006122 polyamide resin Polymers 0.000 claims abstract description 11
- 229920005989 resin Polymers 0.000 claims description 60
- 239000011347 resin Substances 0.000 claims description 60
- 239000000463 material Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 41
- 229920005992 thermoplastic resin Polymers 0.000 claims description 33
- 238000005520 cutting process Methods 0.000 claims description 12
- 229920006259 thermoplastic polyimide Polymers 0.000 claims description 12
- 229920006345 thermoplastic polyamide Polymers 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 abstract description 59
- 229920001169 thermoplastic Polymers 0.000 abstract 1
- 239000004416 thermosoftening plastic Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000005260 alpha ray Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
リードとを固定して製造工程の大幅な簡略化及び削減化
を図る。 【解決手段】 LOC(Lead On Chip)構造を持つもの
であり、DRAMが形成された半導体チップ1の表面に
は、熱可塑性(熱硬化性)ポリイミド系樹脂或いは熱可
塑性(熱硬化性)ポリアミド系樹脂からなる保護膜11
が形成されている。そして、半導体チップ1の保護膜1
1が形成された上面にリードフレーム15の下面が位置
合わせされ、対向するバスバー18間の部位からボンデ
ィングパッド13が臨むように、半導体チップ1の上面
とインナーリード15の先端部位の下面とが保護膜11
のみを介して当該保護膜11により接着固定される。
Description
の製造方法に関し、特に大規模集積回路のLOC(Lead
On Chip)構造を持つパッケージに適用して好適な技術
である。
に大型化した半導体チップを収納して高密度の実装を図
れることから、例えば16Mビット等のDRAMに適し
ている。LOC構造の半導体装置の一例については、例
えば特開平4−291950号公報に例示されている。
ここに示された半導体装置においては、図11に示すよ
うに、リードフレームのインナーリード101に帯状で
両面に接着剤が塗布された絶縁テープ102が予め貼着
されている。一方、メモリセル及びその周辺回路等が形
成された半導体チップ103の所定範囲には、α線保護
膜としてのポリイミド膜104が予め貼着されている。
そして、図示の如く絶縁テープ102を介して半導体チ
ップ103のポリイミド膜104の上面とインナーリー
ド101とが接着固定され、更に半導体チップ103に
形成されたボンディングパッド105とインナーリード
101とがボンディングワイヤ106によって接続され
ている。なお、この特開平4−291950号公報の半
導体装置においては、絶縁テープ102を櫛歯状とし、
ボイドの発生を防止している。
2を用いて簡略に説明する。この製造工程は、半導体ウ
ェハから個々の半導体チップを切り出す前までの前工程
群と、切り出した後の後工程群とに別れる。先ず、前工
程群の初工程として、半導体ウェハにメモリセル及びそ
の周辺回路等を形成し、当該半導体ウェハに複数の半導
体チップを形成する(ステップS101)。
ストを経て(ステップS102)、各半導体チップの全
面にα線保護膜となる材料膜、ここではポリイミド系樹
脂膜を塗布形成する(ステップS103)。続いて、保
護膜が形成された半導体ウェハを所定温度で加熱し(ス
テップS104)、各半導体チップの保護膜の表面にフ
ォトレジストを塗布し(ステップS105)、フォトリ
ソグラフィーにより現像、パターニングして、エッチン
グマスクを形成する(ステップS106)。続いて、保
護膜を異方性エッチングし、エッチングマスクに倣った
形状に保護膜を加工して、保護膜に下層の半導体チップ
に形成されたボンディングパッドの表面を露出させる複
数の開孔を形成する(ステップS107)。続いて、レ
ジストマスクにO2 プラズマを用いた灰化処理を施して
除去した(ステップS108)後、バックグラインド
(ステップS109)、レーザーリペア(ステップS1
10)を経て、前工程群の最終工程であるフルウェハテ
ストを行う(ステップS111)。
グを行って半導体ウェハから各半導体チップを切り出す
(ステップS112)。このとき、ステップS112の
作業と並んで、以下の3工程を行う。先ず、絶縁テープ
である帯状のポリイミド膜の両面にポリイミド系樹脂材
料よりなる接着剤を塗布した(ステップS113)後、
インナーリードに絶縁テープを接着して(ステップS1
14)、絶縁テープを所定形状に整形する(ステップS
115)。
護膜表面に絶縁テープを介してインナーリードを加圧
し、更に加熱して半導体チップとインナーリードとを接
着固定し(ステップS116)、各半導体チップを炉内
に搬入してポストベークを施す(ステップS117:こ
の工程は不要である場合がある。)。しかる後、保護膜
に形成された開孔内のボンディングパッドとインナーリ
ードとをボンディングワイヤにより接続し(ステップS
118)、各半導体チップの全体を被覆するように樹脂
モールドを施し(ステップS119)、パッケージを完
成させる。
絶縁テープの両面に同質の接着剤を塗布して絶縁テープ
全体の膜厚を適切に調整することができ、封止樹脂や半
導体チップのクラック発生を防止することができるが、
その反面、インナーリードに絶縁テープを接着するため
の諸工程(ステップS113〜S115)が必要であ
り、リードフレームの製造工程が増加且つ煩雑化すると
いう問題がある。更に、絶縁テープはテープ切断に起因
するバリの発生や、異物付着等を招き易く、取り扱いが
極めて困難であるほか、部品点数が増えるために大幅な
コストの増加を招来するという問題がある。
リードとの接着に絶縁テープを用いることなく、容易且
つ確実に簡素な構成のLOC構造を持つ半導体装置を実
現することである。
リードフレームのインナーリードに半導体チップが絶縁
状態で接着固定され、前記半導体チップに形成されたボ
ンディングパッドと前記インナーリードとがボンディン
グワイヤで接続されてなる構造の半導体装置であって、
前記半導体チップの表面に熱可塑性樹脂膜が形成されて
おり、前記熱可塑性樹脂膜の上面と前記インナーリード
の下面とが直接的に接着されている。
は、熱可塑性ポリイミド系樹脂膜或いは熱可塑性ポリア
ミド系樹脂膜である。
前記ボンディングパッドの表面を露出させる開孔が形成
されており、前記開孔内の前記ボンディングパッドと前
記インナーリードとが前記ボンディングワイヤで接続さ
れている。
フレームのインナーリードに半導体チップが絶縁状態で
接着固定され、前記半導体チップに形成されたボンディ
ングパッドと前記インナーリードとがボンディングワイ
ヤで接続されてなる構造の半導体装置であって、前記半
導体チップの表面に熱硬化性樹脂膜が形成されており、
前記熱硬化性樹脂膜の上面と前記インナーリードの下面
とが直接的に接着されている。
は、熱硬化性ポリイミド系樹脂膜或いは熱硬化性ポリア
ミド系樹脂膜である。
前記ボンディングパッドの表面を露出させる開孔が形成
されており、前記開孔内の前記ボンディングパッドと前
記インナーリードとが前記ボンディングワイヤで接続さ
れている。
ードフレームのインナーリードに半導体チップが絶縁状
態で接着固定され、前記半導体チップに形成されたボン
ディングパッドと前記インナーリードとがボンディング
ワイヤで接続されてなる構造の半導体装置であって、前
記半導体チップと前記インナーリードとの間に、前記半
導体チップの表面を覆う熱可塑性樹脂膜が形成されてお
り、前記熱可塑性樹脂膜のみにより前記半導体チップと
前記インナーリードとが接着されている。
は、熱可塑性ポリイミド系樹脂膜或いは熱可塑性ポリア
ミド系樹脂膜である。
前記ボンディングパッドの表面を露出させる開孔が形成
されており、前記開孔内の前記ボンディングパッドと前
記インナーリードとが前記ボンディングワイヤで接続さ
れている。
ードフレームのインナーリードに半導体チップが絶縁状
態で接着固定され、前記半導体チップに形成されたボン
ディングパッドと前記インナーリードとがボンディング
ワイヤで接続されてなる構造の半導体装置であって、前
記半導体チップと前記インナーリードとの間に、前記半
導体チップの表面を覆う熱硬化性樹脂膜が形成されてお
り、前記熱硬化性樹脂膜のみにより前記半導体チップと
前記インナーリードとが接着されている。
は、熱硬化性ポリイミド系樹脂膜或いは熱硬化性ポリア
ミド系樹脂膜である。
前記ボンディングパッドの表面を露出させる開孔が形成
されており、前記開孔内の前記ボンディングパッドと前
記インナーリードとが前記ボンディングワイヤで接続さ
れている。
ードフレームのインナーリードに半導体チップが絶縁状
態で接着固定され、前記半導体チップに形成されたボン
ディングパッドと前記インナーリードとがボンディング
ワイヤで接続されてなる構造の半導体装置であって、下
面が前記半導体チップに接着し、上面が前記インナーリ
ードに接着する熱可塑性樹脂膜を有する。
は、熱可塑性ポリイミド系樹脂膜或いは熱可塑性ポリア
ミド系樹脂膜である。
前記ボンディングパッドの表面を露出させる開孔が形成
されており、前記開孔内の前記ボンディングパッドと前
記インナーリードとが前記ボンディングワイヤで接続さ
れている。
ードフレームのインナーリードに半導体チップが絶縁状
態で接着固定され、前記半導体チップに形成されたボン
ディングパッドと前記インナーリードとがボンディング
ワイヤで接続されてなる構造の半導体装置であって、下
面が前記半導体チップに接着し、上面が前記インナーリ
ードに接着する熱硬化性樹脂膜を有する。
は、熱硬化性ポリイミド系樹脂膜或いは熱硬化性ポリア
ミド系樹脂膜である。
前記ボンディングパッドの表面を露出させる開孔が形成
されており、前記開孔内の前記ボンディングパッドと前
記インナーリードとが前記ボンディングワイヤで接続さ
れている。
ウェハ全面に揮発成分が添加された熱可塑性樹脂材料を
塗布する第1の工程と、前記半導体ウェハを第1の温度
で加熱する第2の工程と、前記半導体ウェハから複数の
半導体チップを切り出す第3の工程と、前記半導体チッ
プとインナーリードとを前記熱可塑性樹脂材料のみを介
して接触させ、両者を前記第1の温度より高い第2の温
度で加熱圧着する第4の工程と、前記半導体チップのボ
ンディングパッドと前記インナーリードとをボンディン
グワイヤにより接続する第5の工程とを含む。
記揮発成分の揮発温度より高く前記熱可塑性樹脂材料の
可塑温度より低い温度範囲内にあり、前記第2の温度
が、前記熱可塑性樹脂材料の可塑温度より高い温度範囲
内にある。
前記第3の工程の前に、前記熱可塑性樹脂材料に前記ボ
ンディングパッドの表面を露出させる開孔を形成する第
6の工程を更に含み、前記第5の工程において、前記開
孔内の前記ボンディングパッドと前記インナーリードと
を前記ボンディングワイヤで接続する。
は、熱可塑性ポリイミド系樹脂材料或いは熱可塑性ポリ
アミド系樹脂材料である。
は、半導体ウェハ全面に熱硬化性樹脂材料を塗布する第
1の工程と、前記熱硬化性樹脂材料に弾力性を持たせて
加工を容易にするために前記半導体ウェハを第1の温度
で加熱する第2の工程と、前記半導体ウェハから複数の
半導体チップを切り出す第3の工程と、前記半導体チッ
プとインナーリードとを前記熱硬化性樹脂材料のみを介
して接触させ、両者を前記第1の温度より高い第2の温
度で加熱圧着する第4の工程と、前記半導体チップのボ
ンディングパッドと前記インナーリードとをボンディン
グワイヤにより接続する第5の工程とを含む。
記熱硬化性樹脂材料の硬化温度より低い温度範囲内にあ
り、前記第2の温度が、前記熱硬化性樹脂材料の硬化温
度より高い温度範囲内にある。
前記第3の工程の前に、前記熱硬化性樹脂材料に前記ボ
ンディングパッドの表面を露出させる開孔を形成する第
6の工程を更に含み、前記第5の工程において、前記開
孔内の前記ボンディングパッドと前記インナーリードと
を前記ボンディングワイヤで接続する。
は、熱硬化性ポリイミド系樹脂材料或いは熱硬化性ポリ
アミド系樹脂材料である。
形成する保護膜として、熱可塑性樹脂膜或いは熱硬化性
樹脂膜を形成し、半導体チップとインナーリードとの接
着時に所定の温度調整の下で両者を接着固定する。即ち
この場合、半導体チップとインナーリードとの間に絶縁
テープ等の絶縁材を配することなく、両者間に前記保護
膜のみを介在させて、この保護膜をα線からの保護のみ
ならず絶縁材料且つ接着材料として用いる。このよう
に、極めて簡素な構成で半導体チップとインナーリード
とが固定されるために製造工程の大幅な簡略化及び削減
化が可能となり、しかも保護膜の膜厚を調整することに
より封止樹脂や半導体チップのクラック発生を防止する
ことも可能となる。
半導体装置及びその製造方法のいくつかの実施形態を図
面を用いて詳細に説明する。
半導体装置の概略構成について説明する。図1は、この
半導体装置のモールド樹脂を取り去った状態を模式的に
示す平面図であり、図2は図1中のインナーリード15
からボンディングパッド13の近傍までの領域の断面図
である。この半導体装置は、半導体素子(ここではDR
AMを例示する。)が形成された半導体チップ1と、こ
の半導体チップ1に固定されるリードフレーム2とから
構成されている。
ンジスタ及びキャパシタが形成されてなる複数のメモリ
セル(メモリセル領域)がマトリクス状に形成されてお
り、メモリセルアレイの周辺には、メモリセルの複数の
周辺回路(周辺回路領域)等が形成されてなる。この半
導体チップ1の表面には、メモリセル領域や周辺回路領
域を覆うように、これらの回路をα線から保護するため
の保護膜11が形成されている。この保護膜11として
は、熱可塑性樹脂材料、例えば熱可塑性ポリイミド系樹
脂或いは熱可塑性ポリアミド系樹脂からなるものであ
る。そして、この保護膜11には半導体チップ1の表面
の一部を露出させる複数の開孔12が形成されており、
開孔12内には図2に示すように導電材からなり半導体
チップ1の所定部位と導通するボンディングパッド13
が形成されている。
にデバイスホール14が開口形成され、このデバイスホ
ール14の周縁部の対向する両端からそれぞれデバイス
ホール14へ突出するように略対称に形成された複数の
インナーリード15と、各インナーリード15と接続さ
れてなるアウターリード16と、インナーリード15と
アウターリード16との境界部位を横断するように設け
られたダムバー17と、デバイスホール14の周縁部の
対向する各端に配列するインナーリード15のうち最端
に配されたインナーリード15同士を連接すると共に他
のインナーリード15の先端に沿って設けられたバスバ
ー18と、ダムバー17を支持するベース部19と、こ
のベース部19に一定間隔をもって形成されたスプロケ
ットホール20とを備えて構成されている。なお、この
リードフレーム2は、複数の半導体チップ1に対応して
用いることができるように、複数個が連続して形成され
ており、図1では半導体チップ1の1個に対応する1個
分のリードフレーム2が示されている。
1の保護膜11が形成された上面にリードフレーム2の
下面が位置合わせされ、対向するバスバー18間の部位
からボンディングパッド13が臨むように、半導体チッ
プ1の上面とインナーリード15の先端部位の下面とが
保護膜11のみを介して当該保護膜11により接着固定
されている。この場合、後述するように保護膜11の熱
可塑性を利用して接着がなされており、しかも保護膜1
1はポリイミド系樹脂或いはポリアミド系樹脂であるこ
とから、半導体チップ1とインナーリード15との接着
部位における絶縁材としても十分に機能することにな
る。
上面とそれと対応するボンディングパッド13とが、い
わゆるワイヤボンディング法によって金(Au)線から
なるボンディングワイヤ21により接続されている。こ
のボンディングワイヤ21としては、銅(Cu)線や、
金属ワイヤの表面に絶縁性樹脂を被覆した被覆線等を用
いても好適である。
れ、ダムバー17が切断されて各々独立してなるアウタ
ーリード16は、DRAMを構成する各回路に電源電圧
を供給する電源端子や、データ信号入力端子、ライトイ
ネーブル端子、ロウアドレスストロープ信号端子、コラ
ムアドレスストロープ信号端子、データ信号出力端子、
基準電圧端子、空き端子等として用いられることにな
る。
方法について説明する。図3は、この製造方法を工程順
に示す概略工程フロー図であり、図4は半導体チップの
平面図、図5はリードフレームの平面図である。
半導体チップを切り出す前までの前工程群と、切り出し
た後の後工程群とに別れる。先ず、前工程群の初工程と
して、半導体ウェハにメモリセル及びその周辺回路等を
形成し、当該半導体ウェハに複数の半導体チップ1を形
成する(ステップS1)。
テストを経て(ステップS2)、図4に示すように各半
導体チップ1の全面に、揮発成分を含有し、α線保護膜
となると共に接着剤且つ絶縁材料として機能する熱可塑
性樹脂膜、ここでは熱可塑性ポリイミド系樹脂膜或いは
熱可塑性ポリアミド系樹脂膜である保護膜11を塗布形
成する(ステップS3)。続いて、保護膜11が形成さ
れた半導体ウェハを所定温度T1で加熱(ステップS
4)する。この所定温度T1は、揮発成分の蒸発温度よ
り高く、保護膜11の可塑温度より低い温度範囲内にあ
ることが必要である。続いて、各半導体チップ1の保護
膜11の表面にフォトレジストを塗布し(ステップS
5)、フォトリソグラフィーにより現像、パターニング
して、エッチングマスクを形成する(ステップS6)。
続いて、保護膜11を異方性エッチングし、エッチング
マスクに倣った形状に保護膜11を加工して、保護膜1
1に下層の半導体チップ1に形成されたボンディングパ
ッド13の表面を露出させる複数の開孔12を形成する
(ステップS7)。続いて、レジストマスクにO2 プラ
ズマを用いた灰化処理を施して除去した(ステップS
8)後、バックグラインド(ステップS9)、レーザー
リペア(ステップS10)を経て、前工程群の最終工程
であるフルウェハテストを行う(ステップS11)。
グを行って半導体ウェハから各半導体チップを切り出す
(ステップS12)。なお、第1の実施形態において
は、従来例の如く絶縁テープを形成する必要がないた
め、この絶縁テープの製造工程が省略されることにな
る。
成された上面に図5に示すリードフレーム2の下面を位
置合わせし、対向するバスバー18間の部位からボンデ
ィングパッド13が臨むように、半導体チップ1の上面
とインナーリード15の先端部位の下面とを保護膜11
のみを介して接触させ、所定温度T2に加熱して半導体
チップ1の上面とインナーリード15の先端部位の下面
とを圧着する(ステップS13)。この所定温度T2
は、保護膜11の可塑温度より高い範囲内にあり、従っ
て図2に示すように半導体チップ1の上面にインナーリ
ード15の先端部位の下面が確実に接着固定される。こ
こで、保護膜11として熱可塑性ポリイミド系樹脂膜を
用いた場合に、この熱可塑性ポリイミド系樹脂膜におけ
る温度と圧力の具体的関係の一例を図6に示す。この図
6においては、横軸が温度(℃)、縦軸が圧力(kgf
/cm2 )であり、斜線で示す部位が接着効果に優れた
範囲を表している。従って、例えばこの図6に基づいて
所定温度T2を定めればよい。
て、インナーリード15の先端部位の下面が半導体チッ
プ1の上面により確実に接着固定されるようにポストベ
ークを施す(ステップS14:この工程は不要である場
合がある。)。しかる後、保護膜11に形成された開孔
12内のボンディングパッド13とインナーリード15
の先端部位の上面とをワイヤボンディング法を用いてボ
ンディングワイヤ21により接続し(ステップS1
5)、各半導体チップ1の全体を被覆するように樹脂モ
ールドを施し(ステップS16)、パッケージを完成さ
せる。
いては、半導体チップ1の表面に塗布形成する保護膜1
1として、熱可塑性ポリイミド(或いはポリアミド)系
樹脂膜を形成し、半導体チップ1とインナーリード15
との接着時に所定の温度調整の下で両者を接着固定す
る。即ちこの場合、半導体チップ1とインナーリード1
5との間に絶縁テープ等の絶縁材を配することなく、両
者間に保護膜11のみを介在させて、この保護膜11を
α線からの保護のみならず絶縁材料且つ接着材料として
用いる。このように、極めて簡素な構成で半導体チップ
1とインナーリード15とが固定されるために製造工程
の大幅な簡略化及び削減化が可能となり、しかも温度サ
イクルによる応力が吸収できる程度となるように保護膜
11の膜厚を調整することにより封止樹脂や半導体チッ
プ1のクラック発生を防止することも可能となる。
チップ1とインナーリード15との接着に絶縁テープを
用いることなく、容易且つ確実に簡素な構成のLOC構
造を持つ半導体装置を実現することができる。
半導体装置の概略構成は、第1の実施形態のそれとほぼ
同様であるが、保護膜の主材料が異なる点で相違する。
図7は、この半導体装置のモールド樹脂を取り去った状
態を模式的に示す平面図であり、図8は図7中のインナ
ーリード15からボンディングパッド13の近傍までの
領域の断面図である。なお、第1の実施形態の半導体装
置と同様の構成部材等については同符号を記す。この半
導体装置においては、半導体チップ1の上面に塗布形成
された保護膜22が、熱硬化性樹脂材料、例えば熱硬化
性ポリイミド系樹脂或いは熱硬化性ポリアミド系樹脂を
材料として形成されている。その他の構成については、
第1の実施形態の半導体装置と同様である。
方法について説明する。図9は、この製造方法を工程順
に示す概略工程フロー図であり、図10は半導体チップ
の平面図である。
半導体チップを切り出す前までの前工程群と、切り出し
た後の後工程群とに別れる。先ず、前工程群の初工程と
して、半導体ウェハにメモリセル及びその周辺回路等を
形成し、当該半導体ウェハに複数の半導体チップ1を形
成する(ステップS21)。
テストを経て(ステップS22)、図10に示すように
各半導体チップ1の全面に、α線保護膜となると共に接
着剤且つ絶縁材料として機能する熱硬化性樹脂膜、ここ
では熱硬化性ポリイミド系樹脂膜或いは熱硬化性ポリア
ミド系樹脂膜である保護膜22を塗布形成する(ステッ
プS23)。続いて、保護膜22に弾力性を持たせて加
工を容易にするために、保護膜22が形成された半導体
ウェハを所定温度T3で加熱(ステップS24)する。
この所定温度T3は、保護膜22の硬化温度より低い温
度範囲にあることが必要である。続いて、各半導体チッ
プ1の保護膜22の表面にフォトレジストを塗布し(ス
テップS25)、フォトリソグラフィーにより現像、パ
ターニングして、エッチングマスクを形成する(ステッ
プS26)。続いて、保護膜22を異方性エッチング
し、エッチングマスクに倣った形状に保護膜22を加工
して、保護膜22に下層の半導体チップ1に形成された
ボンディングパッド13の表面を露出させる複数の開孔
12を形成する(ステップS27)。続いて、レジスト
マスクにO2 プラズマを用いた灰化処理を施して除去し
た(ステップS28)後、バックグラインド(ステップ
S29)、レーザーリペア(ステップS30)を経て、
前工程群の最終工程であるフルウェハテストを行う(ス
テップS31)。
グを行って半導体ウェハから各半導体チップを切り出す
(ステップS32)。なお、第2の実施形態において
は、第1の実施形態と同様に、従来例の如く絶縁テープ
を形成する必要がないため、この絶縁テープの製造工程
が省略されることになる。
成された上面に図5と同様のリードフレーム2の下面を
位置合わせし、対向するバスバー18間の部位からボン
ディングパッド13が臨むように、半導体チップ1の上
面とインナーリード15の先端部位の下面とを保護膜1
1のみを介して接触させ、所定温度T4に加熱して半導
体チップ1の上面とインナーリード15の先端部位の下
面とを圧着する(ステップS33)。この所定温度T4
は、保護膜22の硬化温度より高い範囲内にあり、従っ
て図8に示すように半導体チップ1の上面にインナーリ
ード15の先端部位の下面が確実に接着固定される。
て、インナーリード15の先端部位の下面が半導体チッ
プ1の上面により確実に接着固定されるようにポストベ
ークを施す(ステップS34:この工程は不要である場
合がある。)。しかる後、保護膜22に形成された開孔
12内のボンディングパッド13とインナーリード15
の先端部位の上面とをワイヤボンディング法を用いてボ
ンディングワイヤ21により接続し(ステップS3
5)、各半導体チップ1の全体を被覆するように樹脂モ
ールドを施し(ステップS36)、パッケージを完成さ
せる。
いては、半導体チップ1の表面に塗布形成する保護膜2
2として、熱硬化性ポリイミド(或いはポリアミド)系
樹脂膜を形成し、半導体チップ1とインナーリード15
との接着時に所定の温度調整の下で両者を接着固定す
る。即ちこの場合、半導体チップ1とインナーリード1
5との間に絶縁テープ等の絶縁材を配することなく、両
者間に保護膜22のみを介在させて、この保護膜22を
α線からの保護のみならず絶縁材料且つ接着材料として
用いる。このように、極めて簡素な構成で半導体チップ
1とインナーリード15とが固定されるために製造工程
の大幅な簡略化及び削減化が可能となり、しかも温度サ
イクルによる応力が吸収できる程度となるように保護膜
22の膜厚を調整することにより封止樹脂や半導体チッ
プ1のクラック発生を防止することも可能となる。
チップ1とインナーリード15との接着に絶縁テープを
用いることなく、容易且つ確実に簡素な構成のLOC構
造を持つ半導体装置を実現することができる。
ーリードとの接着に絶縁テープを用いることなく、容易
且つ確実に簡素な構成のLOC構造を持つ半導体装置を
実現することができる。
略平面図である。
ドの近傍までの領域を示す概略断面図である。
工程順に示す概略工程フロー図である。
図である。
圧力の具体的関係の一例を示す特性図である。
略平面図である。
ドの近傍までの領域を示す概略断面図である。
工程順に示す概略工程フロー図である。
面図である。
ある。
概略工程フロー図である。
Claims (18)
- 【請求項1】 リードフレームのインナーリードに半導
体チップが絶縁状態で接着固定され、前記半導体チップ
に形成されたボンディングパッドと前記インナーリード
とがボンディングワイヤで接続されてなる構造の半導体
装置であって、 前記半導体チップの表面に熱可塑性樹脂膜が形成されて
おり、前記熱可塑性樹脂膜の上面と前記インナーリード
の下面とが直接的に接着されていることを特徴とする半
導体装置。 - 【請求項2】 リードフレームのインナーリードに半導
体チップが絶縁状態で接着固定され、前記半導体チップ
に形成されたボンディングパッドと前記インナーリード
とがボンディングワイヤで接続されてなる構造の半導体
装置であって、 前記半導体チップの表面に熱硬化性樹脂膜が形成されて
おり、前記熱硬化性樹脂膜の上面と前記インナーリード
の下面とが直接的に接着されていることを特徴とする半
導体装置。 - 【請求項3】 リードフレームのインナーリードに半導
体チップが絶縁状態で接着固定され、前記半導体チップ
に形成されたボンディングパッドと前記インナーリード
とがボンディングワイヤで接続されてなる構造の半導体
装置であって、 前記半導体チップと前記インナーリードとの間に、前記
半導体チップの表面を覆う熱可塑性樹脂膜が形成されて
おり、前記熱可塑性樹脂膜のみにより前記半導体チップ
と前記インナーリードとが接着されていることを特徴と
する半導体装置。 - 【請求項4】 リードフレームのインナーリードに半導
体チップが絶縁状態で接着固定され、前記半導体チップ
に形成されたボンディングパッドと前記インナーリード
とがボンディングワイヤで接続されてなる構造の半導体
装置であって、 前記半導体チップと前記インナーリードとの間に、前記
半導体チップの表面を覆う熱硬化性樹脂膜が形成されて
おり、前記熱硬化性樹脂膜のみにより前記半導体チップ
と前記インナーリードとが接着されていることを特徴と
する半導体装置。 - 【請求項5】 リードフレームのインナーリードに半導
体チップが絶縁状態で接着固定され、前記半導体チップ
に形成されたボンディングパッドと前記インナーリード
とがボンディングワイヤで接続されてなる構造の半導体
装置であって、 下面が前記半導体チップに接着し、上面が前記インナー
リードに接着する熱可塑性樹脂膜を有することを特徴と
する半導体装置。 - 【請求項6】 リードフレームのインナーリードに半導
体チップが絶縁状態で接着固定され、前記半導体チップ
に形成されたボンディングパッドと前記インナーリード
とがボンディングワイヤで接続されてなる構造の半導体
装置であって、 下面が前記半導体チップに接着し、上面が前記インナー
リードに接着する熱硬化性樹脂膜を有することを特徴と
する半導体装置。 - 【請求項7】 前記熱可塑性樹脂膜は、熱可塑性ポリイ
ミド系樹脂膜或いは熱可塑性ポリアミド系樹脂膜である
ことを特徴とする請求項1、3又は5のいずれか1項に
記載の半導体装置。 - 【請求項8】 前記熱可塑性樹脂膜に前記ボンディング
パッドの表面を露出させる開孔が形成されており、前記
開孔内の前記ボンディングパッドと前記インナーリード
とが前記ボンディングワイヤで接続されていることを特
徴とする請求項1,3,5又は7のいずれか1項に記載
の半導体装置。 - 【請求項9】 前記熱硬化性樹脂膜は、熱硬化性ポリイ
ミド系樹脂膜或いは熱硬化性ポリアミド系樹脂膜である
ことを特徴とする請求項2,4又は6のいずれか1項に
記載の半導体装置。 - 【請求項10】 前記熱硬化性樹脂膜に前記ボンディン
グパッドの表面を露出させる開孔が形成されており、前
記開孔内の前記ボンディングパッドと前記インナーリー
ドとが前記ボンディングワイヤで接続されていることを
特徴とする請求項2,4,6又は9のいずれか1項に記
載の半導体装置。 - 【請求項11】 半導体ウェハ全面に揮発成分が添加さ
れた熱可塑性樹脂材料を塗布する第1の工程と、 前記半導体ウェハを第1の温度で加熱する第2の工程
と、 前記半導体ウェハから複数の半導体チップを切り出す第
3の工程と、 前記半導体チップとインナーリードとを前記熱可塑性樹
脂材料のみを介して接触させ、両者を前記第1の温度よ
り高い第2の温度で加熱圧着する第4の工程と、 前記半導体チップのボンディングパッドと前記インナー
リードとをボンディングワイヤにより接続する第5の工
程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項12】 前記第1の温度が、前記揮発成分の揮
発温度より高く前記熱可塑性樹脂材料の可塑温度より低
い温度範囲内にあり、前記第2の温度が、前記熱可塑性
樹脂材料の可塑温度より高い温度範囲内にあることを特
徴とする請求項11に記載の半導体装置の製造方法。 - 【請求項13】 前記第2の工程の後、前記第3の工程
の前に、前記熱可塑性樹脂材料に前記ボンディングパッ
ドの表面を露出させる開孔を形成する第6の工程を更に
含み、 前記第5の工程において、前記開孔内の前記ボンディン
グパッドと前記インナーリードとを前記ボンディングワ
イヤで接続することを特徴とする請求項11又は12に
記載の半導体装置の製造方法。 - 【請求項14】 前記熱可塑性樹脂材料は、熱可塑性ポ
リイミド系樹脂材料或いは熱可塑性ポリアミド系樹脂材
料であることを特徴とする請求項11〜13のいずれか
1項に記載の半導体装置の製造方法。 - 【請求項15】 半導体ウェハ全面に熱硬化性樹脂材料
を塗布する第1の工程と、 前記熱硬化性樹脂材料に弾力性を持たせて加工を容易に
するために前記半導体ウェハを第1の温度で加熱する第
2の工程と、 前記半導体ウェハから複数の半導体チップを切り出す第
3の工程と、 前記半導体チップとインナーリードとを前記熱硬化性樹
脂材料のみを介して接触させ、両者を前記第1の温度よ
り高い第2の温度で加熱圧着する第4の工程と、 前記半導体チップのボンディングパッドと前記インナー
リードとをボンディングワイヤにより接続する第5の工
程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項16】 前記第1の温度が、前記熱硬化性樹脂
材料の硬化温度より低い温度範囲内にあり、前記第2の
温度が、前記熱硬化性樹脂材料の硬化温度より高い温度
範囲内にあることを特徴とする請求項15に記載の半導
体装置の製造方法。 - 【請求項17】 前記第2の工程の後、前記第3の工程
の前に、前記熱硬化性樹脂材料に前記ボンディングパッ
ドの表面を露出させる開孔を形成する第6の工程を更に
含み、 前記第5の工程において、前記開孔内の前記ボンディン
グパッドと前記インナーリードとを前記ボンディングワ
イヤで接続することを特徴とする請求項15又は16に
記載の半導体装置の製造方法。 - 【請求項18】 前記熱硬化性樹脂材料は、熱硬化性ポ
リイミド系樹脂材料或いは熱硬化性ポリアミド系樹脂材
料であることを特徴とする請求項15〜17のいずれか
1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9330879A JPH10199911A (ja) | 1996-11-14 | 1997-11-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31690296 | 1996-11-14 | ||
JP8-316902 | 1996-11-14 | ||
JP9330879A JPH10199911A (ja) | 1996-11-14 | 1997-11-14 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10199911A true JPH10199911A (ja) | 1998-07-31 |
Family
ID=26568849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9330879A Pending JPH10199911A (ja) | 1996-11-14 | 1997-11-14 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6274406B1 (ja) |
JP (1) | JPH10199911A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1306576C (zh) * | 2002-01-31 | 2007-03-21 | 富士通日立等离子显示器股份有限公司 | 半导体芯片安装衬底和平面显示器 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100652517B1 (ko) * | 2004-03-23 | 2006-12-01 | 삼성전자주식회사 | 리드-칩 직접 부착형 반도체 패키지, 그 제조 방법 및 장치 |
CN111199941B (zh) * | 2018-11-16 | 2022-03-25 | 泰州友润电子科技股份有限公司 | 一种高绝缘型引线框架及涂胶方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0158868B1 (ko) * | 1988-09-20 | 1998-12-01 | 미다 가쓰시게 | 반도체장치 |
US5194931A (en) * | 1989-06-13 | 1993-03-16 | Kabushiki Kaisha Toshiba | Master slice semiconductor device |
US5583375A (en) * | 1990-06-11 | 1996-12-10 | Hitachi, Ltd. | Semiconductor device with lead structure within the planar area of the device |
KR920007132A (ko) * | 1990-09-24 | 1992-04-28 | 엔. 라이스 머레트 | 집적회로용 절연리드 프레임 및 그의 제조방법 |
US5206536A (en) * | 1991-01-23 | 1993-04-27 | Texas Instruments, Incorporated | Comb insert for semiconductor packaged devices |
JP2567998B2 (ja) | 1991-03-20 | 1996-12-25 | 株式会社日立製作所 | 半導体装置 |
KR940006083B1 (ko) * | 1991-09-11 | 1994-07-06 | 금성일렉트론 주식회사 | Loc 패키지 및 그 제조방법 |
JPH0794551A (ja) * | 1993-09-25 | 1995-04-07 | Nec Corp | 半導体装置 |
US5696033A (en) * | 1995-08-16 | 1997-12-09 | Micron Technology, Inc. | Method for packaging a semiconductor die |
-
1997
- 1997-11-14 JP JP9330879A patent/JPH10199911A/ja active Pending
-
2000
- 2000-06-20 US US09/597,141 patent/US6274406B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1306576C (zh) * | 2002-01-31 | 2007-03-21 | 富士通日立等离子显示器股份有限公司 | 半导体芯片安装衬底和平面显示器 |
US7224044B2 (en) | 2002-01-31 | 2007-05-29 | Fujitsu Hitachi Plasma Display Limited | Semiconductor chip mounting substrate and flat display |
Also Published As
Publication number | Publication date |
---|---|
US6274406B1 (en) | 2001-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
EP1360882B1 (en) | Method of making a stackable microcircuit layer strating from a plastic encapsulated microcircuit | |
US20040043537A1 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
JPH041503B2 (ja) | ||
US6538317B1 (en) | Substrate for resin-encapsulated semiconductor device, resin-encapsulated semiconductor device and process for fabricating the same | |
JPH1197645A (ja) | 半導体記憶装置 | |
US6573612B1 (en) | Resin-encapsulated semiconductor device including resin extending beyond edge of substrate | |
JPH10199911A (ja) | 半導体装置及びその製造方法 | |
JP2867954B2 (ja) | チップ型半導体装置の製造方法 | |
TWI735102B (zh) | 半導體封裝及其製造方法 | |
US20020048851A1 (en) | Process for making a semiconductor package | |
US20040159924A1 (en) | Semiconductor device | |
JP3248853B2 (ja) | 複数のicチップを備えた密封型半導体装置の構造 | |
JP2000124168A (ja) | 半導体装置の製造方法 | |
JP2760188B2 (ja) | 半導体集積回路 | |
JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
JP2000021906A (ja) | 半導体チップの製造方法 | |
JP3692186B2 (ja) | 半導体装置 | |
JP3084919B2 (ja) | 半導体装置 | |
JPH0653266A (ja) | 半導体装置 | |
JPH07161764A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP3249990B2 (ja) | 半導体装置の製造方法 | |
JPH10289920A (ja) | 半導体装置 | |
JP2664924B2 (ja) | 半導体装置の製造方法 | |
JP2741281B2 (ja) | リードフレームおよびこれを使用して製造された半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060119 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060208 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060303 |