KR20030057192A - 초 경량 박핀 반도체 패키지 - Google Patents
초 경량 박핀 반도체 패키지 Download PDFInfo
- Publication number
- KR20030057192A KR20030057192A KR1020010087581A KR20010087581A KR20030057192A KR 20030057192 A KR20030057192 A KR 20030057192A KR 1020010087581 A KR1020010087581 A KR 1020010087581A KR 20010087581 A KR20010087581 A KR 20010087581A KR 20030057192 A KR20030057192 A KR 20030057192A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- semiconductor chip
- semiconductor package
- thin
- pin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 회로기판과 반도체 칩 간에 접착성 폴리미드 테이프로 연결하고 회로기판에 접착홀을 형성시켜 이 접착홀에 은 재질의 박핀을 끼워 연결하게 되므로 기존과는 달리 와이어 본딩과 몰딩 공정이 없어지게 되므로 조립공정을 단순화시켜 생산성 향상과 원가를 절감할 수 있는 초 경량 반도체 패키지에 관한 것이다.
Description
본 발명은 초 경량 반도체 패키지에 관한 것으로서, 더 자세하게는 회로기판과 반도체 칩 간에 접착성 폴리미드 테이프로 연결하고 회로기판에 접착홀을 형성시켜 이 접착홀에 은 재질의 박핀을 끼워 연결하게 되므로 기존과는 달리 와이어 본딩과 몰딩 공정이 없어지게 되므로 조립공정을 단순화시켜 생산성 향상과 원가를 절감할 수 있는 초 경량 반도체 패키지에 관한 것이다.
최근 반도체칩의 급속한 고집적화 및 소형화 추세에 따라 전자기기나 가전제품들도 소형화되고 있고, 이러한 추세에 따라 반도체패키지의 크기도 반도체칩의 크기로 축소되고 있다. 이와 같이 반도체칩의 크기로 축소된 반도체패키지로서는 여러 종류가 있으나 대표적으로 칩싸이즈(Chip size) 반도체패키지, 마이크로 볼그리드어레이(Micro ball grid array) 반도체패키지 등이 있으며, 이중에서도 상기 마이크로 볼그리드어레이 반도체패키지는 초소형의 반도체칩에 역시 초소형의 가요성회로기판을 접착하고 봉지재로 감싼 반도체패키지로서 초소형의 전자기기나 부품 등에 많이 사용되고 있다.
이러한 마이크로 볼그리드어레이 반도체패키지의 통상적인 구조 및 그 반도체패키지에 사용되는 가요성회로기판의 구조를 간단히 설명하면 다음과 같다.
도 1에서 보듯이 통상적인 종래의 가요성 회로기판의 반도체 패키지는 먼저, 반도체 칩(4)을 중심으로, 상기 반도체 칩(4)의 상면에는 아래부분에 미세한 회로패턴이 형성된 가요성회로기판(1)이 형성되어 있다. 상기 가요성회로기판(1)의 회로패턴은 통상적인 구리(cu)박막이다.
상기 가요성회로기판(1)은 미세한 회로패턴의 전기적인 신호를 외부와 상호 전달될 수 있도록 다수의 솔더볼(3)이 연결되어 있다.
또한, 상기 가요성회로기판(1)은 회로패턴과 반도체 칩(4)간에 전기적인 신호를 상호 전달할 수 있도록 와이어(6)가 연결되어 있으며, 특히 가요성회로기판(1)은 반도체 칩(4)이 원할하게 탑재될 수 있도록 반도체 칩(4)과 가요성회로기판(1)간에는 얇은 막의 엑폭시(7)를 형성시키고 반도체 칩(4)이 외부에 들어나지 않도록 봉지재(5)를 충진시켜 덮어 씌워져 있다.
그러나, 이러한 종래의 반도체 패키지는 전체 반도체 패키지 사용 이후에 버리는 부분이 많아 폐기물이 늘어나게 되면서 환경공해를 불러 일으키게 되는 문제점을 가지고 있다.
본 발명은 이와 같은 종래의 제반 문제점을 해결하기 위기 위한 것으로서 그 목적은 회로기판과 반도체 칩 간에 접척성 폴리미드 테이프로 연결하고 회로기판에 접착홀을 형성시켜 이 접착홀에 은재질의 박핀을 끼워 연결하게 되므로 기존과는 달리 와이어 본딩과 몰딩 공정이 없어지게 되므로 조립공정을 단순화시켜 생산성 향상과 원가를 절감할 수 있도록 하는 데 있다.
도 1은 종래의 볼그레이드어래이 반도체 패키지의 단면구성도이다.
도 2는 본 발명의 실시예에 따른 초경량 박핀 반도체 패키지의 단면구성도이다.
-도면의 주요부분에 대한 부호설명-
1,10;회로기판3;솔더볼
4,20;반도체 칩5,50;봉지재
6;와이어7;엑폭시
11;접착홀21;본드패드
30;박핀40;폴리미드테이프
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.
참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 변경이 가능함은물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.
도 2는 본 발명의 실시예에 따른 반도체 패키지의 단면구성도로서, 초 경량박핀(30)이 장착된 반도체 패키지에 관한 것이다.
도 2에서 보듯이 반도체 패키지는 반도체 칩이 탑재될 수 있도록 중앙에 요부를 형성하는 회로기판(10)을 갖는다.
여기서, 반도체 칩(20)을 회로기판(10)에 접착하기 위해 먼저, 반도체 칩(20) 아래에 전기적인 신호를 상호 전달할 수 있는 본드패드(21)를 형성시킨다.
또한 상기 반도체 칩(10)은 저면에 절연성의 폴리미드테이프(40)(polyimide tape)를 접착연결한다.
상기 반도체 칩(20)을 중앙에 형성된 요부에 탑재할 수 있도록 하는 회로기판(10)이 연결되고, 상기 회로기판(10)은 상부의 본드패드(21)의 연결위치에 상하로 관통되는 접착홀(11)이 형성되어 있다.
상기 회로기판(10)의 접착홀(11)에는 반도체 칩(20)의 전기적인 신호가 외부와 상호 전달이 이루어질 수 있도록 상하로 길게 형성되며 중앙에 원형판을 형성시킨 은재질의 박핀(30)이 결합되는 구성을 갖는다.
상기 회로기판(10)은 결합된 박핀(30)과 반도체 칩(20) 간에 이물질 유입을 방지하기 위해 충진하는 봉지재(40)가 연결되는 구성을 갖는다.
이와 같이 구성되는 본 발명의 작용효과를 상세히 설명하면 다음과 같다.
본 발명은 단순 조립공정을 통해 초경량의 반도체 패키지를 제적할 수 있는 기술에 관한 것으로서, 도 2에서 보는 바와 같이 회로기판(10)에 반도체 칩(20)을탑재하기 위해 먼저 반도체 칩(20)에 본드패드(21)를 연결하여 전기적인 신호가 외부와 상호 전달 수 있도록 하고 이어서 회로기판(10)에 반도체 칩(20)이 탑재될 수 있도록 접착 폴리미드테이프(40)를 이용하여 접착시키게 된다.
또한, 회로기판(10)은 접착홀(11)에 은 재질의 박핀(30)을 끼워 반도체 칩(20)과 외부와의 전기적인 신호가 상호 전달될 수 있도록 하는 것이다.
한편, 회로기판(10)은 반도체 칩(20)간에 형성된 빈 공간에 비 전도성 엑폭시를 이용한 봉지재(40)를 충진시켜 외부로부터 이물질이 유입되는 것을 방지하게 된다.
이와 같이 작용하는 본 발명은 회로기판과 반도체 칩 간에 접착성 폴리미드 테이프로 연결하고 회로기판에 접착홀을 형성시켜 이 접착홀에 은재질의 박핀을 끼워 연결하게 되므로 기존과는 달리 와이어 본딩과 몰딩 공정이 없어지게 되므로 조립공정을 단순화시켜 생산성 향상과 원가를 절감할 수 있는 효과를 갖는다.
Claims (3)
- 회로기판(10)에 반도체 칩(20)이 탑재되는 반도체 패키지에 있어서, 상기 회로기판(10)에 반도체 칩(20)이 접착으로 탑재될 수 있도록 접착성 폴리미드테이프(40)가 연결되어 이루어진 초 경량 박핀 반도체 패키지.
- 제 1항에 있어서, 상기 회로기판(10)은 탑재된 반도체 칩(20)이 외부로 상호 전기적인 신호를 전달할 수 있도록 상하로 관통 형성된 접착홀(11)과, 상기 접착홀(11)에 끼워져 반도체 칩(20)의 전기전인 신호가 외부와 연결될 수 있도록 하는 은재질의 박핀(30)이 연결되어 이루어진 초 경량 박핀 반도체 패키지.
- 제 1항에 있어서, 상기 반도체 칩(20)은 회로기판(10)에 끼워진 박핀(30)과 전기적인 신호를 전달할 수 있도록 저면에 결합되는 본드패드(21)가 연결되어 이루어진 초 경량 박핀 반도체 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087581A KR100461012B1 (ko) | 2001-12-28 | 2001-12-28 | 초 경량 박핀 반도체 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087581A KR100461012B1 (ko) | 2001-12-28 | 2001-12-28 | 초 경량 박핀 반도체 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030057192A true KR20030057192A (ko) | 2003-07-04 |
KR100461012B1 KR100461012B1 (ko) | 2004-12-13 |
Family
ID=32215308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0087581A KR100461012B1 (ko) | 2001-12-28 | 2001-12-28 | 초 경량 박핀 반도체 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100461012B1 (ko) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63147355A (ja) * | 1986-12-10 | 1988-06-20 | Nec Corp | 半導体パツケ−ジ |
JPH04142765A (ja) * | 1990-10-04 | 1992-05-15 | Nec Corp | Lsiパッケージ |
KR100216844B1 (ko) * | 1996-12-27 | 1999-09-01 | 김규현 | 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법 |
KR20000008454A (ko) * | 1998-07-14 | 2000-02-07 | 윤종용 | 핀 그리드 어레이 패키지와 그 제조방법 |
-
2001
- 2001-12-28 KR KR10-2001-0087581A patent/KR100461012B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100461012B1 (ko) | 2004-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5959356A (en) | Solder ball grid array carrier package with heat sink | |
WO2003017324A8 (en) | Structure and method for fabrication of a leadless chip carrier with embedded inductor | |
KR20010064907A (ko) | 와이어본딩 방법 및 이를 이용한 반도체패키지 | |
KR20040009679A (ko) | 적층형 반도체 모듈 및 그 제조방법 | |
EP0880175A2 (en) | Thin power tape ball grid array package | |
US6483187B1 (en) | Heat-spread substrate | |
US7101733B2 (en) | Leadframe with a chip pad for two-sided stacking and method for manufacturing the same | |
US6759753B2 (en) | Multi-chip package | |
KR20010049663A (ko) | 반도체장치 | |
KR20080005735A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
KR20040059746A (ko) | 사이드 브레이즈 패키지 | |
KR100461012B1 (ko) | 초 경량 박핀 반도체 패키지 | |
CN211555883U (zh) | 芯片封装结构和电子设备 | |
CN221651492U (zh) | 包括具有不同基板的两种电子芯片的qfn封装 | |
KR20020083665A (ko) | 반도체 패키지 | |
KR20010025861A (ko) | 적층형 칩 스케일 반도체 패키지 | |
KR100444164B1 (ko) | 멀티칩탑재의 반도체패키지 | |
KR100478202B1 (ko) | 초 경량 반도체 패키지 | |
KR20030012192A (ko) | 다이 적층형 윈도우 칩 스케일 패키지 | |
KR100444175B1 (ko) | 볼그리드 어레이 적층칩 패키지 | |
KR20020028473A (ko) | 적층 패키지 | |
KR20050071825A (ko) | 내부에 복수의 패키지가 적층되는 반도체 소자 패키지 | |
KR20020057670A (ko) | 반도체 칩 패키지 및 그 제조방법 | |
KR200304742Y1 (ko) | 적층형반도체패키지 | |
KR20110012671A (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101124 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |