KR20050071825A - 내부에 복수의 패키지가 적층되는 반도체 소자 패키지 - Google Patents

내부에 복수의 패키지가 적층되는 반도체 소자 패키지 Download PDF

Info

Publication number
KR20050071825A
KR20050071825A KR1020040000174A KR20040000174A KR20050071825A KR 20050071825 A KR20050071825 A KR 20050071825A KR 1020040000174 A KR1020040000174 A KR 1020040000174A KR 20040000174 A KR20040000174 A KR 20040000174A KR 20050071825 A KR20050071825 A KR 20050071825A
Authority
KR
South Korea
Prior art keywords
wiring board
package
packages
common wiring
semiconductor device
Prior art date
Application number
KR1020040000174A
Other languages
English (en)
Inventor
윤기명
권흥규
김세년
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040000174A priority Critical patent/KR20050071825A/ko
Publication of KR20050071825A publication Critical patent/KR20050071825A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

내부에 복수의 패키지가 적층되는 반도체 소자 패키지에 관한 것이다. 반도체 소자 패키지는 내부에 반도체칩을 포함하는 복수의 상부 패키지, 복수의 상부 패키지 하부에 위치하며 복수의 상부 패키지를 지지하는 하부 소자, 하부 소자의 하부에 위치하며 복수의 상부 패키지 및 하부 소자를 지지하는 공통 배선 기판, 및 복수의 상부 패키지 및 공통 배선 기판 사이에 형성되어 있으며, 복수의 상부 패키지 및 공통 배선 기판의 전기적 연결을 담당하는 상부 배선 기판을 포함하며, 공통 배선 기판은 복수의 상부 패키지 및 하부 소자와 전기적으로 연결되어 복수의 상부 패키지와 하부 소자의 외부와의 신호 교환이 가능하도록 한다.

Description

내부에 복수의 패키지가 적층되는 반도체 소자 패키지{Semiconductor device package Including sub-packages therein}
본 발명은 복수의 반도체 소자 패키지에 대한 것으로, 보다 상세하게는 내부에 복수의 상부 패키지를 함께 실장하는 반도체 소자 패키지에 관한 것이다.
반도체 산업에서 집적회로 칩에 대한 패키징(packaging)기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전하고 있다. 아울러, 전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 반도체 패키지를 실장하기 위한 노력들이 계속되고 있다. 이를 위하여 종래기술은 복수의 패키지를 기판상에 적층하여 패키지의 면적을 줄이는 방법을 사용하였다.
도 1은 종래 기술에 따른 적층 구조의 복수의 반도체 소자 패키지를 나타낸 단면도이다. 종래 기술에 따른 복수의 반도체 소자 패키지는 상부 패키지(10) 및 하부 패키지(20)로 구성된다. 상기 상부 패키지(10)는 반도체칩(12), 상기 반도체칩(12)을 지지하며 상기 반도체칩(12)과 전기적 연결이 되어 있는 기판(14), 상기 반도체칩(12)을 감싸고 있는 몰드(18), 및 상기 기판(14) 아랫면에 형성되어 외부와의 전기적 연결을 담당하는 솔더 볼(16)로 구성된다. 상기 하부 패키지(20)는 반도체칩(22), 상기 반도체칩(22)을 지지하며 상기 반도체칩(22) 및 상부 패키지(10)의 솔더 볼(16)과 전기적으로 연결되어있는 기판(24), 상기 반도체칩(22)의 외부를 감싸고 있는 몰드(28), 및 상기 기판(24) 아랫면에 형성되어 상기 상부 패키지(10) 및 상기 하부 패키지(20)의 외부와의 전기적 연결을 가능하게 하는 솔더 볼(26)로 구성된다. 상기 하부 패키지(20)의 상기 반도체칩(22) 및 상기 반도체칩(22)을 감싸고 있는 상기 몰드(28)는 상기 상부 패키지(10)의 상기 솔더 볼(16) 사이에 형성되는 것을 특징으로 한다.
한편 도 2를 참조하면, 다른 종래 기술에 따른 적층 구조의 복수의 반도체 소자 패키지는 상부 패키지(30)와 하부 패키지(40)로 구성된다. 상기 하부 패키지(40)의 반도체칩(42) 및 상기 반도체칩(42)의 외부를 감싸고 있는 몰드(48)는 상기 하부 패키지(40)의 기판(44) 아랫면에 형성된 솔더 볼(46) 사이에 형성되는 것을 특징으로 한다.
상술한 바와 같이 종래 기술에 따른 적층 구조의 복수의 반도체 소자 패키지는 하부 패키지가 솔더 볼 사이에 삽입되기 때문에 적층되는 하부 패키지의 크기가 상부 패키지에 비해서 작아질 수 밖에 없었으며, 또한 적층 구조의 디자인에 한계가 있었다.
본 발명이 이루고자 하는 기술적 과제는 다양한 형태와 종류의 복수의 패키지가 적층될 수 있으며, 기판의 실장 면적을 최소화할 수 있는 복수의 반도체 소자 패키지를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 적층 구조의 복수의 반도체 소자 패키지는, 내부에 반도체칩을 포함하는 복수의 상부 패키지, 상기 복수의 상부 패키지 하부에 위치하며 상기 복수의 상부 패키지를 지지하는 하부 소자, 상기 하부 소자의 하부에 위치하며 상기 복수의 상부 패키지 및 상기 하부 소자를 지지하는 공통 배선 기판, 및 상기 복수의 상부 패키지 및 상기 공통 배선 기판 사이에 형성되어 있으며, 상기 복수의 상부 패키지 및 상기 공통 배선 기판의 전기적 연결을 담당하는 상부 배선 기판을 포함하며, 상기 공통 배선 기판은 상기 복수의 상부 패키지 및 상기 하부 소자와 전기적으로 연결되어 상기 복수의 상부 패키지와 상기 하부 소자의 외부와의 신호 교환이 가능하도록 한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알아주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명에서 지칭하는 '복수의 반도체 소자 패키지'란 내부에 복수의 반도체 패키지를 포함하며, 적어도 하나의 공통 배선 기판을 통하여 상기 복수의 반도체 패키지가 외부와 전기적 연결이 가능하도록 구성된 패키지를 지칭한다.
도 3은 본 발명의 제 1 실시예에 따른 반도체 패키지의 평면도이며 도 4는 도 3의 Ⅳ - Ⅳ'를 기준으로 자른 단면도이다. 본 발명의 제 1 실시예에 따른 복수의 반도체 소자 패키지는 상부 패키지(100), 하부 패키지(110), 상부 배선 기판(130) 및 공통 배선 기판(124)을 포함한다. 복수의 상부 패키지가 포함될 수 있지만, 본 실시예에서는 하나의 상부 패키지(100)가 포함되는 경우를 예시하였다.
또한 본 실시예에서는 상기 상부 패키지(100)를 지지하는 하부 소자로 하부 패키지(110)를 예시하였지만, 이에 한정하지 않고 반도체칩등 기타 전자 소자가 포함될 수 있다.
상기 상부 패키지(100) 및 하부 패키지(110)는 아랫면에 솔더 볼에 의하여 외부와 전기적 연결이 가능한 BGA(Ball grid array) 구조이다. 상기 상부 패키지(100) 및 하부 패키지(110)는 반도체칩(102, 112), 상기 반도체칩(102, 112)을 지지하며 상기 반도체칩(102, 112)과 전기적으로 연결되어 있는 기판, 상기 상부 패키지(100) 및 하부 패키지(110)의 외부를 감싸는 몰드(108, 118), 및 상기 상부 패키지(100) 및 하부 패키지(110)가 외부와 전기적으로 연결될 수 있도록하는 솔더 볼(106, 116)을 포함한다.
상기 상부 배선 기판(130)은 상기 상부 패키지(100)와 상기 하부 패키지(110)의 중간에 위치하며 상기 상부 패키지(100)의 솔더 볼(106)이 연결되어 상기 상부 패키지(100)에서 입출력되는 신호를 상기 공통 배선 기판(124)에 전달하는 역할을 한다. 상기 상부 배선 기판(130)의 윗면에는 다수의 패드(132)가 형성되어 있으며 상기 공통 배선 기판(124)에 형성되어 있는 패드(125)와 와이어 본딩(134)되어 있다. 따라서, 상기 상부 패키지(100)에서 입출력되는 신호가 상기 상부 배선 기판(130)을 거쳐 상기 공통 배선 기판(124)로 전달 될 수 있도록 한다.
상기 공통 배선 기판(124)은 전체 반도체 소자 패키지를 지지하며 상기 상부 패키지(100) 및 상기 하부 패키지(110)에서 입출력되는 신호를 외부에 전달하는 기능을 담당한다. 상기 상부 패키지(100)에서 전달되는 신호는 상기 상부 배선 기판(130)을 통하여 상기 공통 배선 기판(124)으로 전달되며, 상기 하부 패키지(110)에서 전달되는 신호는 상기 하부 패키지(110) 아랫 면에 부착된 솔더 볼(116)에 의하여 상기 공통 배선 기판(124)로 직접 전달된다.
상기 상부 배선 기판(130) 및 상기 공통 배선 기판(124)은 PCB(Printed circuit board) 또는 테이프 배선 기판으로 이루어지는 것이 바람직하지만, 이에 한정하지 않고 인터포저(interposer)기능을 하는 것은 모두 사용될 수 있다.
도 5는 본 발명의 제 1 실시예의 변형례에 따른 반도체 패키지의 단면도로서 반도체 패키지는 상부 패키지(200), 하부 패키지(210), 상부 배선 기판(230), 공통 배선 기판(224)을 포함한다. 본 실시예에 따른 반도체 패키지는 상기 제 1 실시예에 따른 반도체 패키지와는 달리 상기 상부 배선 기판(230)과 상기 공통 배선 기판(224)의 전기적 연결이 와이어 본딩이 아닌 솔더 볼(234)에 의하여 이루어져 있다. 따라서, 상기 상부 패키지(200)와 상기 하부 패키지(210)의 사이즈가 비슷한 경우에도 적층 구조로하여 하나의 반도체 패키지로 실장하는 것이 가능하다. 상기 상부 배선 기판(230)과 상기 공통 배선 기판(224)의 전기적 연결이 와이어 본딩이나 솔더 볼에 의하여 이루어진 경우 뿐만 아니라 두가지 방법을 병행하여 사용할 수도 있으며, 기타 다양한 변형 실시가 가능하다. 또한 상기 상부 패키지(200) 및 상기 하부 패키지(210)가 BGA구조인 경우 뿐만 아니라 다양한 구조의 패키지 또는 반도체칩 등이 포함될 수도 있다. 이러한 변형은 당업자에게 명확한 것이며 후술할 본 발명의 다른 실시예에 의하여 더욱 명확해질 것이다.
도 6은 본 발명의 제 2 실시예에 따른 반도체 패키지의 평면도이며, 도 7은 도 6의 Ⅶ - Ⅶ' 선에 따른 단면도이다. 제 2 실시예에 따른 반도체 패키지는 상부 패키지(300), 하부 반도체칩(312), 상부 배선 기판(330), 및 공통 배선 기판(324)을 포함한다. 제 2 실시예에 따른 반도체 패키지는 제 1 실시예에 따른 반도체 패키지와 달리 상부 패키지를 지지하는 하부 소자로 하부 패키지가 아닌 반도체칩을 사용하였으며, 리드 프레임을 사용한 패키지를 상부 패키지(300)로 사용하였다.
상기 상부 패키지(300)는 하부에 리드가 노출되어 있는 공지의 반도체 패키지로서 ELP(Exposed leaded package) 또는 MLP(Micro leadframe package)라고 한다. 상기 상부 패키지(300)는 상기 상부 패키지(300)를 지지하는 다이 패드(306), 상기 다이 패드의 일면에 부착되어 있는 반도체칩(302), 상기 반도체칩(302)과 와이어 본딩(307)에 의하여 연결되어 있으며 외부와의 전기적 연결을 담당하는 본딩 패드(305), 및 상기 반도체칩(302)의 주위를 감싸는 몰딩(308)을 포함한다.
상기 하부 반도체칩(312)은 상기 상부 패키지(300)를 지지하며, 상기 공통 배선 기판(324)과 전기적으로 연결되어 있다.
상기 상부 배선 기판(330)은 상기 공통 배선 기판(324) 위에 상기 하부 반도체칩(312)의 주위를 따라 형성되어 있으며, 상기 상부 패키지(300)에서 입출력되는 신호를 상기 공통 배선 기판(324)에 전달하는 역할을 한다. 상기 상부 배선 기판(330) 윗면에는 패드(332)가 형성되어 있어서 상기 상부 패키지(300)의 본딩 패드(305)와 와이어 본딩(334)에 의하여 연결되며, 상기 상부 배선 기판(330)의 아랫면에는 솔더 볼(335)이 장착되어 있어서 상기 공통 배선 기판(324)과 전기적으로 연결되어 있다.
본 실시예에서는 상기 상부 패키지(300)와 상기 공통 배선 기판(324)의 전기적 연결이 상기 상부 배선 기판(330)을 통하여 이루어지는 것을 예시하였으나 상기 상부 패키지(300)의 본딩 패드(305)와 상기 공통 배선 기판(324)을 직접 와이어 본딩에 의하여 연결할 수 있으며, 이러한 다양한 전기적 연결 방법은 본 발명을 한정하지 않는다.
상기 공통 배선 기판(324)은 전체 반도체 소자 패키지를 지지하며 상기 상부 패키지(300) 및 상기 하부 반도체칩(312)에서 입출력되는 신호를 외부에 전달하는 기능을 담당한다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따라 복수의 패키지를 적층하면, 다양한 형태와 종류의 복수의 패키지가 적층될 수 있으며, 기판의 실장 면적을 최소화할 수 있는 복수의 반도체 소자 패키지를 제공할 수 있다.
도 1은 종래 기술에 따른 복수의 반도체 소자 패키지를 나타낸 단면도이다.
도 2는 다른 종래 기술에 따른 복수의 반도체 소자 패키지를 나타낸 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 복수의 반도체 소자 패키지를 나타낸 평면도이며, 도 4는 Ⅳ - Ⅳ' 선에 따른 단면도이다.
도 5는 본 발명의 제 1 실시예의 변형례에 따른 복수의 반도체 소자 패키지를 나타낸 단면도이다.
도 6은 본 발명의 제 2 실시예에 따른 복수의 반도체 소자 패키지를 나타낸 평면도이며, 도 7은 Ⅶ - Ⅶ' 선에 따른 단면도이다.
(도면의 주요부분에 대한 부호의 설명)
100 : 상부 패키지 110 : 하부 패키지
124 : 공통 배선 기판 126 : 솔더 볼
130 : 상부 배선 기판 134 : 와이어 본딩
200 : 상부 패키지 210 : 하부 패키지
224 : 공통 배선 기판 226 : 솔더 볼
230 : 상부 배선 기판 234 : 솔더 볼
300 : 상부 패키지 312 : 하부 반도체칩
324 : 공통 배선 기판 330 : 상부 배선 기판
334 : 와이어 본딩 335 : 솔더 볼

Claims (3)

  1. 내부에 반도체칩을 포함하는 복수의 상부 패키지;
    상기 복수의 상부 패키지 하부에 위치하며 상기 복수의 상부 패키지를 지지하는 하부 소자;
    상기 하부 소자의 하부에 위치하며 상기 복수의 상부 패키지 및 상기 하부 소자를 지지하는 공통 배선 기판; 및
    상기 복수의 상부 패키지 및 상기 공통 배선 기판 사이에 형성되어 있으며, 상기 복수의 상부 패키지 및 상기 공통 배선 기판의 전기적 연결을 담당하는 상부 배선 기판을 포함하며,
    상기 공통 배선 기판은 상기 복수의 상부 패키지 및 상기 하부 소자와 전기적으로 연결되어 상기 복수의 상부 패키지와 상기 하부 소자의 외부와의 신호 교환이 가능하도록 하는 것을 특징으로하는 복수의 반도체 소자 패키지.
  2. 제 1항에 있어서, 상기 하부 소자는 반도체칩 또는 내부에 반도체칩이 포함된 패키지인 것을 특징으로 하는 복수의 반도체 소자 패키지.
  3. 제 1항에 있어서, 상기 공통 배선 기판 및 상기 상부 배선 기판은 와이어 본딩 또는 솔더 볼에 의하여 전기적으로 연결되는 것을 특징으로 하는 복수의 반도체 소자 패키지.
KR1020040000174A 2004-01-03 2004-01-03 내부에 복수의 패키지가 적층되는 반도체 소자 패키지 KR20050071825A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040000174A KR20050071825A (ko) 2004-01-03 2004-01-03 내부에 복수의 패키지가 적층되는 반도체 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040000174A KR20050071825A (ko) 2004-01-03 2004-01-03 내부에 복수의 패키지가 적층되는 반도체 소자 패키지

Publications (1)

Publication Number Publication Date
KR20050071825A true KR20050071825A (ko) 2005-07-08

Family

ID=37261467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040000174A KR20050071825A (ko) 2004-01-03 2004-01-03 내부에 복수의 패키지가 적층되는 반도체 소자 패키지

Country Status (1)

Country Link
KR (1) KR20050071825A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770934B1 (ko) * 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
KR100813621B1 (ko) * 2006-10-03 2008-03-17 삼성전자주식회사 적층형 반도체 소자 패키지
KR101217434B1 (ko) * 2011-02-18 2013-01-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770934B1 (ko) * 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
US7902652B2 (en) 2006-09-26 2011-03-08 Samsung Electronics Co., Ltd. Semiconductor package and semiconductor system in package using the same
KR100813621B1 (ko) * 2006-10-03 2008-03-17 삼성전자주식회사 적층형 반도체 소자 패키지
KR101217434B1 (ko) * 2011-02-18 2013-01-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스

Similar Documents

Publication Publication Date Title
KR101070913B1 (ko) 반도체 칩 적층 패키지
US6603198B2 (en) Semiconductor structure having stacked semiconductor devices
US7119427B2 (en) Stacked BGA packages
US7215016B2 (en) Multi-chips stacked package
US6583499B2 (en) Quad flat non-leaded package and leadframe for use in a quad flat non-leaded package
US6294838B1 (en) Multi-chip stacked package
US20040087191A1 (en) Semiconductor package with connector
KR100664796B1 (ko) 사이드 브레이즈 패키지
KR101737053B1 (ko) 반도체 패키지
US20100079966A1 (en) Memory module
KR20050071825A (ko) 내부에 복수의 패키지가 적층되는 반도체 소자 패키지
KR100950759B1 (ko) 스택 패키지
US7071555B2 (en) Ball grid array package stack
US6495910B1 (en) Package structure for accommodating thicker semiconductor unit
KR20030059459A (ko) 칩 적층 패키지
KR200295665Y1 (ko) 적층형반도체패키지
KR20110133945A (ko) 스택 패키지 및 그의 제조 방법
KR100650769B1 (ko) 적층형 패키지
KR20080067891A (ko) 멀티 칩 패키지
KR100674411B1 (ko) 코어볼을 이용한 반도체 패키지 및 그 제조방법
KR20000056804A (ko) 적층형 볼 그리드 어레이 패키지
CN218827104U (zh) 短打线长度的芯片封装结构
KR20030012192A (ko) 다이 적층형 윈도우 칩 스케일 패키지
US7781898B2 (en) IC package reducing wiring layers on substrate and its chip carrier
KR20010025861A (ko) 적층형 칩 스케일 반도체 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination