KR20030056910A - 반도체 소자의 살리사이드 형성 방법 - Google Patents

반도체 소자의 살리사이드 형성 방법 Download PDF

Info

Publication number
KR20030056910A
KR20030056910A KR1020010087251A KR20010087251A KR20030056910A KR 20030056910 A KR20030056910 A KR 20030056910A KR 1020010087251 A KR1020010087251 A KR 1020010087251A KR 20010087251 A KR20010087251 A KR 20010087251A KR 20030056910 A KR20030056910 A KR 20030056910A
Authority
KR
South Korea
Prior art keywords
salicide
forming
gate electrode
layer
semiconductor device
Prior art date
Application number
KR1020010087251A
Other languages
English (en)
Other versions
KR100806837B1 (ko
Inventor
류혁현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010087251A priority Critical patent/KR100806837B1/ko
Publication of KR20030056910A publication Critical patent/KR20030056910A/ko
Application granted granted Critical
Publication of KR100806837B1 publication Critical patent/KR100806837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 게이트 전극의 표면에 형성하는 살리사이드의 면저항을 개선하는 데 적당한 반도체 소자의 살리사이드 형성 방법에 관한 것으로, 반도체 기판 상에 게이트 전극들을 형성하고, 소오스/드레인 이온 주입을 하는 단계; 상기 게이트 전극의 상부에 홈을 형성하는 단계; 상기 전면에 살리사이드 형성용 물질층을 형성하고, 열처리 공정으로 상기 게이트 전극 및 소오스/드레인 영역의 표면에 살리사이드층을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 살리사이드 형성 방법{Method for forming salicide of semiconductor device}
본 발명은 반도체 소자의 제조에 관한 것으로, 특히 게이트 전극의 표면에 형성하는 살리사이드의 면저항을 개선하는 데 적당한 반도체 소자의 살리사이드 형성 방법에 관한 것이다.
일반적으로 고속의 반도체 소자를 구성하기 위하여 게이트 전극과 소오스/드레인 영역의 면저항과 콘택 저항을 감소시켜야 한다.
이를 위하여, 게이트 전극과 소오스/드레인 영역에만 선택적으로 비저항이 낮은 실리사이드(silicide)를 형성시키는 살리사이드(Self-Aligned silicide) 공정이 널리 사용되고 있다.
특히 1G 이상의 DRAM 또는 로직(logic) 및 통합 메모리 로직(Merged Memory Logic; MML) 소자 등의 게이트 특성을 향상시키기 위해 살리사이드 게이트 공정이 많이 적용되고 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 살리사이드층 형성 공정에 관하여 설명하면 다음과 같다.
도 1a내지 도 1d는 종래 기술의 반도체 소자의 살리사이드 형성을 위한 공정 단면도이다.
먼저, 도 1a에서와 같이, 반도체 기판(1)에 트렌치를 형성하고 절연 물질을 매립하는 STI(Shallow Trench Isolation) 공정으로 소자 격리층(2)을 형성하여 액티브 영역을 정의한다.
그리고, 상기 반도체 기판(1) 상에 게이트 산화막(3)을 형성하고, 상기 게이트 산화막(3) 상에 게이트 전극용 폴리실리콘막(4)을 형성한다.
이어, 도 1b에서와 같이, 상기 폴리실리콘막(4) 상에 감광막(도시하지 않음)을 도포하고 노광 및 현상공정으로 패터닝하여 게이트 전극 영역을 정의한 후, 상기 패터닝된 감광막을 마스크로 이용하여 상기 폴리실리콘막(4)을 선택적으로 제거하여 게이트 전극(4)을 형성한다.
그리고, 상기 게이트 전극(4)을 마스크로 하여 저농도의 불순물 이온을 주입하여 LDD 영역(5)을 형성한다.
이어, 전면에 제 1,2 게이트 측벽 형성용 물질층을 증착하고 이방성 식각하여 제 1,2 게이트 측벽(6)(7)을 형성한다.
그리고, 전면에 포토레지스트를 도포하고 선택적으로 패터닝하여 트랜지스터 형성 영역이 오픈되는 포토레지스트 패턴층(도시하지 않음)을 형성한다.
이어, 상기 포토레지스트 패턴층을 마스크로 하여 고농도의 불순물 이온을 주입하여 트랜지스터의 소오스/드레인 영역(8)을 형성한다.
그리고 도 1c에서와 같이, 전면에 살리사이드 형성용 금속층(9)으로 Co 또는 Ti을 증착한다.
이어, 도 1d에서와 같이, RTP(Rapid Thermal Process) 공정을 진행하여 살리사이드층(10)을 형성한 후, 미반응의 살리사이드 형성용 금속층을 제거한다.
이후, BLC(Bit Line Contact) 공정을 위한 제 1 절연막(도시하지 않음)을 형성하고, 전면에 ILD(Inter Layer Dielectric)층으로 제 2 절연막(도시하지 않음)을 형성한다.
그리고, 상기 제 2 절연막을 평탄화한 후에 전면에 포토레지스트를 도포하고 선택적으로 패터닝하여 비트 라인 콘택 영역을 정의하는 포토레지스트 패턴층(도시하지 않음)을 형성한 후, 상기 포토레지스트 패턴층을 마스크로 하여 노출된 절연층을 식각하여 비트라인 콘택홀을 형성한 후에 도전성 물질층 콘택홀내에 매립하여 비트라인 콘택층을 형성한다.
그러나 이와 같은 종래 기술의 반도체 소자의 살리사이드층 형성 공정은 다음과 같은 문제점이 있다.
살리사이드 형성 후에 진행되는 열공정에 의하여 살리사이드의 면저항(sheet resistance : Rs)이 증가하며, 특히 반도체 소자의 고집적화에 따라 게이트 전극의 선폭이 줄어들기 때문에 점점 더 열화되는 현상을 보인다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 살리사이드층 형성 공정의 문제를 해결하기 위한 것으로, 본 발명은 단면적을 증가시킨 게이트 전극 상부에 살리사이드를 형성함으로써, 살리사이드의 면저항특성을 개선하는 데 적당한 반도체 소자의 살리사이드 형성 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1d는 종래 기술의 반도체 소자의 살리사이드 형성 방법을 나타낸 공정 단면도
도 2a내지 도 2d는 본 발명에 따른 반도체 소자의 살리사이드 형성 방법을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 소자 격리층
23 : 게이트 산화막 24 : 게이트 전극
25 : LDD 영역 26 : 제 1 게이트 측벽
27 : 제 2 게이트 측벽 28 : 소오스/드레인 영역
29 : 살리사이드 형성용 물질층 30 : 살리사이드층
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 살리사이드 형성 방법은 반도체 기판 상에 게이트 전극들을 형성하고, 소오스/드레인 이온 주입을 하는 단계; 상기 게이트 전극의 상부에 홈을 형성하는 단계; 상기 전면에 살리사이드 형성용 물질층을 형성하고, 열처리 공정으로 상기 게이트 전극 및 소오스/드레인 영역의 표면에 살리사이드층을 형성하는 단계를 포함함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 살리사이드 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2d는 본 발명에 따른 반도체 소자의 살리사이드 형성을 위한 공정 단면도이다.
먼저, 도 2a에서와 같이, 반도체 기판(21)에 트렌치를 형성하고 절연 물질을 매립하는 STI(Shallow Trench Isolation) 공정으로 소자 격리층(22)을 형성하여 액티브 영역을 정의한다.
그리고 전면에 게이트 산화막(23), 게이트 형성용 물질층을 차례로 증착하고 선택적으로 패터닝하여 게이트 전극(24)을 형성한다.
여기서, 상기 게이트 형성용 물질층은 폴리실리콘을 재료로 하여 2000∼2500Å의 두께로 형성한다.
이어, 상기 게이트 전극(24)을 마스크로 하여 저농도의 불순물 이온을 주입하여 LDD 영역(25)을 형성한다.
또한, 전면에 제 1,2 게이트 측벽 형성용 물질층을 증착하고 이방성 식각하여 제 1,2 게이트 측벽(26)(27)을 형성한다.
여기서, 제 1 게이트 측벽 형성용 물질층으로 HLD막을 100∼200Å의 두께로 형성하고, 제 2 게이트 측벽 형성용 물질층으로 질화막을 600∼1000Å의 두께로 형성한다.
이어, 액티브 영역의 반도체 기판(21)에 고농도의 불순물 이온을 주입한 후, 열처리하여 트랜지스터의 소오스/드레인 영역(28)을 형성한다.
그리고 도 2b에서와 같이, 전면에 포토레지스터를 도포하고 노광 및 현상공정을 통해 선택적으로 패터닝하여 포토레지스트 패턴층(도시하지 않음)을 형성한 후, 상기 포토레지스트 패턴층을 마스크로 하여 상기 게이트 전극(24)의 상부에 500∼700Å의 깊이를 갖는 홈을 형성한다.
이때, 상기 게이트 전극(24)의 폴리실리콘층은 凹의 형태로 형성된다.
이어, 도 2c에서와 같이, 상기 포토레지스트 패턴층을 제거한 후, 전면에 살리사이드 형성용 물질층(29)으로 코발트(Co) 또는 티타늄 나이트라이드(TiN)를 증착한다.
이때, 살리사이드 형성용 물질층(29)이 코발트인 경우 150Å의 두께로 형성하고, 티타늄 나이트라이드인 경우 250Å의 두께로 형성한다.
이어, 도 2d에서와 같이, RTP(Rapid Thermal Process) 공정을 통해 살리사이드 형성용 물질층과 실리콘과의 반응을 유도하여 살리사이드층(30)을 형성한 후, 미반응의 살리사이드 형성용 물질층(29)을 습식 식각 공정으로 제거한다.
이때, 상기 살리사이드층(30)은 凹 형태의 게이트 전극(24) 및 소오스/드레인(28) 상에 형성된다.
이후, 전면에 BLC(Bit Line Contact) 공정을 위한 절연막(도시하지 않음)과 전면에 ILD(Inter Layer Dielectric)층으로 BPSG(Boron Phosphorus Silicate Glass)을 증착하여 절연층(도시하지 않음)을 형성한다.
또한, 비트 라인 콘택 영역을 정의하는 포토레지스트 패턴(도시하지 않음)을 형성한 후, 상기 포토레지스트 패턴을 마스크로 하여 노출된 절연층을 식각하여 비트라인 콘택홀을 형성한 후에 도전성 물질층 콘택홀내에 매립하여 비트라인 콘택(도시하지 않음)을 형성한다.
이와 같은 본 발명에 따른 반도체 소자의 살리사이드 형성 방법은 다음과 같은 효과가 있다.
본 발명은 게이트 전극 상에 홈을 형성하여 단면적을 증가시킴으로써, 게이트 전극 상에 형성되는 살리사이드의 면적을 증가시킬 수 있다.
이에 따라 살리사이드의 면저항 특성을 개선할 수 있으므로 고집적 소자에서 저항의 증가를 방지할 수 있는 효과가 있다.

Claims (3)

  1. 반도체 기판 상에 게이트 전극들을 형성하고, 소오스/드레인 이온 주입을 하는 단계;
    상기 게이트 전극의 상부에 홈을 형성하는 단계;
    상기 전면에 살리사이드 형성용 물질층을 형성하고, 열처리 공정으로 상기 게이트 전극 및 소오스/드레인 영역의 표면에 살리사이드층을 형성하는 단계를 포함함을 특징으로 하는 반도체 소자의 살리사이드 형성 방법.
  2. 제 1 항에 있어서,
    상기 게이트 전극에 형성하는 홈은 500∼700Å 깊이의 凹 형태를 갖도록 형성함을 특징으로 하는 반도체 소자의 살리사이드 형성 방법.
  3. 제 1 항에 있어서,
    상기 살리사이드 형성용 물질층은 150Å 두께의 코발트 또는 250Å 두께의 티타늄 나이트라이드인 것을 특징으로 하는 반도체 소자의 살리사이드 형성 방법.
KR1020010087251A 2001-12-28 2001-12-28 반도체 소자의 살리사이드 형성 방법 KR100806837B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010087251A KR100806837B1 (ko) 2001-12-28 2001-12-28 반도체 소자의 살리사이드 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087251A KR100806837B1 (ko) 2001-12-28 2001-12-28 반도체 소자의 살리사이드 형성 방법

Publications (2)

Publication Number Publication Date
KR20030056910A true KR20030056910A (ko) 2003-07-04
KR100806837B1 KR100806837B1 (ko) 2008-02-25

Family

ID=32215058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087251A KR100806837B1 (ko) 2001-12-28 2001-12-28 반도체 소자의 살리사이드 형성 방법

Country Status (1)

Country Link
KR (1) KR100806837B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442153B1 (ko) * 2002-09-17 2004-07-27 아남반도체 주식회사 반도체 이중 다마신 구조를 이용한 실리사이드 게이트라인 형성 방법
KR101068140B1 (ko) * 2004-05-12 2011-09-27 매그나칩 반도체 유한회사 반도체 소자의 제조방법
KR101068137B1 (ko) * 2004-04-19 2011-09-27 매그나칩 반도체 유한회사 고전압 트랜지스터 제조방법
KR101150756B1 (ko) * 2004-11-23 2012-06-08 매그나칩 반도체 유한회사 반도체 소자의 제조방법
CN103794480A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003972A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 폴리사이드 게이트 전극 형성방법
KR20010026811A (ko) * 1999-09-09 2001-04-06 박종섭 반도체 소자의 트랜지스터 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442153B1 (ko) * 2002-09-17 2004-07-27 아남반도체 주식회사 반도체 이중 다마신 구조를 이용한 실리사이드 게이트라인 형성 방법
KR101068137B1 (ko) * 2004-04-19 2011-09-27 매그나칩 반도체 유한회사 고전압 트랜지스터 제조방법
KR101068140B1 (ko) * 2004-05-12 2011-09-27 매그나칩 반도체 유한회사 반도체 소자의 제조방법
KR101150756B1 (ko) * 2004-11-23 2012-06-08 매그나칩 반도체 유한회사 반도체 소자의 제조방법
CN103794480A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
KR100806837B1 (ko) 2008-02-25

Similar Documents

Publication Publication Date Title
KR20020003027A (ko) 다마신 금속 게이트에서의 자기 정렬 콘택 형성 방법
KR100806837B1 (ko) 반도체 소자의 살리사이드 형성 방법
KR100811386B1 (ko) 반도체 소자 및 그 제조 방법
KR100400784B1 (ko) 반도체 소자의 살리사이드 형성 방법
KR100355868B1 (ko) 반도체 소자의 제조 방법
KR20060073818A (ko) 반도체 소자의 콘택 제조 방법
KR100419068B1 (ko) 모스 트랜지스터 제조 방법
KR100744228B1 (ko) 반도체 소자의 제조 방법
US7371655B2 (en) Method of fabricating low-power CMOS device
KR20050052027A (ko) 리세스된 게이트를 갖는 반도체소자 및 그 제조방법
KR100806836B1 (ko) 반도체 소자의 살리사이드 형성 방법
KR100560632B1 (ko) 금속 샐러사이드를 이용한 반도체 장치의 제조방법
KR20030013882A (ko) 반도체소자의 실리사이드막 제조방법
KR20000055596A (ko) 폴리사이드 구조의 게이트 전극 형성 방법
KR100281144B1 (ko) 반도체 소자 및 그 제조방법
KR100474744B1 (ko) 반도체 소자의 게이트 스페이서 형성 방법
KR100236094B1 (ko) 반도체 소자의 콘택형성방법
KR100678005B1 (ko) 반도체 소자의 제조 방법
KR20010046916A (ko) 반도체 소자의 제조 방법
KR20030056907A (ko) 반도체 소자의 제조방법
KR20030048548A (ko) 반도체 장치의 제조 방법
KR19980085262A (ko) 실리사이드 형성방법
KR20020038029A (ko) 반도체 소자의 제조방법
KR20020041191A (ko) 반도체 소자 및 그 제조방법
KR20030058825A (ko) 반도체소자의 콘택 및 그 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee