KR100236094B1 - 반도체 소자의 콘택형성방법 - Google Patents
반도체 소자의 콘택형성방법 Download PDFInfo
- Publication number
- KR100236094B1 KR100236094B1 KR1019970020358A KR19970020358A KR100236094B1 KR 100236094 B1 KR100236094 B1 KR 100236094B1 KR 1019970020358 A KR1019970020358 A KR 1019970020358A KR 19970020358 A KR19970020358 A KR 19970020358A KR 100236094 B1 KR100236094 B1 KR 100236094B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating film
- gate
- semiconductor substrate
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 description 25
- 239000010410 layer Substances 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
자동정렬된 콘택을 형성하기에 적당한 반도체 소자의 콘택형성방법에 관한 것으로 이와 같은 반도체 소자의 콘택형성방법은 반도체 기판에 게이트절연막과 게이트 전극과 게이트캡절연막을 형성하는 공정과, 상기 게이트절연막과 게이트 전극과 게이트캡절연막의 측면에 측벽스페이서를 형성하는 공정과, 상기 반도체 기판에 제 1 절연막을 형성하는 공정과, 상기 게이트 전극 양측의 상기 반도체 기판에 불순물영역을 형성하는 공정과, 상기 반도체 기판에 제 2 절연막을 형성하는 공정과, 상기 반도체 기판에 평탄보호막을 형성하는 공정과, 상기 불순물영역이 드러나도록 콘택홀을 형성하는 공정을 포함함을 특징으로 한다.
Description
본 발명은 반도체 소자에 대한 것으로, 특히 자동정렬된 콘택을 형성하기에 적당한 반도체 소자의 콘택형성방법에 관한 것이다.
첨부 도면을 참조하여 종래의 반도체 소자의 콘택형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 1d는 종래 반도체 소자의 콘택형성방법을 나타낸 단면도이다.
종래의 반도체 소자의 콘택형성방법은 도 1a에 도시한 바와 같이 필드영역과 활성영역이 정의된 필드영역에 필드산화막(2)을 형성한다. 이후에 반도체 기판(1)에 게이트산화막 형성용 제 1 산화막을 얇게 증착하고, 산화막상에 도핑된 폴리실리콘층을 증착한 후 고온저압으로 제 2 산화막을 증착한다. 이후에 게이트 형성용 마스크를 이용하여 상기 제 1 산화막과 폴리실리콘층과 제 2 산화막을 이방성식각하여 게이트산화막(3)과 게이트 전극(4)과 게이트 캡산화막(5)을 형성한다. 그리고 상기 게이트 전극(4)양측의 반도체 기판(1)에 저농도 불순물 이온을 주입하여 반도체 기판(1)의 표면내에 LDD영역(6)을 형성한다.
도 1b에 도시한 바와 같이 상기 반도체 기판(1)에 고온저압으로 제 3 산화막을 증착한 후 이방성식각으로 게이트산화막(3)과 게이트 전극(4)과 게이트 캡산화막(5)의 측면에 측벽스페이서(7)를 형성한다. 그리고 반도체 기판(1)에 질화막으로 형성된 베리어막(8)을 형성하고, 고농도 불순물이온을 주입하여 게이트 전극(4) 및 측벽스페이서(7)로 부터 반도체 기판(1)의 표면내에 소오스/드레인 영역(9)을 형성한다. 이때 상기 베리어막(8)은 차후의 자동정렬된 콘택을 형성하기 위하여 두껍게 증착한다.
도 1c 도시한 바와 같이 층간절연을 시키기 위한 평탄보호막(10)을 증착한 후 화학적 기계적 연마법(Chemical Mechanical Polishing:CMP)을 이용하여 평탄보호막(10)을 평탄화시킨다.
도 1d에 도시한 바와 같이 상기 소오스/드레인 영역(9)에 콘택홀(11)을 형성하기 위한 마스크를 이용하여 상기 평탄보호막(10)을 제거한다. 이후에 자동정렬된 콘택방법으로 소오스/드레인 영역(9)상측의 베리어막(10)을 제거하여 소오스/드레인 영역(9)이 드러나도록 콘택홀(11)을 형성한다.
상기와 같은 종래의 반도체 소자의 콘택형성방법은 다음과 같은 문제점이 있었다.
첫째, 자동정렬된 콘택형성방법을 이용하여 소오스/드레인 영역에 콘택홀을 형성할 때 질화막을 베리어막으로 형성하여 이온주입을 할 때 차후의 콘택공정을 위하여 베리어막을 두껍게 증착하면 소오스/드레인 영역을 형성하기 위한 이온주입 에너지를 증가시켜야 하므로 이온주입 데미지가 증가하여 졍션 깊이가 깊어지는 문제가 발생한다.
둘째, 베리어막의 두께를 줄일경우에는 자동정렬된 콘택 형성공정을 위하여 베리어막을 식각할 때 베리어막이 손상되어 안정된 콘택을 형성하기가 어렵다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 자동정렬된 콘택을 형성하기에 적당한 반도체 소자의 콘택형성방법을 제공하는 데 그 목적이 있다.
도 1a 내지 1d는 종래 반도체 소자의 콘택형성방법을 나타낸 단면도
도 2a 내지 2d는 본 발명 제 1 실시예의 반도체 소자의 콘택형성방법을 도시한 단면도
도 3a 내지 3e는 본 발명 제 1 실시예의 반도체 소자의 콘택형성방법을 도시한 단면도
도면의 주요 부분에 대한 부호의 설명
21: 반도체 기판 22: 필드산화막
23: 게이트산화막 24: 게이트 전극
25: 게이트 캡산화막 26: LDD영역
27: 측벽스페이서 28: 제 1 베리어막
29: 소오스/드레인 영역 30: 제 2 베리어막
31: 평탄보호막 32: 콘택홀
33: 패드산화막 34: 제 3 베리어막
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 콘택형성방법은 반도체 기판에 게이트절연막과 게이트 전극과 게이트캡절연막을 형성하는 공정과, 상기 게이트절연막과 게이트 전극과 게이트캡절연막의 측면에 측벽스페이서를 형성하는 공정과, 상기 반도체 기판에 제 1 절연막을 형성하는 공정과, 상기 게이트 전극 양측의 상기 반도체 기판에 불순물영역을 형성하는 공정과, 상기 반도체 기판에 제 2 절연막을 형성하는 공정과, 상기 반도체 기판에 평탄보호막을 형성하는 공정과, 상기 불순물영역이 드러나도록 콘택홀을 형성하는 공정을 포함함을 특징으로 한다.
도면을 참조하여 본 발명 반도체 소자의 콘택형성방법을 설명하면 다음과 같다.
도 2a 내지 2d는 본 발명 제 1 실시예의 반도체 소자의 콘택형성방법을 도시한 단면도이고, 도 3a 내지 3e는 본 발명 제 1 실시예의 반도체 소자의 콘택형성방법을 도시한 단면도이다.
본 발명 제 1 실시예는 실리콘질화막으로 형성된 베리어막을 이중으로 형성하는 방법을 이용하여 형성한 것이다.
이와 같은 본 발명 제 1 실시예에 따른 반도체 소자의 콘택형성방법은 도 2a에 도시한 바와 같이 필드영역과 활성영역이 정의된 필드영역에 필드산화막(22)을 형성한다. 이후에 반도체 기판(21)에 게이트산화막 형성용 제 1 산화막을 얇게 증착하고, 산화막상에 도핑된 폴리실리콘층을 증착한 후 705℃의 고온으로 저압화학기상증착법(LPCVD)으로 제 2 산화막을 증착한다. 이후에 게이트 형성용 마스크를 이용하여 상기 제 1 산화막과 폴리실리콘층과 제 2 산화막을 이방성식각하여 게이트산화막(23)과 게이트 전극(24)과 게이트 캡산화막(25)을 형성한다. 이때 상기 도핑된 폴리실리콘층상에 텅스텐 실리사이드를 형성할 수도 있다. 그리고 상기 게이트 전극(24)양측의 반도체 기판(21)에 저농도 불순물 이온을 주입하여 반도체 기판(21)의 표면내에 LDD영역(26)을 형성한다.
도 2b에 도시한 바와 같이 상기 반도체 기판(21)에 705℃정도 고온의 저압화학기상증착법(LPCVD)으로 제 3 산화막을 증착한 후 이방성식각으로 게이트산화막(23)과 게이트 전극(24)과 게이트 캡절연막(25)의 측면에 측벽스페이서(27)를 형성한다. 그리고 반도체 기판(21)에 질화막으로 형성된 제 1 베리어막(28)을 50∼100Å 정도의 두께를 갖도록 형성하고, 고농도 불순물이온을 주입하여 게이트 전극(24) 및 측벽스페이서(27)로 부터 반도체 기판(21)의 표면내에 소오스/드레인 영역(29)을 형성한다. 이후에 제 1 베리어막(28)상에 질화막으로 형성된 제 2 베리어막(30)을 400∼450Å 정도의 두께를 갖도록 형성한다.
도 2c에 도시한 바와 같이 층간절연을 시키기 위한 평탄보호막(31)을 증착한 후 화학적 기계적 연마법(Chemical Mechanical Polishing:CMP)을 이용하여 평탄보호막(31)을 평탄화시킨다. 이때 평탄보호막(31)은 705℃ 정도의 고온으로 500Å의 두께를 갖도록 형성된 산화막과 409℃정도의 온도로 화학증착하여 8000Å의 두께를 갖는 산화막을 더한 만큼을 형성한다.
도 2d에 도시한 바와 같이 상기 소오스/드레인 영역(29)에 콘택홀(32)을 형성하기 위한 마스크를 이용하여 상기 평탄보호막(31)을 제거한다. 이후에 자동정렬된 콘택방법으로 소오스/드레인 영역(29) 상측의 상기 제 1 베리어막(28)과 제 2 베리어막(30)을 제거하여 소오스/드레인 영역(29)이 드러나도록 콘택홀(32)을 형성한다.
본 발명 제 1 실시예와 다르게 본 발명 제 2 실시예는 패드산화막을 형성하여 소오스/드레인 영역을 주입한 후에 패드산화막을 제거하고 자동정렬된 콘택형성방법을 이용하여 콘택홀을 형성하기 위하여 질화막으로 형성된 두꺼운 베리어막을 형성하는 것에 대한 것으로 형성방법을 설명하면 다음과 같다.
도 3a에 도시한 바와 같이 필드영역과 활성영역이 정의된 필드영역에 필드산화막(22)을 형성한다. 이후에 반도체 기판(21)에 게이트산화막 형성용 제 1 산화막을 얇게 증착하고, 산화막상에 도핑된 폴리실리콘층을 증착한 후 705℃의 고온으로 저압화학기상증착법(LPCVD)으로 제 2 산화막을 증착한다. 이후에 게이트 형성용 마스크를 이용하여 상기 제 1 산화막과 폴리실리콘층과 제 2 산화막을 이방성식각하여 게이트산화막(23)과 게이트 전극(24)과 게이트 캡산화막(25)을 형성한다. 이때 상기 도핑된 폴리실리콘층상에 텅스텐 실리사이드를 형성할 수도 있다. 그리고 상기 게이트 전극(24)양측의 반도체 기판(21)에 저농도 불순물이온을 주입하여 반도체 기판(21)의 표면내에 LDD영역(26)을 형성한다.
도 3b에 도시한 바와 같이 상기 반도체 기판(21)에 705℃정도 고온으로 저압화학기상증착법(LPCVD)으로 제 3 산화막을 증착한 후 이방성식각으로 게이트산화막(23)과 게이트 전극(24)과 게이트 캡절연막(25)의 측면에 측벽스페이서(27)를 형성한다. 그리고 반도체 기판(21)에 100Å 정도의 두께를 갖도록 패드산화막(33)을 형성한 후 고농도 불순물영역을 형성하여 게이트 전극(24)의 양측 반도체 기판(21) 표면내에 소오스/드레인 영역(29)을 형성한다.
도 3c에 도시한 바와 같이 상기 패드산화막(33)을 제거한 후 전면에 질화막으로 형성된 제 3 베리어막(34)을 500∼550Å 정도의 두께를 갖도록 형성한다. 이때 제 3 베리어막(34)의 두께는 상기에도 제시한 바와 같이 제 1 실시예의 제 1 베리어막(28)과 제 2 베리어막(30)의 두께를 더한 만큼의 두께를 갖는다.
도 3d에 도시한 바와 같이 상기 반도체 기판(21)에 층간절연을 시키기 위한 평탄보호막(31)을 증착한 후 화학적 기계적 연마법(Chemical Mechanical Polishing:CMP)을 이용하여 평탄보호막(31)을 평탄화시킨다.
도 3e에 도시한 바와 같이 상기 소오스/드레인 영역(29)에 콘택홀(32)을 형성하기 위하여 상기 평탄보호막(31)을 제거한다. 이후에 자동정렬된 콘택방법으로 제 3 베리어막(34)을 제거하여 소오스/드레인 영역(29)이 드러나도록 콘택홀(32)을 형성한다.
상기와 같은 본 발명 반도체 소자의 콘택형성방법은 다음과 같은 효과가 있다.
첫째, 질화막으로 형성된 제 1 베리어막이나 패드산화막을 사용하여 소오스/드레인 영역을 형성하기 위한 고농도 불순물이온을 주입하므로 이온주입 에너지를 낮출 수 있기 때문에 이온 주입시 데미지(damahge)로 인한 졍션 깊이가 깊어지는 문제를 해결하여 안정된 소자를 형성할 수 있다.
둘째, 자동정렬된 콘택형성방법을 질화막으로된 베리어막을 이용하여 형성하므로 콘택마진을 높일 수 있다.
Claims (7)
- 반도체 기판에 게이트절연막과 게이트 전극과 게이트캡절연막을 형성하는 공정과,상기 게이트절연막과 게이트 전극과 게이트캡절연막의 측면에 측벽스페이서를 형성하는 공정과,상기 반도체 기판에 제 1 절연막을 형성하는 공정과,상기 게이트 전극 양측의 상기 반도체 기판에 불순물영역을 형성하는 공정과,상기 반도체 기판에 제 2 절연막을 형성하는 공정과,상기 반도체 기판에 평탄보호막을 형성하는 공정과,상기 불순물영역이 드러나도록 콘택홀을 형성하는 공정을 포함함을 특징으로 하는 반도체 소자의 콘택형성방법.
- 제 1 항에 있어서, 상기 제 1 절연막과 제 2 절연막은 질화막을 사용하는 것을 특징으로 하는 반도체 소자의 콘택형성방법.
- 제 1 항에 있어서, 상기 제 1 절연막은 50∼100Å 정도의 두께를 갖도록 형성함을 특징으로 하는 반도체 소자의 콘택형성방법.
- 제 1 항에 있어서, 상기 제 2 절연막은 400∼450Å 정도의 두께를 갖도록 형성함을 특징으로 하는 반도체 소자의 콘택형성방법.
- 반도체 기판에 게이트절연막과 게이트 전극과 게이트캡절연막을 형성하는 공정과,상기 게이트절연막과 게이트 전극과 게이트캡절연막의 측면에 측벽스페이서를 형성하는 공정과,상기 반도체 기판에 제 1 절연막을 형성하는 공정과,상기 게이트 전극 양측의 상기 반도체 기판에 불순물영역을 형성하는 공정과,상기 제 1 절연막을 제거하는 공정과,상기 반도체 기판에 제 2 절연막을 형성하는 공정과,상기 반도체 기판에 평탄보호막을 형성하는 공정과,상기 불순물영역이 드러나도록 콘택홀을 형성하는 공정을 포함함을 특징으로 하는 반도체 소자의 콘택형성방법.
- 제 5 항에 있어서, 상기 제 1 절연막은 패드산화막으로 100Å 정도의 두께를 갖도록 형성함을 특징으로 하는 반도체 소자의 콘택형성방법.
- 제 5 항에 있어서, 상기 제 2 절연막은 500∼550Å 정도의 두께를 갖도록 형성함을 특징으로 하는 반도체 소자의 콘택형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970020358A KR100236094B1 (ko) | 1997-05-23 | 1997-05-23 | 반도체 소자의 콘택형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970020358A KR100236094B1 (ko) | 1997-05-23 | 1997-05-23 | 반도체 소자의 콘택형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980084533A KR19980084533A (ko) | 1998-12-05 |
| KR100236094B1 true KR100236094B1 (ko) | 1999-12-15 |
Family
ID=19506906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970020358A KR100236094B1 (ko) | 1997-05-23 | 1997-05-23 | 반도체 소자의 콘택형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100236094B1 (ko) |
-
1997
- 1997-05-23 KR KR1019970020358A patent/KR100236094B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980084533A (ko) | 1998-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6214670B1 (en) | Method for manufacturing short-channel, metal-gate CMOS devices with superior hot carrier performance | |
| KR19990065455A (ko) | 반도체 소자 및 그의 제조방법 | |
| JP4733869B2 (ja) | 半導体装置の製造方法 | |
| KR100444306B1 (ko) | 반도체소자의 제조방법 | |
| US6130121A (en) | Method for fabricating a transistor | |
| KR20050007637A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100236094B1 (ko) | 반도체 소자의 콘택형성방법 | |
| KR20020056285A (ko) | 반도체 소자의 게이트 제조방법 | |
| KR20010096350A (ko) | 모스형 트랜지스터의 게이트전극 형성방법 | |
| KR100806837B1 (ko) | 반도체 소자의 살리사이드 형성 방법 | |
| KR100498500B1 (ko) | 유효 채널 길이가 증대된 반도체 소자 및 그 제조방법 | |
| KR20060073818A (ko) | 반도체 소자의 콘택 제조 방법 | |
| KR100734259B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100268927B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100589498B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100400784B1 (ko) | 반도체 소자의 살리사이드 형성 방법 | |
| KR100331854B1 (ko) | 반도체소자의 제조방법 | |
| KR101102775B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100451756B1 (ko) | 반도체소자및그제조방법 | |
| KR100752191B1 (ko) | Ｍｏｓｆｅｔ의 제조 방법 | |
| KR20050065229A (ko) | 모스 트랜지스터의 제조 방법 | |
| KR100603587B1 (ko) | 반도체소자의 콘택 형성 방법 | |
| KR20030003341A (ko) | 트렌치 게이트를 이용한 트랜지스터 제조방법 | |
| KR100791691B1 (ko) | 모스 트랜지스터 구조 및 그 제조 방법 | |
| KR100467642B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |