KR20030056837A - 절연수지 기판에 도금층을 형성하는 방법 - Google Patents

절연수지 기판에 도금층을 형성하는 방법 Download PDF

Info

Publication number
KR20030056837A
KR20030056837A KR1020010087139A KR20010087139A KR20030056837A KR 20030056837 A KR20030056837 A KR 20030056837A KR 1020010087139 A KR1020010087139 A KR 1020010087139A KR 20010087139 A KR20010087139 A KR 20010087139A KR 20030056837 A KR20030056837 A KR 20030056837A
Authority
KR
South Korea
Prior art keywords
substrate
layer
plating
insulating resin
forming
Prior art date
Application number
KR1020010087139A
Other languages
English (en)
Inventor
고경환
강장규
송창규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020010087139A priority Critical patent/KR20030056837A/ko
Publication of KR20030056837A publication Critical patent/KR20030056837A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating

Abstract

본 발명은 절연수지 기판에 도금층을 형성하는 방법에 관한 것으로, 좀 더 상세하게는 빌드업 다층 인쇄회로기판 제조용 절연수지 기판에 내부회로가 형성되는 제품 시트(sheet)부, 및 상기 기판의 외곽부와 각 제품 시트부 사이에 형성되는 요부(凹部)를 형성하도록 절연수지 기판을 패턴화시킬 때, 기판의 외곽부와 제품 시트부가 연결되도록 소정 위치에 동박연결부를 잔존시키거나, 각각 마주보는 기판의 외곽부가 연결되도록 동박연결부를 잔존시킨 후 무전해 동도금을 실시함으로써 전체 기판의 일면에서 전류를 걸어 도금을 실시하더라도 기판 전면에 걸쳐서 전류분포가 균일하고 도금두께의 편차가 감소되도록 도금을 실시할 수 있다.

Description

절연수지 기판에 도금층을 형성하는 방법 {Method for forming plating layer on insulating resin substrate}
본 발명은 절연수지 기판에 도금층을 형성하는 방법에 관한 것으로, 좀 더 상세하게는 빌드업 다층 인쇄회로기판 제조용 절연수지 기판에 패턴화 설계를 변경함으로써 기판 전면에 걸쳐서 전류분포가 균일하고 도금두께의 편차가 감소되도록 도금을 실시할 수 있는 절연수지 기판에 도금층을 형성하는 방법에 관한 것이다.
일반적으로 알려져 있는 종래의 기판 제조공정에 있어서는, 기판상에 형성된 층간 드릴홀을 전기적으로 도통시키고자 할 경우 도금 공정을 거치게 되며, 이때 RCC 공법을 이용하는 MLB(multilayer board) 또는 BGA(ball grid array) 등의 경우에는 적층후에도 제품전면에 동박(12∼18㎛)이 존재하기 때문에 전기 동도금시 상기 동박이 매개체 역할을 하게 되어 동도금 작업을 수행할 수 있게 되는 것이다.
그러나, 열경화성 절연수지 또는 감광성 절연수지를 이용하는 빌드업 기판에 있어서는 상기와 같이 적층을 이용하여 층간절연층을 형성하는 것이 아니므로 동박에 의한 도전층이 존재하지 않게 되어 표면에 무전해 동도금을 통해 0.5∼0.8㎛ 정도의 도금두께를 갖게 하지만, 전류를 주는 부분과 거리가 멀어질수록 저항이 증가하여 전류분포가 균일하지 못하기 때문에 유기물로 구성된 절연층상에 일정한 두께의 도금층을 형성하기 어렵다. 다시 말하면, 절연수지 기판은 일반적으로 절연층의 상측에 동박층이 형성되며, 그 상측에는 열경화성 수지 또는 감광성 절연수지 등을 이용한 절연수지층이 적층형성되는 구성으로 이루어지는데, 상기 절연수지를 이용한 빌드업 기판에 있어서는, 절연수지층의 상측에 동 도금층의 형성시, 베이스(Base) 동박이 존재하지 않기 때문에 도통이 원활하기 못하고 전류분포가 균일하지 못해 일정한 두께의 도금층을 형성할 수 없게 되는 단점이 있다는 것이다.
이러한 문제를 해결하기 위해 한국 공개특허공보 제2000-41051호에는 절연수지 기판에 도금층을 형성할 때 동박층이 형성되는 기판의 주연으로 요부를 형성하여, 기판외곽에 남아있는 동박층에 전류공급부를 두어 도금을 실시함으로써 절연수지층 상부에 도금층이 형성되도록 하는 도금층 형성방법이 기재되어 있다. 상기 방법을 개략적으로 도시하면 도 1 및 도 2와 같다. 도 1에는 기판의 주연 및 제품 시트부 사이에 요부가 형성되어 있고 기판외곽부의 일면(5')에 도금클램프(5)가 접속되어 기판전체를 도금하는 평면도와 측단면도가 도시되어 있다. 또한 도 2는 상기 방법에 의해 도금층이 형성되는 단계, 즉 동박층(2)이 형성된 절연수지 기판(1)에 요부를 형성하고 그 상부에 절연수지층(3)을 적층한 후 클램프(5)를 접속시켜 무전해 동도금(4)을 실시하는 단계를 개략적으로 도시한 것이다.
그러나, 이러한 방법에 의해서도 전류가 가해지는 부분과 거리가 멀어질수록 저항이 증가하여 전류분포가 균일하지 못하고 도금두께의 편차가 발생하여 미세회로 형성이 어려운 문제가 있었다.
따라서 본 발명은 상기 종래기술의 문제점을 해결하고 절연수지 또는 감광성 절연수지를 이용한 빌드업 기판의 표면에 일정한 두께의 동도금을 용이하게 수행할 수 있을 뿐만 아니라, 별도의 도금라인을 설치하지 않고도 균일한 전류분포를 얻을 수 있어 도금두께편차를 감소시킬 수 있으며, 이에 따라 기판상에 미세회로의 형성이 가능하여 회로를 미세패턴화할 수 있는 절연수지 기판의 도금층 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 도금층 형성방법은, 빌드업 다층 인쇄회로기판 제조용 절연수지 기판에 도금층을 형성하는 방법에 있어서, 절연층의 상부에 동박층이 형성되어 있는 절연수지 기판에 내부회로가 형성되는 제품 시트(sheet)부, 및 상기 기판의 외곽부와 각 제품 시트부 사이에 형성되는 요부(凹部)를 형성하도록 절연수지 기판(core 자재: CCL)을 패턴화시킬 때, 기판의 외곽부와 제품 시트부가 연결되도록 소정 위치에 동박연결부를 잔존시켜 내층회로를 형성하는 단계; 절연층을 적층하고 내층 도통홀을 가공하는 단계; 및 상기 기판에 무전해 동도금을 실시하고 도금층을 형성하는 단계로 이루어진다.
다른 목적을 달성하기 위한 본 발명에 따른 도금층 형성방법은, 빌드업 다층 인쇄회로기판 제조용 절연수지 기판에 도금층을 형성하는 방법에 있어서, 절연층의 상부에 동박층이 형성되어 있는 절연수지 기판에 내부회로가 형성되는 제품 시트부, 및 상기 기판의 외곽부와 각 제품 시트부 사이에 형성되는 요부를 형성하도록 절연수지 기판을 패턴화시킬 때, 각각 마주보는 기판의 외곽부가 연결되도록 동박연결부를 잔존시켜 내층회로를 형성하는 단계; 절연층을 적층하고 내층 도통홀을 가공하는 단계; 및 상기 기판에 무전해 동도금을 실시하고 도금층을 형성하는 단계로 이루어진다.
도 1은 절연수지 기판에 도금층을 형성하는 종래의 패턴화 형상의 평면도 및 도금층이 형성된 기판의 측단면도이고,
도 2는 종래 도금층이 형성된 기판의 제조단계를 도시한 개략도이며,
도 3은 본 발명에 따른 도금층을 형성하는 패턴화 형상의 평면도이고,
도 4는 본 발명에 따른 도금층을 형성하는 다른 패턴화 형상의 평면도이며,
도 5는 상기 도 4의 일부 확대도이고,
도 6은 본 발명에 따른 도금층이 형성된 기판의 측단면도이고,
도 7은 본 발명에 따른 도금층을 형성하는 또 다른 패턴화 형상의 평면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1, 10: 절연수지 기판,2, 20: 동박
3, 30: 절연수지층,4, 40: 무전해 동도금
5, 50: 도금클램프, 5', 50': 클램프 접속위치
이하, 본 발명을 첨부된 도면을 참조하면서 좀 더 구체적으로 설명하면 다음과 같다.
도 3, 도 4 및 도 7은 본 발명에 따른 도금층을 형성하는 패턴화 형상의 평면도를 나타내며, 도 5는 도 4일 일부 확대도이고, 도 6은 본 발명에 따라 도금층이 형성된 기판의 일부분의 측단면도를 나타낸다.
도 3에 도시된 바와 같이, 본 발명에 따른 빌드업 다층 인쇄회로기판 제조용 절연수지 기판에 도금층을 형성하는 방법은, 절연층의 상부에 동박층이 형성되어 있는 절연수지 기판에 내부회로가 형성되는 제품 시트(sheet)부, 및 상기 기판의 외곽부와 각 제품 시트부 사이에 형성되는 요부(凹部)를 형성하도록 절연수지 기판을 패턴화시킬 때, 기판의 외곽부와 제품 시트부가 연결되도록 소정 위치에 동박연결부를 잔존시켜 내층회로를 형성하는 단계; 절연층을 적층하고 내층 도통홀을 가공하는 단계; 및 상기 기판의 외곽부 한면(50')에 도금클램프를 접속시켜 무전해 동도금을 실시하고 도금층을 형성하는 단계를 포함한다.
상기 기판 외곽에 남아있는 동박층은 상기 내층회로가 형성된 제품을 보호하기 위해 도포되는 절연수지층(30)의 단부에서 약 8∼12mm, 바람직하게는 약 10mm 의 폭으로 요부를 두어 형성되며, 이는 전기분해에 의한 동도금시 전극으로 활용할수 있게 된다. 또한, 상기 동박연결부의 폭은 5∼10mm가 바람직하다. 이렇게 제품 시트부와 기판의 외곽부, 및 제품 시트부와 제품 시트부를 동박연결부로 연결하도록 패턴화함으로써 도금라인을 추가하지 않고도 기판 전체에 있어서 전류분포를 원활히 할 수 있다. 이때 제품 시트부내에는 내부회로가 형성된 제품들이 형성되게 된다.
또한 도 4 및 도 5에 도시된 바와 같이, 상기 방법은 제품 시트부 및/또는동박연결부에 도통홀을 가공하는 단계를 더욱 포함하게 되며, 도 5의 확대도에서 알 수 있는 바와 같이 상기 제품 시트부에 도통홀을 가공할 때에는 제품이 아닌 부분에 도통홀이 형성되게 된다. 상기 홀가공은 내부회로가 형성된 제품에 홀을 가공할 때 동시에 수행될 수 있다.
이러한 패턴화 및 도통홀 가공에 의해 전달되는 전류의 흐름은 도 6에 도시되어 있다. 또한 도 6에는 도 4 및 도 5의 홀이 가공된 절연수지 기판의 측단면도가 도시되어 있다. 도 6에 도시된 바와 같이, 25∼30㎛의 두께를 갖는 동박층(20)이 형성되어 있는 절연수지 기판(10)에 요부가 형성되고 절연수지층(30)을 적층시킨 후 제품의 홀가공시에 전체 절연수지 기판에서 전술한 부분에 있어서 동시에 도통홀 가공을 실시하게 된다. 그 후 기판 외곽의 동박부에 클램프(50)를 접속시켜 도통시킴으로써 0.4∼0.8㎛ 정도 두께의 무전해 동도금을 실시하며, 이때 도통홀에 의해 전류가 전달되어 클램프 접속부와 동일한 정도의 전류가 기판의 중간 또는 말단 부분까지 흐르게 된다. 따라서, 더욱 균일한 전류분포를 가지며 도금두께의 편차를 줄일 수 있다.
한편, 도 7에 도시된 바와 같이, 본 발명에 따른 도금형성을 위한 패턴화는 각각 마주보는 기판의 외곽부가 연결되도록 동박연결부를 잔존시켜 내층회로를 형성하는 단계; 절연층을 적층하고 내층 도통홀을 가공하는 단계; 및 상기 기판의 외곽부 한면(50')에 도금클램프를 접속시켜 무전해 동도금을 실시하고 도금층을 형성하는 단계를 포함하는 또 다른 형태를 갖는다. 또한, 상기 내층 도통홀 가공시에 기판의 외곽부간의 동박연결부에도 도통홀을 가공하는 단계를 더욱 포함할 수 있다. 이 또한 전술한 바와 같은 효과를 얻을 수 있다.
그 밖의 모든 조건들은 특별히 한정되지 않고 통상적인 기판적층 및 도금형성 조건들에 따라 수행될 수 있다.
이하 실시예를 통해 좀 더 구체적으로 살펴보지만, 이에 본 발명의 범주가 한정되는 것은 아니다.
실시예 1
도 3에 도시된 바와 같이 동박층이 형성되어 있는 340×510mm의 유리 에폭시 기판에 내부회로가 형성되는 제품 시트부, 및 상기 기판의 외곽부와 각 제품 시트부 사이에 형성되는 요부를 형성하도록 절연수지 기판을 패턴화시킬 때, 기판의 외곽부와 제품 시트부가 연결되도록 소정 위치에 동박연결부를 잔존시키고 도통홀 가공후 상기 기판에 무전해 동도금(화학동: 0.4∼0.8㎛)을 실시하고 수평도금라인에서 20㎛의 도금두께를 조건으로 하여 도금층을 형성하였다. 얻어진 기판의 도금편차를 하기 표 1에 나타내었다.
실시예 2
도 4에 도시된 바와 같이, 동박연결부를 잔존시킨 후 제품에 홀을 가공하면서 동시에 제품 시트부에도 홀을 가공한 것을 제외하고는 상기 실시예 1과 동일하게 실시하였고, 얻어진 기판의 도금편차를 하기 표 1에 나타내었다.
비교예 1
도 1과 같이 패턴화시킨 후 무전해 동도금시킨 것을 제외하고는 상기 실시예 1과 동일하게 실시하였고, 얻어진 기판의 도금편차를 하기 표 1에 나타내었다.
실시예 1(시트만 연결) 실시예 2(시트연결+홀가공) 비교예 1
도금편차(%) ±15% ±10% ±20%
상기 실시예 및 비교예를 통해 알 수 있는 바와 같이, 본 발명에 따른 도금형성방법에 의해 기판을 제조하고 도금층을 형성할 때, 빌드업 기판의 절연수지 표면에 일정한 두께의 동 도금을 용이하게 수행할 수 있을 뿐만 아니라, 기판상에 미세회로의 형성이 가능하여 회로의 미세패턴화가 가능하다. 또한, 별도의 도금라인을 설치하지 않고서도 균일한 전류를 흘려 회로를 형성할 수 있도록 하여 회로폭을 줄일 수 있다.

Claims (4)

  1. 빌드업 다층 인쇄회로기판 제조용 절연수지 기판에 도금층을 형성하는 방법에 있어서,
    절연층의 상부에 동박층이 형성되어 있는 절연수지 기판에 내부회로가 형성되는 제품 시트(sheet)부, 및 상기 기판의 외곽부와 각 제품 시트부 사이에 형성되는 요부(凹部)를 형성하도록 절연수지 기판(코어 자재: CCL)을 패턴화시킬 때, 기판의 외곽부와 제품 시트부가 연결되도록 소정 위치에 동박연결부를 잔존시켜 내층회로를 형성하는 단계;
    절연층을 적층하고 내층 도통홀을 가공하는 단계; 및
    상기 기판에 무전해 동도금을 실시하고 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 절연수지 기판에 도금층을 형성하는 방법.
  2. 제1항에 있어서, 상기 내층 도통홀을 가공하는 단계에서 제품 시트부 및/또는 동박연결부에 도통홀을 가공하는 단계를 더욱 포함하며, 제품 시트부에 도통홀을 가공할 때에는 제품이 아닌 부분에 홀이 형성되는 것을 특징으로 하는 절연수지 기판에 도금층을 형성하는 방법.
  3. 빌드업 다층 인쇄회로기판 제조용 절연수지 기판에 도금층을 형성하는 방법에 있어서,
    절연층의 상부에 동박층이 형성되어 있는 절연수지 기판에 내부회로가 형성되는 제품 시트부, 및 상기 기판의 외곽부와 각 제품 시트부 사이에 형성되는 요부를 형성하도록 절연수지 기판을 패턴화시킬 때, 각각 마주보는 기판의 외곽부가 연결되도록 동박연결부를 잔존시켜 내층회로를 형성하는 단계;
    절연층을 적층하고 내층 도통홀을 가공하는 단계; 및
    상기 기판에 무전해 동도금을 실시하고 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 절연수지 기판에 도금층을 형성하는 방법.
  4. 제3항에 있어서, 상기 내층 도통홀을 가공하는 단계에서 기판의 외곽부간의 동박연결부에 도통홀을 가공하는 단계를 더욱 포함하는 것을 특징으로 하는 절연수지 기판에 도금층을 형성하는 방법.
KR1020010087139A 2001-12-28 2001-12-28 절연수지 기판에 도금층을 형성하는 방법 KR20030056837A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010087139A KR20030056837A (ko) 2001-12-28 2001-12-28 절연수지 기판에 도금층을 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087139A KR20030056837A (ko) 2001-12-28 2001-12-28 절연수지 기판에 도금층을 형성하는 방법

Publications (1)

Publication Number Publication Date
KR20030056837A true KR20030056837A (ko) 2003-07-04

Family

ID=32214991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087139A KR20030056837A (ko) 2001-12-28 2001-12-28 절연수지 기판에 도금층을 형성하는 방법

Country Status (1)

Country Link
KR (1) KR20030056837A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709896B1 (ko) * 2006-02-28 2007-04-23 주식회사 두산 다층 배선 기판 및 그 제조방법
US7762269B2 (en) 2005-06-02 2010-07-27 The Procter & Gamble Company Cosmetic applicator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181440A (ja) * 1994-12-26 1996-07-12 Sumitomo Metal Ind Ltd 多層薄膜回路基板の製造方法
KR19980020175A (ko) * 1996-09-05 1998-06-25 김광호 릴(reel)형 인쇄회로기판
JP2000091743A (ja) * 1998-07-16 2000-03-31 Sumitomo Metal Electronics Devices Inc ビルドアップ多層基板及びその製造方法
KR200226308Y1 (ko) * 2000-12-26 2001-06-15 주식회사심텍 피씨비 기판의 도금 편차 방지 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181440A (ja) * 1994-12-26 1996-07-12 Sumitomo Metal Ind Ltd 多層薄膜回路基板の製造方法
KR19980020175A (ko) * 1996-09-05 1998-06-25 김광호 릴(reel)형 인쇄회로기판
JP2000091743A (ja) * 1998-07-16 2000-03-31 Sumitomo Metal Electronics Devices Inc ビルドアップ多層基板及びその製造方法
KR200226308Y1 (ko) * 2000-12-26 2001-06-15 주식회사심텍 피씨비 기판의 도금 편차 방지 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7762269B2 (en) 2005-06-02 2010-07-27 The Procter & Gamble Company Cosmetic applicator
KR100709896B1 (ko) * 2006-02-28 2007-04-23 주식회사 두산 다층 배선 기판 및 그 제조방법

Similar Documents

Publication Publication Date Title
US9743526B1 (en) Wiring board with stacked embedded capacitors and method of making
JP2005183952A (ja) 導電孔を有したプリント回路ボードの製造方法及びボード
JP2003031952A (ja) コア基板、それを用いた多層回路基板
MY144574A (en) Printed circuit board and method for its production
KR20090123284A (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
CN100518444C (zh) 利用激光钻孔机的过孔形成方法
KR102488164B1 (ko) 프로파일된 도전성 층을 갖는 인쇄 회로 기판 및 그 제조 방법
JP2008078343A (ja) プリント配線板及びその製造方法
KR20070064704A (ko) 보강 기판 및 제조 방법
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
JP2015185735A (ja) 多層配線板及びその製造方法
KR20030056837A (ko) 절연수지 기판에 도금층을 형성하는 방법
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
KR100674305B1 (ko) 인쇄회로기판 및 그 제조방법
JP2017069318A (ja) 多層配線板
JP2019029610A (ja) 配線基板及びその製造方法
KR102309827B1 (ko) 다층 인쇄회로기판 제조 방법 및 이에 의해 제조된 다층 인쇄회로기판
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR100651323B1 (ko) 휨저항 물질층이 구비된 반도체 패키지 기판
JP2508981B2 (ja) 多層印刷配線板とその製造方法
KR100704935B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
KR20240045408A (ko) 회로기판에 있어 도금 편차를 줄이는 방법
KR20130104507A (ko) 연성인쇄회로기판 및 그의 제조 방법
KR20000010059A (ko) 다층인쇄회로기판의 제조방법
TW496107B (en) Apparatus to electrically couple a conductive layer to a conductive element and method therefor, and apparatus to electrically couple conductive layers of a circuit board and method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application