JPH08181440A - 多層薄膜回路基板の製造方法 - Google Patents

多層薄膜回路基板の製造方法

Info

Publication number
JPH08181440A
JPH08181440A JP32208394A JP32208394A JPH08181440A JP H08181440 A JPH08181440 A JP H08181440A JP 32208394 A JP32208394 A JP 32208394A JP 32208394 A JP32208394 A JP 32208394A JP H08181440 A JPH08181440 A JP H08181440A
Authority
JP
Japan
Prior art keywords
layer
thin film
insulating layer
film circuit
conductor wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32208394A
Other languages
English (en)
Inventor
Satoru Ueda
哲 上田
Takashi Ikeda
尊士 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP32208394A priority Critical patent/JPH08181440A/ja
Publication of JPH08181440A publication Critical patent/JPH08181440A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【構成】 シリコン基板11上に絶縁層12及び導体配
線層14が交互に積層形成され、導体配線層14間がビ
アホール15で接続された多層薄膜回路基板の製造方法
において、絶縁層12にビアホール15を形成し、ビア
ホール15の一部及び絶縁層12上に最大粒径が2μm
以下の還元能力を有する金属又は金属化合物を含有する
感光性樹脂からなるペースト層13を5μm以下の厚さ
に形成し、無電解メッキによりビアホール15内に導体
を充填すると共に、ペースト層上に導体配線層14を形
成する工程を含む多層薄膜回路基板の製造方法。 【効果】 ペースト層13を薄膜化でき、多層薄膜回路
の平坦性を改善することができ、その結果、導体配線層
14の断線や各層のパターン形状の乱れ等のトラブルの
発生を防止することができる。また、密着性の良好な導
体配線層14の形成が可能になり、導体配線層14間で
抵抗率の小さい接続が可能になる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層薄膜回路基板の製造
方法に関し、より詳細には、例えば多層ラミネート基
板、ICパッケージ、マルチチップモジュール(MC
M)等に用いられる多層薄膜回路基板の製造方法に関す
る。
【0002】
【従来の技術】多層薄膜回路基板は、シリコン半導体基
板、セラミックス基板、又は樹脂等からなる基板上に高
分子材料を用いて絶縁層を形成し、該絶縁層上にパター
ン形成した導体配線層を前記絶縁層に形成したビアホー
ルで回路接続しながら積層することにより形成された多
層回路基板である。
【0003】従来、このような多層薄膜回路基板を形成
する場合には、前記基板上に、例えばポリイミド前駆体
が溶剤中に溶解した液をスピンコート法等により塗布
し、加熱することにより絶縁層を形成する。次に、前記
絶縁層上にスパッタリング法や蒸着法により一旦薄い導
体配線層を形成した後、無電解メッキ等により適当な厚
さの導体配線層を形成し、さらにその上に順次絶縁層及
び導体配線層を同様の方法で形成していた。また、上下
の導体配線層同士の接続は絶縁層に形成したビアホール
により行っていた。
【0004】前記方法において、いきなり絶縁層の上に
無電解メッキにより導体配線層を良好に形成することは
難しく、またメッキ層が形成されたとしても下地の絶縁
層との接着力も弱くなるため、前記絶縁層の上には一旦
スパッタリング等により薄い導体配線層を形成してお
く。従って、基板上に絶縁層を形成した後、前記絶縁層
が形成された基板をスパッタリング装置の中に載置して
スパッタリングを行った後、今度はメッキ浴中に前記基
板を投入し、無電解メッキを行っていた。
【0005】
【発明が解決しようとする課題】しかし、前記した多層
薄膜回路基板の製造方法においては、製造工程において
スパッタリング等を行う必要があるため、高価なスパッ
タリングのための装置を必要とし、またスパッタリング
工程と無電解メッキ処理工程とを繰り返さなくてはなら
ないために作業効率が悪く、コストが高く付くという大
きな課題があった。
【0006】一方、樹脂やセラミックス基板上に導体配
線層を密着性良く形成するため、前記基板上に、還元能
力を有する金属又は前記金属の化合物を含有する通常の
樹脂あるいは感光性樹脂からなるペーストを塗布してペ
ースト層を形成し、その後無電解メッキを行うことによ
り導体配線層を形成する方法自体は、従来から行われて
いた。
【0007】しかし、この方法を用いて多層薄膜回路基
板を製造するには、まず非常に薄いペースト層を形成す
る必要があり、なおかつこのペースト層に精密なパター
ニングを行う必要があった。これまでは、そのような目
的のために前記方法が採用された例はなく、得られるメ
ッキパターンの精度も要求を満足し得るものではないと
いう課題があった。
【0008】本発明はこのような課題に鑑みなされたも
のであり、平坦性に優れた多層薄膜回路を形成すること
ができると共に、精密なパターンの導体配線層を安価に
効率より形成することができ、かつ各導体配線層間を良
好に接続することができる多層薄膜回路基板の製造方法
を提供することを目的としている。
【0009】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る多層薄膜回路基板の製造方法は、基板上
に高分子材料からなる絶縁層及び導体配線層が交互に積
層形成され、導体配線層間がビアホールで接続されてい
る多層薄膜回路基板の製造方法において、前記絶縁層に
ビアホールを形成し、該ビアホールの一部及び前記絶縁
層上に最大粒径が2μm以下の還元能力を有する金属又
は金属化合物を含有する感光性樹脂からなるペースト層
を5μm以下の厚さに形成し、無電解メッキにより前記
ビアホール内に導体を充填すると共に、前記ペースト層
上に導体配線層を形成する工程を含んでいることを特徴
としている(1)。
【0010】また、本発明に係る多層薄膜回路基板の製
造方法は、上記(1)記載の多層薄膜回路基板の製造方
法において、絶縁層上にペースト層を形成し、無電解メ
ッキにより前記ペースト層上に導体配線層を形成する工
程を含んでいることを特徴としている(2)。
【0011】本発明の対象となる基板は特に限定される
ものではないが、その具体例としては、例えばシリコン
半導体基板、セラミックス基板、樹脂からなる基板等が
挙げられる。これらの基板には、その表面に導体配線層
が形成されている場合もあり、樹脂やセラミックス等の
絶縁材がそのまま表面を形成している場合もある。
【0012】従って、シリコン基板や表面に導体配線層
が形成されている基板の場合には、まず初めに絶縁層を
形成し、表面が絶縁層である基板の場合には、まず初め
に導体配線層を形成する。
【0013】ここでは、初めに基板上に高分子材料から
なる絶縁層を形成する工程(以下、前記工程を絶縁層形
成工程と記す)から始める場合について説明する。
【0014】前記絶縁層の形成は基板の表面に高分子材
料を塗布、乾燥することにより行うが、従来より行われ
ている方法、例えば高分子材料又は前記高分子材料の前
駆体(例えばポリアミック酸)がN−メチル−2−ピロ
リドン等の溶剤中に溶解した液をスピンコート法等によ
り基板表面に塗布し、加熱することにより、前記絶縁層
を5〜20μmの厚さに形成する。この工程により形成
される絶縁層が、単に基板との絶縁を図るためだけの目
的で形成される場合には必ずしもビアホールを形成する
必要はない。しかし、この後の工程で形成する絶縁層は
導体配線層同士を接続するためにビアホールを形成する
必要がある。従って、通常、前記絶縁層形成用の樹脂と
しては、感光性樹脂が使用される。前記感光性樹脂とし
ては、例えば東レ(株)製のフォトニース等のネガ型感
光性ポリイミド、ダウケミカル社のネガ型感光性BCB
(ベンゾシクロブテン)レジン等が挙げられる。
【0015】次に、前記絶縁層の上に最大粒径が2μm
以下の還元能力を有する金属もしくは金属化合物、感光
性樹脂、及び溶剤等からなるスラリを塗布、乾燥し、パ
ターニングを行うことにより5μm以下の厚さにペース
ト層を形成する(以下、前記工程をペースト層形成工程
と記す)。
【0016】前記金属としては、例えばCo、Ni、R
h、Pd等の周期律表の第XIII族の金属、Pt、Ag、
Cu等の第IB族の金属が挙げられ、前記金属化合物と
しては、例えばPdCl2 等の塩酸塩や前記金属の硫酸
塩等が挙げられる。前記金属又は金属化合物はそれぞれ
単独で、又は2種以上を混合して用いることができる。
前記金属等の最大粒径を2μm以下としたのは、最大粒
径が2μmを超えた場合、前記ペースト層を5μm以下
の厚さでかつ平坦に形成することが難しくなるためであ
る。前記金属等の最大粒径は0.5〜1.0μmがより
好ましい。
【0017】また、前記感光性樹脂としては、例えば前
記絶縁層と同じ材料からなるものが挙げられる。前記感
光性樹脂として、前記絶縁層に使用した樹脂と処理条件
が同じものを用いることにより塗布後の熱処理等を一度
で行うことができる。また、前記絶縁層と前記感光性樹
脂とに同じ材質のものを使用することにより、前記絶縁
層と前記ペースト層との密着性が良好になる。
【0018】前記溶剤としては、例えばポリイミドに対
してはN−メチル−2−ピロリドン、BCBレジンに対
してはメシチレン等が挙げられる。
【0019】前記感光性樹脂に対する前記金属の添加量
は、0.01〜30wt%の範囲が好ましく、10〜2
0wt%がより好ましい。前記感光性樹脂に対する前記
金属の含有量が0.01wt%未満であると、後工程で
無電解メッキを行った際に前記ペースト層上にメッキ層
が形成されなかったり、前記ペースト層に対するメッキ
層の密着性が十分でなくなり、他方前記金属の含有量が
30wt%を超えると、パターニングのために紫外線露
光を行う際に紫外線の透過率が低くなり、パターニング
が難しくなる。
【0020】前記感光性樹脂に対する前記溶剤の添加量
は、60〜80wt%が好ましい。前記感光性樹脂に対
する前記溶剤の添加量が60wt%未満であると、形成
されるスラリの粘度が高くなりすぎるため薄い塗布が難
しくなり、他方前記溶剤の量が80wt%を超えると前
記金属及び金属化合物の粉末が均一に分散しにくくな
り、均一な組成を有するペースト層が形成されにくくな
る。
【0021】前記スラリを、例えばスピンコート等の方
法により絶縁層上に塗布し、70〜80℃程度で乾燥さ
せた後、所定のパターンを有するマスクを使用して紫外
線露光を行い、その後現像処理を行うことにより所定の
パターンの膜を形成する。その後200〜400℃で加
熱処理を行うことにより所定パターンのペースト層を形
成する。
【0022】前記絶縁層と前記ペースト層は、加熱、乾
燥によりその前駆体を形成した後、加熱を行うことによ
り、同時に形成してもよい。
【0023】前記ペースト層形成工程の後、前記ペース
ト層上に無電解メッキにより導体配線層を形成する(以
下、前記工程を導体配線層形成工程と記す)。
【0024】無電解メッキ処理は、通常行われる方法を
目的に応じて採用すればよく、例えばCuの硫酸塩やシ
アン化塩等を含有する無電解メッキ浴にペースト層形成
工程が終了した基板を浸漬して無電解メッキ処理を施す
ことにより、Cuからなる導体配線層を0.1〜3μm
程度の厚さに形成することができる。無電解メッキ処理
により形成する導体配線層の導体成分としては、前記金
属の他に、例えばNi、Au等が挙げられる。
【0025】通常は、前記工程の後、前記した絶縁層形
成工程における方法と同様の方法により、該導体配線層
上に絶縁層を形成し、前記絶縁層にビアホールを形成す
る。
【0026】従って、この場合には高分子材料として感
光性樹脂を用いて塗布、乾燥を行い、その後所定のマス
クを使用して紫外線露光処理及び現像処理を行うことに
より、前記絶縁層にビアホールを形成する。
【0027】次に、前記工程により形成されたビアホー
ルの一部及び前記絶縁層上にペースト層を形成する。
【0028】このペースト層の形成は、前記したペース
ト層形成工程と同様の条件で行うことができるが、パタ
ーニングの際に前記ビアホールの一部が露出するような
形状のマスクを用いて紫外線露光処理を行い、現像処理
を行う。
【0029】次に、前記工程が終了した基板に無電解メ
ッキ処理を施し、前記ペースト層上及び前記ビアホール
内に導体配線層を形成する。
【0030】前記工程により下層の導体配線層と絶縁層
を挟んだ上層の導体配線層との間が良好に接続されるこ
とになる。
【0031】この後、さらに導体配線層を数層形成する
必要がある場合には、前記の場合と同様の方法により絶
縁層及び導体配線層を順次、積層形成していけばよい。
【0032】また、基板に導体配線層が形成されてお
り、上層の導体配線層を接続する必要がある場合には、
最初に絶縁層を形成した後、前記した方法と同様の方法
で前記絶縁層にビアホールを形成し、同様にペースト層
及び導体配線層を形成することにより下の導体配線層と
の接続を行う。
【0033】
【作用】本発明に係る多層薄膜回路基板の製造方法
(1)によれば、絶縁層にビアホールを形成し、該ビア
ホールの一部及び前記絶縁層上に最大粒径が2μm以下
の還元能力を有する金属又は金属化合物を含有する感光
性樹脂からなるペースト層を5μm以下の厚さに形成
し、無電解メッキにより前記ビアホール内に導体を充填
すると共に、前記ペースト層上に導体配線層を形成する
工程を含んでいるので、前記ペースト層が薄くなり、そ
のために多層薄膜回路の平坦性が改善され、導体配線層
の断線やパターン形状の乱れ等のトラブルの発生が防止
される。また、密着性の良好な導体配線層の形成が可能
になり、導体配線層間で抵抗率の小さい接続が可能にな
る。
【0034】また、本発明に係る多層薄膜回路基板の製
造方法(2)によれば、上記(1)記載の多層薄膜回路
基板の製造方法において、絶縁層上にペースト層を形成
し、無電解メッキにより前記ペースト層上に導体配線層
を形成する工程を含んでいるので、シリコンウエハのよ
うな導電性を有する基板上に多層薄膜回路を形成する場
合にも、上記(1)記載の多層薄膜回路基板の製造方法
と同様の作用が得られる。
【0035】
【実施例】以下、本発明に係る多層薄膜回路基板の製造
方法の実施例を図面に基づいて説明する。
【0036】図1(a)〜(g)は実施例に係る多層薄
膜回路基板の製造方法の各工程を模式的に示した断面図
である。図1の(a)〜(g)に従って各工程を説明す
る。まず、シリコン基板11の表面にネガ型の感光性ポ
リイミド(東レ(株)製のフォトニース)の溶液をスピ
ンコート法等により塗布し、約70℃で90分間加熱、
乾燥し、全面を紫外線露光することにより、ポリイミド
前駆体層12’を形成した(図1(a))。
【0037】次に、ポリイミド前駆体層12’の上に最
大粒径が2μm以下で平均粒径が0.5μmのPdが1
0wt%、加熱により形成されるネガ型のポリイミド樹
脂が10wt%からなるスラリをスピンコート法により
塗布し、70℃で90分間乾燥させた。次に、フォトマ
スクを用いて紫外線露光処理を施した後、現像処理を施
し、所定のパターンの薄膜層を形成した。次に、前記処
理の終わったシリコン基板11に200℃で30分間加
熱処理を施すことにより、10μmの厚さの絶縁層12
及び3μmの厚さのペースト層13の形成を終了した
(図1(b))。次に、ペースト層形成工程が終了した
シリコン基板11をCuSO4 を含有する無電解メッキ
浴に浸漬し、30分間無電解メッキ処理を施すことによ
り、Cuからなる導体配線層14を3μm程度の厚さに
形成した(図1(c))。
【0038】次に、前記した絶縁層形成工程における方
法と同様に感光性ポリイミドの溶液を塗布、乾燥し、こ
の塗膜にフォトマスクを介して紫外線露光処理を施し、
その後現像処理を施すことによりビアホール15を有す
るポリイミド前駆体層12’を形成した(図1
(d))。
【0039】次に、前記したペースト層形成工程におけ
る方法と同様の方法により、スラリを塗布、乾燥した。
次に、前の工程でポリイミド前駆体層12’に形成され
たビアホール15の一部を残すようにフォトマスクを用
いて紫外線露光処理を施した後、現像処理を施し、その
後200℃で加熱処理を行うことにより、絶縁層12及
びペースト層13を形成した(図1(e))。
【0040】次に、前記工程が終了した基板に前の無電
解メッキ処理工程と同様の条件で無電解メッキ処理を施
し、ビアホール15の内側に導体を充填し、ペースト層
13上に導体配線層14を形成した(図1(f))。
【0041】次に、前記した絶縁層形成工程における方
法と同様の方法により、図示しないビアホールを有する
絶縁層12を形成し(図1(g))、その上に図示しな
いペースト層及び導体配線層を形成した。
【0042】以上の各層を形成した後、基板を350℃
で2時間加熱処理を行った。このようにして作製された
薄膜多層回路基板の電気特性を測定したところ、スパッ
タリング配線層を形成したものと同様の電気的特性を得
た。
【0043】また、密着性も改善され、この銅メッキ層
は2kg/mm2 以上の強度を得た。
【0044】
【発明の効果】以上詳述したように本発明に係る多層薄
膜回路基板の製造方法(1)にあっては、基板上に高分
子材料からなる絶縁層及び導体配線層が交互に積層形成
され、導体配線層間がビアホールで接続されている多層
薄膜回路基板の製造方法において、前記絶縁層にビアホ
ールを形成し、該ビアホールの一部及び前記絶縁層上に
最大粒径が2μm以下の還元能力を有する金属又は金属
化合物を含有する感光性樹脂からなるペースト層を5μ
m以下の厚さに形成し、無電解メッキにより前記ビアホ
ール内に導体を充填すると共に、前記ペースト層上に導
体配線層を形成する工程を含んでいるので、前記ペース
ト層を薄くすることができ、形成する絶縁層及び導体配
線層の積層体の平坦性を改善することができ、その結
果、導体配線層の断線やパターン形状の乱れ等のトラブ
ルの発生を防止することができる。また、密着性の良好
な導体配線層の形成が可能になり、導体配線層間で抵抗
率の小さい接続が可能になる。
【0045】また、本発明に係る多層薄膜回路基板の製
造方法(2)にあっては、上記(1)記載の多層薄膜回
路基板の製造方法において、絶縁層上にペースト層を形
成し、無電解メッキにより前記ペースト層上に導体配線
層を形成する工程を含んでいるので、シリコン基板のよ
うな導電性を有する基板上に多層薄膜回路を形成する場
合にも、上記(1)記載の多層薄膜回路基板の製造方法
と同様の効果を奏する。
【0046】また、上記(1)又は(2)記載の多層薄
膜回路基板の製造方法により、30〜50μmの厚さの
多層薄膜回路を基板上に形成することができ、またスパ
ッタリングや蒸着という手段を用いないため、安価で生
産性の良い多層薄膜回路基板の製造が可能になる。
【図面の簡単な説明】
【図1】(a)〜(g)は実施例に係る多層薄膜回路基
板の製造方法の各工程を模式的に示した断面図である。
【符号の説明】
11 シリコン基板 12 絶縁層 13 ペースト層 14 導体配線層 15 ビアホール

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上に高分子材料からなる絶縁層及び
    導体配線層が交互に積層形成され、導体配線層間がビア
    ホールで接続されている多層薄膜回路基板の製造方法に
    おいて、前記絶縁層にビアホールを形成し、該ビアホー
    ルの一部及び前記絶縁層上に最大粒径が2μm以下の還
    元能力を有する金属又は金属化合物を含有する感光性樹
    脂からなるペースト層を5μm以下の厚さに形成し、無
    電解メッキにより前記ビアホール内に導体を充填すると
    共に、前記ペースト層上に導体配線層を形成する工程を
    含んでいることを特徴とする多層薄膜回路基板の製造方
    法。
  2. 【請求項2】 絶縁層上にペースト層を形成し、無電解
    メッキにより前記ペースト層上に導体配線層を形成する
    工程を含んでいることを特徴とする請求項1記載の多層
    薄膜回路基板の製造方法。
JP32208394A 1994-12-26 1994-12-26 多層薄膜回路基板の製造方法 Pending JPH08181440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32208394A JPH08181440A (ja) 1994-12-26 1994-12-26 多層薄膜回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32208394A JPH08181440A (ja) 1994-12-26 1994-12-26 多層薄膜回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH08181440A true JPH08181440A (ja) 1996-07-12

Family

ID=18139729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32208394A Pending JPH08181440A (ja) 1994-12-26 1994-12-26 多層薄膜回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH08181440A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003005786A1 (fr) * 2001-07-05 2003-01-16 Mejiro Precision, Inc. Procede de fabrication d'une carte a circuits imprimes
KR20030056837A (ko) * 2001-12-28 2003-07-04 삼성전기주식회사 절연수지 기판에 도금층을 형성하는 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003005786A1 (fr) * 2001-07-05 2003-01-16 Mejiro Precision, Inc. Procede de fabrication d'une carte a circuits imprimes
KR100914376B1 (ko) * 2001-07-05 2009-08-28 메지로 프리씨젼 가부시끼가이샤 프린트 배선판의 제조 방법
KR20030056837A (ko) * 2001-12-28 2003-07-04 삼성전기주식회사 절연수지 기판에 도금층을 형성하는 방법

Similar Documents

Publication Publication Date Title
US3934335A (en) Multilayer printed circuit board
US5830563A (en) Interconnection structures and method of making same
US5891795A (en) High density interconnect substrate
KR100682284B1 (ko) 반도체 장치 제조 방법
JP2000286559A (ja) 配線基板とその製造方法及び半導体装置
KR20060120475A (ko) 커패시터 회로 부착 필름 캐리어 테이프 및 그 제조방법과, 커패시터 회로 부착 표면 실장 필름 캐리어 테이프및 그 제조 방법
Takasago et al. A copper/polyimide metal-base packaging technology
US5545429A (en) Fabrication of double side fully metallized plated thru-holes, in polymer structures, without seeding or photoprocess
JPH04277696A (ja) 多層配線基板及びその製造方法
US20050238812A1 (en) Method for electroless metalisation of polymer substrate
JPH03276655A (ja) 多層配線基板およびその製造方法
WO2003102267A1 (en) Method for electroless metalisation of polymer substrate
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JPH08181440A (ja) 多層薄膜回路基板の製造方法
US20070085654A1 (en) Process development and optimization of embedded thin film resistor on body
JP3215545B2 (ja) 薄膜多層配線板及びその製造方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JPH04144190A (ja) 配線基板およびその製造方法
JPH01319941A (ja) ポリイミド層と金属の間の接着力を強化する方法
KR100511965B1 (ko) 테이프기판의 주석도금방법
JPH0786737A (ja) 薄膜多層回路基板の製造方法
JPH05218644A (ja) 多層プリント配線板の製造方法
JPH0851280A (ja) 多層プリント配線板
JPH11274724A (ja) 配線基板およびその製造方法
JPH11266069A (ja) 転写用部材の製造方法及び転写用部材