KR20030056226A - 트랜지스터의 샐리사이드 영역 형성방법 - Google Patents

트랜지스터의 샐리사이드 영역 형성방법 Download PDF

Info

Publication number
KR20030056226A
KR20030056226A KR1020010086400A KR20010086400A KR20030056226A KR 20030056226 A KR20030056226 A KR 20030056226A KR 1020010086400 A KR1020010086400 A KR 1020010086400A KR 20010086400 A KR20010086400 A KR 20010086400A KR 20030056226 A KR20030056226 A KR 20030056226A
Authority
KR
South Korea
Prior art keywords
forming
salicide region
oxide layer
oxide film
poly
Prior art date
Application number
KR1020010086400A
Other languages
English (en)
Other versions
KR100435898B1 (ko
Inventor
탁기덕
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0086400A priority Critical patent/KR100435898B1/ko
Publication of KR20030056226A publication Critical patent/KR20030056226A/ko
Application granted granted Critical
Publication of KR100435898B1 publication Critical patent/KR100435898B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

실리콘 기판위에 액티브 및 필드를 형성하는 단계와, 산화막을 증착하는 단계와, 트렌치 형성을 위한 포토 레지스트를 형성하는 단계와, 트렌치를 형성하는 단계와, 게이트 산화막을 증착하는 단계와, 폴리를 증착 및 평탄화(CMP) 또는 에치백하는 단계와, 산화막을 에치백하는 단계와, 스페이서 형성을 위한 포토 레지스트를 형성하는 단계와, 스페이서를 형성하고 샐리사이드 영역을 확보하는 단계와, 샐리사이드 영역을 형성하는 단계를 포함하여 이루어지며,
단일 산화막을 이용하여 샐리사이드 영역을 형성함으로써 상대적으로 공정이 쉬울 뿐만 아니라, 폴리 측면의 샐리사이드 영역을 조절하는 것이 쉬운, 트랜지스터의 샐리사이드 영역 형성방법을 제공한다.

Description

트랜지스터의 샐리사이드 영역 형성방법{method for forming salicide area of the transistor}
이 발명은 트랜지스터의 샐리사이드 영역 형성방법에 관한 것으로서, 더욱 상세하게 말하자면 단일 산화막을 이용하여 샐리사이드 영역을 형성함으로써 상대적으로 공정이 쉬울 뿐만 아니라, 폴리 측면의 샐리사이드 영역을 조절하는 것이 쉬운, 트랜지스터의 샐리사이드 영역 형성방법에 관한 것이다.
일반적으로 반도체 웨이퍼상에 트랜지스터를 형성하기 위해서는 폴리(poly)를 형성한 뒤에, 그 위에 스페이서(spacer)로서 산화막(oxide film)을 입히고, 그 위에 스페이서로서 질화막(nitride film)을 입히고, 상기한 스페이서 질화막을 식각한 후, 상기한 스페이서 산화막을 식각하고나서, 샐리사이드 영역을 확보하게 된다.
그러나, 이와 같은 종래의 트랜지스터의 샐리사이드 영역 형성방법은 산화막과 질화막의 2종류의 막을 증착해야 하기 때문에 상대적으로 공정이 복잡할 뿐만 아니라, 폴리 측면의 샐리사이드 영역을 조절하는 것이 어렵게 되는 문제점 등이 있었다.
이 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 단일 산화막을 이용하여 샐리사이드 영역을 형성함으로써 상대적으로 공정이 쉬울 뿐만 아니라, 폴리 측면의 샐리사이드 영역을 조절하는 것이 쉬우운, 트랜지스터의 샐리사이드 영역 형성방법을 제공하는 데 있다.
도 1a 내지 도 1j는 이 발명의 실시예에 따른 트랜지스터의 샐리사이드 영역 형성방법의 공정 순서도이다.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 실리콘 기판위에 액티브 및 필드를 형성하는 단계와, 산화막을 증착하는 단계와, 트렌치 형성을 위한 포토 레지스트를 형성하는 단계와, 트렌치를 형성하는 단계와, 게이트 산화막을 증착하는 단계와, 폴리를 증착 및 평탄화(CMP) 또는 에치백(etch back)하는 단계와, 산화막을 에치백하는 단계와, 스페이서 형성을 위한 포토 레지스트를 형성하는 단계와, 스페이서를 형성하고 샐리사이드 영역을 확보하는 단계와, 샐리사이드 영역을 형성하는 단계를 포함하여 이루어진다.
상기한 게이트 산화막 증착 후에, 폴리를 증착 및 평탄화(CMP)하지 않고 폴리를 에치백하여도 무방하다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.
참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 부가 및 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.
이 발명의 실시예에 따른 트랜지스터의 샐리사이드 영역 형성방법의 구성은, 도 1a에 도시되어 있는 바와 같이 실리콘 기판위에 액티브 및 필드를 형성하는 단계와, 도 1b에 도시되어 있는 바와 같이 산화막을 증착하는 단계와, 도 1c에 도시되어 있는 바와 같이 트렌치 형성을 위한 포토 레지스트를 형성하는 단계와, 도 1d에 도시되어 있는 바와 같이 트렌치를 형성하는 단계와, 도 1e에 도시되어 있는 바와 같이 게이트 산화막을 증착하는 단계와, 도 1f에 도시되어 있는 바와 같이 폴리를 증착 및 평탄화(CMP) 또는 에치백하는 단계와, 도 1g에 도시되어 있는 바와 같이 산화막을 에치백하는 단계와, 도 1h에 도시되어 있는 바와 같이 스페이서 형성을 위한 포토 레지스트를 형성하는 단계와, 도 1i에 도시되어 있는 바와 같이 스페이서를 형성하고 샐리사이드 영역을 확보하는 단계와, 도 1j에 도시되어 있는 바와 같이 샐리사이드 영역을 형성하는 단계를 포함하여 이루어진다.
상기한 구성에 의한, 이 발명의 실시예에 따른 트랜지스터의 샐리사이드 영역 형성방법의 작용은 다음과 같다.
먼저, 도 1a에 도시되어 있는 바와 같이 실리콘 기판위에 액티브 및 필드를 형성한다.
이어서, 상기한 액티브 및 필드 위에 도 1b에 도시되어 있는 바와 같이 산화막을 증착한다.
다음에, 상기한 산화막의 위에 도 1c에 도시되어 있는 바와 같이 트렌치 형성을 위한 포토 레지스트를 형성한다.
이어서, 도 1d에 도시되어 있는 바와 같이 식각을 통하여 트렌치를 형성한다.
다음에, 상기한 트렌치의 위에 도 1e에 도시되어 있는 바와 같이 게이트 산화막을 증착한다.
이어서, 상기한 게이트 산화막의 위에 도 1f에 도시되어 있는 바와 같이 폴리를 증착한 뒤에 평탄화(CMP)를 한다. 상기한 폴리를 증착 및 평탄화(CMP)하는 대신에 폴리를 에치백하여도 무방하다.
다음에, 도 1g에 도시되어 있는 바와 같이 산화막을 에치백한다.
이어서, 도 1h에 도시되어 있는 바와 같이 스페이서 형성을 위한 포토 레지스트를 형성한다.
다음에, 도 1i에 도시되어 있는 바와 같이 스페이서를 형성하고 샐리사이드 영역을 확보한다.
이어서, 도 1j에 도시되어 있는 바와 같이 샐리사이드 영역을 형성한다.
이상의 설명에서와 같이 이 발명의 실시예에서, 단일 산화막을 이용하여 샐리사이드 영역을 형성함으로써 상대적으로 공정이 쉬울 뿐만 아니라, 폴리 측면의 샐리사이드 영역을 조절하는 것이 쉬운 효과를 가진 트랜지스터의 샐리사이드 영역 형성방법을 제공할 수가 있다. 이 발명의 이와 같은 효과는 반도체 제조공정 분야에서 이 발명의 기술적 사상의 범위를 벗어나지 않는 범위내에서 다양하게 응용되어 이용될 수가 있다.

Claims (2)

  1. 실리콘 기판위에 액티브 및 필드를 형성하는 단계와,
    산화막을 증착하는 단계와,
    트렌치 형성을 위한 포토 레지스트를 형성하는 단계와,
    트렌치를 형성하는 단계와,
    게이트 산화막을 증착하는 단계와,
    폴리를 증착 및 평탄화(CMP)하는 단계와,
    산화막을 에치백하는 단계와,
    스페이서 형성을 위한 포토 레지스트를 형성하는 단계와,
    스페이서를 형성하고 샐리사이드 영역을 확보하는 단계와,
    샐리사이드 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 트랜지스터의 샐리사이드 영역 형성방법.
  2. 제 1 항에 있어서, 상기한 게이트 산화막 증착 후에, 폴리를 에치백하는 것을 특징으로 하는 트랜지스터의 샐리사이드 영역 형성방법.
KR10-2001-0086400A 2001-12-27 2001-12-27 트랜지스터의 샐리사이드 영역 형성방법 KR100435898B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086400A KR100435898B1 (ko) 2001-12-27 2001-12-27 트랜지스터의 샐리사이드 영역 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086400A KR100435898B1 (ko) 2001-12-27 2001-12-27 트랜지스터의 샐리사이드 영역 형성방법

Publications (2)

Publication Number Publication Date
KR20030056226A true KR20030056226A (ko) 2003-07-04
KR100435898B1 KR100435898B1 (ko) 2004-06-12

Family

ID=32214439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086400A KR100435898B1 (ko) 2001-12-27 2001-12-27 트랜지스터의 샐리사이드 영역 형성방법

Country Status (1)

Country Link
KR (1) KR100435898B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970018386A (ko) * 1995-09-29 1997-04-30 김광호 반도체장치의 제조방법
KR0154306B1 (ko) * 1995-10-31 1998-12-01 김광호 모스 트랜지스터의 제조방법
KR20000028096A (ko) * 1998-10-30 2000-05-25 김영환 트렌치 게이트구조의 모스트랜지스터 제조방법
US6069032A (en) * 1999-08-17 2000-05-30 United Silicon Incorporated Salicide process
KR100351447B1 (ko) * 1999-12-29 2002-09-09 주식회사 하이닉스반도체 트렌치형 게이트전극 구조의 트랜지스터 및 그 제조방법
KR100343146B1 (ko) * 2000-11-02 2002-07-05 윤종용 다마신 구조의 게이트 전극이 형성된 반도체 소자 및 그의형성방법

Also Published As

Publication number Publication date
KR100435898B1 (ko) 2004-06-12

Similar Documents

Publication Publication Date Title
US6653194B1 (en) Method for forming contact hole in semiconductor device
KR100537275B1 (ko) 반도체 소자 제조방법
KR100435898B1 (ko) 트랜지스터의 샐리사이드 영역 형성방법
KR20030000592A (ko) Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법
KR100214534B1 (ko) 반도체소자의 소자격리구조 형성방법
KR100417195B1 (ko) 반도체 소자의 제조방법
KR100541703B1 (ko) 이중 층 패터닝을 이용한 반도체 소자의 게이트 형성방법
KR100388210B1 (ko) 반도체 소자의 금속 게이트 형성방법
KR100685901B1 (ko) 반도체 소자 및 그 제조방법
KR100223825B1 (ko) 반도체 소자의 격리영역 형성방법
KR100475138B1 (ko) 반도체 소자의 형성 방법
KR20060133795A (ko) 리세스 게이트를 적용한 반도체 소자의 제조방법
KR100342381B1 (ko) 반도체소자의절연막형성방법
KR20030050197A (ko) 반도체 소자의 평탄화 방법
KR20010004893A (ko) 반도체 소자 제조 방법
KR20030006428A (ko) 반도체장치의 게이트 및 그의 형성방법
US20080001190A1 (en) Semiconductor device with recess gate and method of fabricating the same
KR20040056197A (ko) 트랜치 파워 ｆｅｔ의 제조 방법
KR19990069288A (ko) 반도체소자의 격리막 형성방법
KR20050069617A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040057834A (ko) 반도체 소자의 컨택 형성 방법
KR20020054664A (ko) 반도체소자의 소자분리막 형성방법
KR20040082219A (ko) 반도체소자의 멀티트렌치 형성방법
KR20000038333A (ko) 박막트랜지스터 및 그의 제조 방법
KR20010004029A (ko) 반도체 소자의 금속 배선 콘택 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee