KR20040082219A - 반도체소자의 멀티트렌치 형성방법 - Google Patents

반도체소자의 멀티트렌치 형성방법 Download PDF

Info

Publication number
KR20040082219A
KR20040082219A KR1020030016909A KR20030016909A KR20040082219A KR 20040082219 A KR20040082219 A KR 20040082219A KR 1020030016909 A KR1020030016909 A KR 1020030016909A KR 20030016909 A KR20030016909 A KR 20030016909A KR 20040082219 A KR20040082219 A KR 20040082219A
Authority
KR
South Korea
Prior art keywords
trench
hard mask
etching
forming
wafer
Prior art date
Application number
KR1020030016909A
Other languages
English (en)
Inventor
김한진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030016909A priority Critical patent/KR20040082219A/ko
Publication of KR20040082219A publication Critical patent/KR20040082219A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은, 웨이퍼의 얼라인먼트 정렬방법에 관한 것으로서, 특히, 산화막과 질화막으로 이루어진 하드마스크의 제1식각부위를 통하여 웨이퍼에 일정한 깊이를 갖는 제1트렌치를 형성한 후, 제1트렌치의 인접한 부분에 하드마스크의 제2식각부위를 형성하여 상기 제1,제2식각부위를 통하여 웨이퍼의 제1트렌치와 하드마스크를 식각하여 깊이가 서로 다른 트렌치를 다수 형성하여 저항특성을 조절하므로 문턱전압특성이 다른 반도체소자 제품을 제공하도록 하는 매우 유용하고 효과적인 발명에 관한 것이다.

Description

반도체소자의 멀티트렌치 형성방법 { Method For Forming The Multi-Trench Of Semiconductor Device }
본 발명은 반도체소자의 트렌치 형성방법에 관한 것으로서, 특히, 산화막과 질화막으로 이루어진 하드마스크의 제1식각부위를 통하여 웨이퍼에 일정한 깊이를 갖는 제1트렌치를 형성한 후, 제1트렌치의 인접한 부분에 하드마스크의 제2식각부위를 형성하여 상기 제1,제2식각부위를 통하여 웨이퍼의 제1트렌치와 하드마스크를 식각하여 깊이가 서로 다른 트렌치를 다수 형성하여 저항특성을 조절하므로 문턱전압특성이 다른 반도체소자 제품을 제공하도록 하는 반도체소자의 멀티트렌치 형성방법에 관한 것이다.
일반적으로, 반도체기판 상에 트랜지스터와 커패시터등을 형성하기 위하여 반도체기판에는 전기적으로 통전이 가능한 활성영역(Active Region)과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역(Isolation region)을 형성하게 된다.
이와 같이, 소자를 분리시키기 위하여 패드산화막을 성장시켜 형성되는 필드산화막을 형성시키기 위한 공정에는 반도체기판에 패드산화막과 나이트라이드막을 마스킹공정으로 나이트라이드막을 식각하고 그 식각된 소자분리영역이 형성될 부위에 소자분리산화막을 형성시키는 LOCOS공정(Local Oxidation of silicon)이 있으며, 그 외에 상기 LOCOS공정의 패드산화막과 나이트라이드막 사이에 버퍼역할을 하는 폴리실리콘막을 개재하여 완충역할을 하여 소자분리산화막을 성장시키는 PBL(Poly Buffered LOCOS)공정 등이 사용되고 있다.
또한, 반도체소자가 고집적화되어 액티브영역의 면적이 좁아짐에 따라 상기 LOCOS 공정 및 PBL공정으로는 소자분리막의 균일성과 두께를 줄이는 것이 불가능하여, 최근에는 반도체기판에 일정한 깊이를 갖는 트렌치(Trench)를 형성하고서 이 트렌치에 산화막을 증착시키고서 화학기계적연마공정(Chemical Mechanical Polishing)으로 이 산화막의 불필요한 부분을 식각하므로 소자분리영역을 반도체기판에 형성시키는 STI(Shallow Trench Isolation)공정이 이용되고 있다.
도 1 내지 도 4는 종래의 반도체소자에서 트렌치를 형성하는 방법을 보인 도면이다.
종래의 일반적인 트렌치 형성공정을 살펴 보면, 도 1 및 도 2에 도시된 바와 같이, 웨이퍼(1) 상에 산화막(2)가 질화막(3)을 이루어진 하드마스크(4)를 적층하도록 한다.
그리고, 도 3에 도시된 바와 같이, 상기 하드마스크(4) 상에 감광막(5)을 적층하여 포토마스크 현상공정을 이용하여 개방부위(6)를 형성하도록 한 후, 상기 개방부위(6)를 통하여 식각공정으로 하드마스크(4)의 산화막(2) 및 질화막(3)을 순차적으로 식각하여 식각부위(7)를 형성하도록 한다.
그리고, 도 4에 도시된 바와 같이, 상기 감광막(5)을 제거한 후, 하드마스크(4)의 식각부위(7)를 통하여 웨이퍼(1)를 일정 깊이 식각하여 트렌치(8)를 식각하도록 한다.
그런데, 상기한 바와 같이, 종래의 트랜지스터의 경우, 웨이퍼(1)에 형성되는 트렌치(8)의 깊이를 한가지로 고정하여 적용할 수 밖에 없으며, 이 트렌치(8)의깊이는 트랜지스터의 특성중에서 턴온(Turn On) 저항에 큰 영향을 주는 인자이므로 트렌치의 깊이 한 가지로 고정되어져 있다는 것은 파워매너지(Power Manage)동작 중에서 가장 일반적인 파워 스위칭(Power Switching)기능을 한 제품에서 한가지 전압조건만을 대응하는 것을 의미하므로 향후 다양한 기능을 요구하는 파워매니지 제품에서는 현재 고정된 트렌치 깊이를 적용하는 것이 불가능한 문제점을 지닌다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 산화막과 질화막으로 이루어진 하드마스크의 제1식각부위를 통하여 웨이퍼에 일정한 깊이를 갖는 제1트렌치를 형성한 후, 제1트렌치의 인접한 부분에 하드마스크의 제2식각부위를 형성하여 상기 제1,제2식각부위를 통하여 웨이퍼의 제1트렌치와 하드마스크를 식각하여 깊이가 서로 다른 트렌치를 다수 형성하여 저항특성을 조절하므로 문턱전압특성이 다른 반도체소자 제품을 제공하도록 하는 것이 목적이다.
도 1 내지 도 4는 종래의 반도체소자에서 트렌치를 형성하는 방법을 보인 도면이고,
도 5 내지 도 11은 종래의 반도체소자에서 멀티 트렌치를 형성하는 방법을 보인 도면이다.
*도면의 주요부분에 대한 부호의 설명*
10 : 웨이퍼 12 : 산화막
14 : 질화막 16 : 하드마스크
18 : 제1감광막 20 : 제1개방부위
22 : 제1식각부위 24 : 제1트렌치
26 : 제1감광막 28 : 제2개방부위
30 : 제2식각부위 32 : 제2트렌치
본 발명의 목적은, 반도체소자의 웨이퍼에 트렌치를 형성하는 방법에 있어서, 상기 웨이퍼 상에 산화막과 질화막으로 된 하드마스크를 적층한 후, 상기 하드마스크 상에 제1감광막을 적층하여 포토현상공정으로 제1개방부위를 형성하는 단계와; 상기 단계 후에 제1개방부위를 통하여 하드마스크의 질화막 및 산화막을 식각하여 제1식각부위를 형성하는 단계와; 상기 단계 후에 상기 제1감광막을 제거한후, 상기 하드마스크의 제1식각부위를 통하여 일정 깊이를 갖는 제1트렌치를 형성하는 단계와; 상기 단계 후에 상기 결과물 상에 제2감광막을 적층하여 포토현상공정으로 제2개방부위를 형성한 후, 제2개방부위를 통하여 하드마스크의 질화막 및 산화막을 순차적으로 식각하여 제2식각부위를 형성하는 단계와; 상기 단계 후에 상기 제2감광막을 제거한 후, 제1트렌치 및 하드마스크의 제2식각부위를 통하여 웨이퍼를 식각하여 깊이가 서로 다른 제1,제2트렌치를 형성하는 단계를 포함하여 이루어진 반도체소자의 멀티트렌치 형성방법을 제공함으로써 달성된다.
이하, 첨부도면에 의거하여 본 발명의 일 실시예를 살펴 보도록 한다.
도 5 내지 도 11은 종래의 반도체소자에서 멀티 트렌치를 형성하는 방법을 보인 도면이다.
본 발명에 따른 트렌치 형성방법을 살펴 보면, 도 5 및 도 6에 도시된 바와 같이, 상기 웨이퍼(10) 상에 산화막(12)과 질화막(14)으로 된 하드마스크(16)를 적층하도록 한다.
그리고, 도 7에 도시된 바와 같이, 상기 하드마스크(16) 상에 제1감광막(18)을 적층하여 포토현상공정으로 제1개방부위(20)를 형성한 후, 상기 제1개방부위(20)를 통하여 하드마스크(16)의 질화막(14) 및 산화막(12)을 식각하여 제1식각부위(22)를 형성하도록 한다.
그리고, 도 8에 도시된 바와 같이, 상기 단계 후에 상기 제1감광막(18)을 제거한 후, 상기 하드마스크(16)의 제1식각부위(22)를 통하여 일정 깊이를 갖는 제1트렌치(24)를 형성하도록 한다.
그리고, 도 9에 도시된 바와 같이, 상기 단계 후에 상기 결과물 상에 제2감광막(26)을 적층하여 포토현상공정으로 제2개방부위(28)를 형성하도록 한다.
그리고, 도 10에 도시된 바와 같이, 상기 제2개방부위(28)를 통하여 하드마스크(16)의 질화막(14) 및 산화막(12)을 순차적으로 식각하여 제2식각부위(30)를 형성하도록 하고, 상기 제2감광막(26)을 제거하도록 한다.
그리고, 도 11에 도시된 바와 같이, 상기 제1트렌치(24) 및 하드마스크(16)의 제2식각부위(30)를 통하여 웨이퍼(10)를 식각하여 깊이가 서로 다른 제1,제2트렌치(24)(32)를 형성하도록 한다.
본 실시에에서는 제1,제2트렌치(24)(32)와 같이 깊이가 서로 다른 2가지의 멀티 트렌치를 형성하는 상태를 예로 보였으나, 필요하다면 그 이상의 깊이가 다른 멀티 트렌치를 상기한 방식으로 형성하는 것이 가능하다.
따라서, 상기한 바와 같이, 본 발명에 따른 웨이퍼의 얼라인먼트 정렬방법을 이용하면, 산화막과 질화막으로 이루어진 하드마스크의 제1식각부위를 통하여 웨이퍼에 일정한 깊이를 갖는 제1트렌치를 형성한 후, 제1트렌치의 인접한 부분에 하드마스크의 제2식각부위를 형성하여 상기 제1,제2식각부위를 통하여 웨이퍼의 제1트렌치와 하드마스크를 식각하여 깊이가 서로 다른 트렌치를 다수 형성하여 저항특성을 조절하므로 문턱전압특성이 다른 반도체소자 제품을 제공하도록 하는 매우 유용하고 효과적인 발명이다.

Claims (1)

  1. 반도체소자의 웨이퍼에 트렌치를 형성하는 방법에 있어서,
    상기 웨이퍼 상에 산화막과 질화막으로 된 하드마스크를 적층한 후, 상기 하드마스크 상에 제1감광막을 적층하여 포토현상공정으로 제1개방부위를 형성하는 단계와;
    상기 단계 후에 제1개방부위를 통하여 하드마스크의 질화막 및 산화막을 식각하여 제1식각부위를 형성하는 단계와;
    상기 단계 후에 상기 제1감광막을 제거한 후, 상기 하드마스크의 제1식각부위를 통하여 일정 깊이를 갖는 제1트렌치를 형성하는 단계와;
    상기 단계 후에 상기 결과물 상에 제2감광막을 적층하여 포토현상공정으로 제2개방부위를 형성한 후, 제2개방부위를 통하여 하드마스크의 질화막 및 산화막을 순차적으로 식각하여 제2식각부위를 형성하는 단계와;
    상기 단계 후에 상기 제2감광막을 제거한 후, 제1트렌치 및 하드마스크의 제2식각부위를 통하여 웨이퍼를 식각하여 깊이가 서로 다른 제1,제2트렌치를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 멀티트렌치 형성방법.
KR1020030016909A 2003-03-18 2003-03-18 반도체소자의 멀티트렌치 형성방법 KR20040082219A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030016909A KR20040082219A (ko) 2003-03-18 2003-03-18 반도체소자의 멀티트렌치 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030016909A KR20040082219A (ko) 2003-03-18 2003-03-18 반도체소자의 멀티트렌치 형성방법

Publications (1)

Publication Number Publication Date
KR20040082219A true KR20040082219A (ko) 2004-09-24

Family

ID=37366160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030016909A KR20040082219A (ko) 2003-03-18 2003-03-18 반도체소자의 멀티트렌치 형성방법

Country Status (1)

Country Link
KR (1) KR20040082219A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016105255A1 (de) 2016-03-21 2017-09-21 X-Fab Semiconductor Foundries Ag Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016105255A1 (de) 2016-03-21 2017-09-21 X-Fab Semiconductor Foundries Ag Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE102016105255B4 (de) 2016-03-21 2020-06-18 X-Fab Semiconductor Foundries Ag Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat

Similar Documents

Publication Publication Date Title
JP2002343879A (ja) 半導体装置及びその製造方法
US20040195632A1 (en) Semiconductor device and method of manufacturing the same
US8729659B2 (en) Semiconductor devices and methods of manufacture thereof
US8497556B2 (en) Semiconductor devices with active semiconductor height variation
JP2000031269A (ja) Ｓｏｉ素子及びその素子分離方法
KR20040082219A (ko) 반도체소자의 멀티트렌치 형성방법
KR19990002942A (ko) 에스오 아이(soi) 소자의 제조방법
JP5357121B2 (ja) 半導体装置の製造方法、および電気機器
US7273792B2 (en) Semiconductor device and fabricating method thereof
US10957578B2 (en) Single diffusion break device for FDSOI
JP2005286141A (ja) 半導体装置の製造方法
KR100518507B1 (ko) 선택산화법으로 형성된 이중의 소자격리막을 갖는 반도체장치및 그 제조방법
KR100827531B1 (ko) 반도체 소자 및 그 제조 방법
KR100575361B1 (ko) 플래시 게이트 및 고전압 게이트 형성 방법
KR100679833B1 (ko) 반도체 소자 및 그 제조 방법
KR100781849B1 (ko) 반도체 소자 및 그 제조 방법
KR20020047846A (ko) 트랜지스터의 소오스 드레인 이온주입방법
KR20040041876A (ko) 반도체 소자의 게이트 산화막 형성 방법
KR20020096466A (ko) 플래쉬 메모리 소자의 제조방법
KR20060053442A (ko) 고전압소자의 형성방법
KR20030001965A (ko) 반도체 소자의 제조 방법
JP2004356220A (ja) 半導体装置および製造方法
KR19980046002A (ko) Soi 반도체 소자 및 그의 제조방법
KR20040007831A (ko) 소자 분리막 형성 방법
KR20040060292A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination