KR20030027173A - Method and apparatus for driving plasma display panel - Google Patents

Method and apparatus for driving plasma display panel Download PDF

Info

Publication number
KR20030027173A
KR20030027173A KR1020010056822A KR20010056822A KR20030027173A KR 20030027173 A KR20030027173 A KR 20030027173A KR 1020010056822 A KR1020010056822 A KR 1020010056822A KR 20010056822 A KR20010056822 A KR 20010056822A KR 20030027173 A KR20030027173 A KR 20030027173A
Authority
KR
South Korea
Prior art keywords
voltage
sustain
scan
period
electrode
Prior art date
Application number
KR1020010056822A
Other languages
Korean (ko)
Other versions
KR100433213B1 (en
Inventor
지성원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0056822A priority Critical patent/KR100433213B1/en
Publication of KR20030027173A publication Critical patent/KR20030027173A/en
Application granted granted Critical
Publication of KR100433213B1 publication Critical patent/KR100433213B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/028Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

PURPOSE: A method and apparatus of driving plasma display panel is provided, which simplifies a driver circuit. CONSTITUTION: A plasma display panel is driven during a period which is divided into a setup period for resetting an entire screen, an address period for selecting cells, and a sustain period for maintaining a discharge of the selected cells. A DC voltage of 0V or GND continues to be supplied to a sustain electrode(Z) during the address and sustain periods. Positive and negative sustain voltages(SUSP,-SUSP) are alternately supplied to a scan electrode(Y) adjacent to the sustain electrode, during the sustain period.

Description

플라즈마 디스플레이 패널의 구동방법 및 장치{METHOD AND APPARATUS FOR DRIVING PLASMA DISPLAY PANEL}TECHNICAL AND APPARATUS FOR DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 구동회로를 간소화하도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.The present invention relates to a plasma display panel, and more particularly to a method and apparatus for driving a plasma display panel to simplify the driving circuit.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe 또는 Ne+Xe 가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다.Plasma Display Panels (hereinafter referred to as "PDPs") display images containing characters or graphics by emitting phosphors by 147 nm ultraviolet rays generated during discharge of He + Xe or Ne + Xe gas. Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development.

3전극 교류 면방전형 PDP는 방전시 표면에 축적된 벽전하를 이용하여 방전에필요한 전압을 낮추게 되며, 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.The three-electrode AC surface discharge type PDP lowers the voltage required for discharge by using wall charges accumulated on the surface during discharge, and has advantages of low voltage driving and long life because it protects the electrodes from sputtering caused by the discharge.

도 1을 참조하면, 종래의 3 전극 교류 면방전형 PDP(이하, "3 전극 PDP라 한다)는 상부기판(10) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 데이터전극(X)을 구비한다.Referring to FIG. 1, a conventional three-electrode AC surface discharge type PDP (hereinafter, referred to as a “three-electrode PDP”) includes a scan electrode Y and a sustain electrode Z formed on an upper substrate 10, and a lower substrate ( And a data electrode X formed on 18).

스캔전극(Y)과 서스테인전극(Z)은 각각 폭이 넓은 투명전극(12Y,12Z)과 폭이 좁은 금속버스전극(13Y,13Z)을 포함하여 상부기판(10) 상에 나란하게 형성된다.The scan electrode Y and the sustain electrode Z are formed on the upper substrate 10 side by side, including the wide transparent electrodes 12Y and 12Z and the narrow metal bus electrodes 13Y and 13Z, respectively.

상부기판(10)에는 스캔전극(Y)과 서스테인전극(Z)을 덮도록 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 이 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.An upper dielectric layer 14 and a passivation layer 16 are stacked on the upper substrate 10 to cover the scan electrode Y and the sustain electrode Z. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.

데이터전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 직교된다.The data electrode X is perpendicular to the scan electrode Y and the sustain electrode Z.

하부기판(18)에는 하부 유전체층(22)과 격벽(24)이 형성된다. 하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 도포된다. 격벽(24)은 수평으로 인접한 방전공간을 분리하여 인접한 방전셀 간의 광학적, 전기적 크로스토크를 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다.The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18. The phosphor layer 26 is applied to the surfaces of the lower dielectric layer 22 and the partition wall 24. The partition wall 24 separates horizontally adjacent discharge spaces to prevent optical and electrical crosstalk between adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue.

상부기판(10), 하부기판(18) 및 격벽(24) 사이에 마련된 방전공간에는 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다.An inert mixed gas such as He + Xe or Ne + Xe is injected into the discharge space provided between the upper substrate 10, the lower substrate 18, and the partition wall 24.

PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 리셋기간, 어드레스기간 및 서스테인기간으로 다시 나누어지게 된다. 각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일하다. 셀을 선택하기 위한 어드레스방전은 데이터전극(X)과 스캔전극(Y) 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간의 서스테인 방전 횟수를 조절하여 영상 표시에 필요한 그레이 스케일(Gray Scale)을 구현하게 된다. 서스테인 방전은 도 2와 같이, 스캔전극(Y)과 서스테인전극(Z)에 교번적으로 공급되는 높은 전압의 펄스신호에 의해 일어난다.The PDP is driven by dividing one frame into several subfields having different number of emission times in order to realize gray level of an image. Each subfield is further divided into a reset period for uniformly generating discharge, an address period for selecting a discharge cell, and a sustain period for implementing gray scale according to the number of discharges. When the image is to be displayed in 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. Each of the eight subfields SF1 to SF8 is divided into a reset period, an address period, and a sustain period. The reset period and the address period of each subfield are the same for each subfield. The address discharge for selecting the cell is caused by the voltage difference between the data electrode X and the scan electrode Y. The sustain period is increased at a rate of 2n (n = 0,1,2,3,4,5,6,7) in each subfield. In this way, the gray scale necessary for displaying an image is realized by adjusting the number of sustain discharges in the sustain period in each subfield. The sustain discharge is caused by a high voltage pulse signal alternately supplied to the scan electrode Y and the sustain electrode Z, as shown in FIG.

도 2를 참조하면, PDP는 전화면을 초기화시키기 위한 셋업기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.Referring to FIG. 2, the PDP is driven by dividing into a setup period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.

셋업기간에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하와 공간전하들이 생성된다. 이어서, 스캔전극들(Y)에 하강 램프파형(Ramp-down)이 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다. 여기서, 상승 램프파형(Ramp-up)은 정극성의 셋업전압(Vset_up)까지 상승하며, 하강 램프파형(Ramp-down)은 부극성의 셋다운전압(-Vy)까지 하강하게 된다.During the setup period, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges and space charges in the cells. Subsequently, a ramp ramp down (Ramp-down) is applied to the scan electrodes (Y). Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain. Here, the rising ramp waveform Ramp-up rises to the positive set-up voltage Vset_up, and the falling ramp waveform Ramp-down falls to the negative set-down voltage -Vy.

어드레스기간는 스캔전압(Vsc)을 부극성 셋다운전압(-Vy)까지 하강시키는 부극성 스캔펄스(-SCNP)가 순차적으로 스캔전극들(Y)에 순차적으로 인가됨과 동시에 데이터전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 스캔펄스(-SCNP)와 데이터펄스(DP)의 전압차와 셋업기간에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 이 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다. 어드레스기간 동안에, 서스테인전극들(Z)에는 스캔전극(Y)과의 전압차에 의한 오방전을 방지하기 위하여 정극성의 직류전압(Vdc)이 공급된다.In the address period, the negative scan pulse (-SCNP) for decreasing the scan voltage Vsc to the negative set-down voltage (-Vy) is sequentially applied to the scan electrodes Y, and the positive electrode is applied to the data electrodes X. The surname data pulse DP is applied. As the voltage difference between the scan pulse (-SCNP) and the data pulse (DP) and the wall voltage generated during the setup period are added, an address discharge is generated in the cell to which the data pulse (DP) is applied. Wall charges are generated in the cells selected by this address discharge. During the address period, the positive pole DC voltage Vdc is supplied to the sustain electrodes Z in order to prevent erroneous discharge due to the voltage difference from the scan electrode Y.

서스테인기간에는 스캔전극(Y)과 서스테인전극(Z)에 교번적으로 서스테인펄스(SUSP)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSP)에 의한 전압차가 더해지면서 매 서스테인펄스(SUSP)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다.In the sustain period, a sustain pulse SSUS is applied to the scan electrode Y and the sustain electrode Z alternately. The cell selected by the address discharge has a surface discharge form between the scan electrode (Y) and the sustain electrode (Z) each time the sustain pulse (SUSP) is applied while the voltage difference between the wall voltage and the sustain pulse (SUSP) in the cell is added. This causes a sustain discharge.

스캔전극(Y)을 구동하기 위한 구동회로는 집적회로(Integrated Circuit : 이하, "구동 IC"라 한다)로 집적화된다. 스캔 구동 IC는 도 3에 나타낸 바와 같이 구동전압(예를 들면, +5V, -15V)이 공급됨과 아울러, 구동전압으로써 정극성 셋업전압(Vset_up), 부극성 셋다운전압(-Vy), 스캔전압(Vsc) 및 정극성의 서스테인전압(Vs)이 입력된다. 이렇게 서로 다른 전압레벨의 구동전압들은 구동 IC 내부에 집적된 스위칭소자들에 의해 스위칭되어 k 개의 스캔전극들(Y1 내지 Yk)에 공급된다. 또한, 서스테인전극(Z)을 구동하기 위한 구동회로는 서스테인전압(Vs)을 교번적으로 공급하기 위한 스위칭소자들로 구성된다. 따라서, 스캔 구동회로와 서스테인 구동회로는 그 구성이 복잡하고 많은 스위칭 소자들을 포함하기 때문에 제조단가가 높다. 그 결과, 종래의 PDP는 스캔 구동회로와 서스테인 구동회로에 의해 제조단가가 높아질 수 밖에 없으며, 구동 IC들의 부피로 인하여 두께가 두꺼워지는 등 박형화에 한계가 있다.The driving circuit for driving the scan electrode Y is integrated into an integrated circuit (hereinafter referred to as a "drive IC"). As shown in FIG. 3, the scan driving IC is supplied with driving voltages (for example, + 5V and -15V), and is set as the driving voltage as the positive set-up voltage Vset_up, the negative set-down voltage (-Vy), and the scan voltage. (Vsc) and the positive sustain voltage Vs are input. The driving voltages having different voltage levels are switched by switching elements integrated in the driving IC and supplied to the k scan electrodes Y1 to Yk. In addition, the driving circuit for driving the sustain electrode Z is composed of switching elements for alternately supplying the sustain voltage Vs. Therefore, the scan driving circuit and the sustain driving circuit have a high manufacturing cost because their configuration is complicated and includes many switching elements. As a result, the manufacturing cost of the conventional PDP is inevitably increased by the scan driving circuit and the sustain driving circuit, and the thickness of the conventional PDP becomes thick due to the volume of the driving ICs.

따라서, 본 발명의 목적은 구동회로를 간소화하도록 한 PDP의 구동방법 및 장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide a method and apparatus for driving a PDP to simplify the driving circuit.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도이다.1 is a perspective view showing a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널을 구동하기 위한 구동 파형도이다.FIG. 2 is a driving waveform diagram for driving the plasma display panel shown in FIG. 1.

도 3은 도 2에 도시된 스캔 구동파형을 생성하기 위한 스캔 구동 집적회로의 입력전압을 나타내는 도면이다.FIG. 3 is a diagram illustrating an input voltage of a scan driving integrated circuit for generating the scan driving waveform shown in FIG. 2.

도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동장치를 개략적으로 나타내는 블럭도이다.4 is a block diagram schematically illustrating an apparatus for driving a plasma display panel according to an exemplary embodiment of the present invention.

도 5는 도 4에 도시된 플라즈마 디스플레이 패널의 구동 파형도이다.FIG. 5 is a driving waveform diagram of the plasma display panel shown in FIG. 4.

도 6a는 도 5에 도시된 램프파형의 다른 실시예를 나타내는 파형도이다.FIG. 6A is a waveform diagram illustrating another example of the ramp waveform illustrated in FIG. 5.

도 6b는 도 5에 도시된 램프파형의 또 다른 실시예를 나타내는 파형도이다.FIG. 6B is a waveform diagram illustrating still another embodiment of the ramp waveform shown in FIG. 5.

도 7은 본 발명에 따른 스캔 구동 집적회로의 입력전압을 나타내는 도면이다.7 is a diagram illustrating an input voltage of a scan driving integrated circuit according to the present invention.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

X : 데이터전극 Y : 스캔전극X: Data electrode Y: Scan electrode

Z : 서스테인전극 10 : 상부기판Z: sustain electrode 10: upper substrate

12Y,12Z : 투명전극 13Y,13Z : 금속버스전극12Y, 12Z: transparent electrode 13Y, 13Z: metal bus electrode

14,22 : 유전체층 16 : 보호막14,22 dielectric layer 16: protective film

18 : 하부기판 24 : 격벽18: lower substrate 24: bulkhead

26 : 형광체 100 : 플라즈마 디스플레이 패널26 phosphor 100 plasma display panel

101 : 데이터 구동부 102 : 스캔 구동부101: data driver 102: scan driver

상기 목적을 달성하기 위하여, 본 발명에 따른 PDP의 구동방법은 어드레스기간과 서스테인기간 동안, 서스테인전극에 지속적으로 직류전압을 공급하는 단계와; 서스테인기간에 상호 극성이 반대인 정극성 서스테인전압과 부극성 서스테인전압을교번적으로 서스테인전극과 인접하는 스캔전극에 공급하는 단계를 포함한다.In order to achieve the above object, the driving method of the PDP according to the present invention comprises the steps of: continuously supplying a DC voltage to the sustain electrode during the address period and the sustain period; And alternately supplying a positive sustain voltage and a negative sustain voltage having opposite polarities to the scan electrode adjacent to the sustain electrode in the sustain period.

상기 직류전압은 0V 및 기저전압(GND) 중 어느 하나인 것을 특징으로 한다.The DC voltage is characterized in that any one of 0V and ground voltage (GND).

본 발명에 따른 PDP의 구동방법은 셋업기간 동안, 스캔전극에 2 배의 서스테인전압까지 상승하는 상승 램프파형을 공급한 후에 부극성 서스테인전압까지 하강하는 하강 램프파형을 공급하여 전화면의 방전셀들을 초기화시키는 단계를 추가로 포함한다.The driving method of the PDP according to the present invention supplies the rising ramp waveforms up to twice the sustain voltage to the scan electrodes during the set-up period, and then supplies the ramp ramps down to the negative sustain voltage to supply the discharge cells of the full screen. And further comprising initializing.

상기 상승 램프파형은 2 배의 서스테인전압에서 2 배의 서스테인전압과 직류전압 사이의 소정 전압까지 하강한 후에 직류전압으로 하강하는 것을 특징으로 한다.The rising ramp waveform is characterized by falling to a DC voltage after falling to a predetermined voltage between twice the sustain voltage and the double sustain voltage at twice the sustain voltage.

상기 하강 램프파형은 2 배의 서스테인전압과 직류전압 사이의 소정 전압에서 하강하기 시작하여 부극성 서스테인전압까지 하강하는 것을 특징으로 한다.The falling ramp waveform is characterized by starting to fall at a predetermined voltage between twice the sustain voltage and the direct current voltage and then down to the negative sustain voltage.

본 발명에 따른 PDP의 구동방법은 어드레스기간 동안, 스캔전압을 스캔전극에 공급하는 단계와, 스캔전압에서 부극성 서스테인전압까지 하강하는 스캔펄스를 스캔전극에 공급함과 동시에 스캔전극과 직교하는 데이터전극에 데이터펄스를 공급하여 어드레스방전을 일으키는 단계를 추가로 포함한다.In the driving method of the PDP according to the present invention, a step of supplying a scan voltage to the scan electrode during the address period, and supplying a scan pulse that falls from the scan voltage to the negative sustain voltage to the scan electrode and at the same time orthogonal to the scan electrode And supplying a data pulse to cause an address discharge.

본 발명에 따른 PDP의 구동장치는 서스테인기간 동안, 스캔전극에 상호 극성이 반대인 정극성 서스테인전압과 부극성 서스테인전압을 교번적으로 공급하기 위한 스캔 구동회로와; 어드레스기간과 서스테인기간 동안, 서스테인전극에 지속적으로 직류전압을 공급하는 직류전압원을 구비한다.According to another aspect of the present invention, a PDP driving apparatus includes: a scan driving circuit for alternately supplying a positive sustain voltage and a negative sustain voltage having opposite polarities to a scan electrode during a sustain period; A DC voltage source for continuously supplying a DC voltage to the sustain electrode during the address period and the sustain period is provided.

상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 4 내지 도 7을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 to 7.

도 4를 참조하면, 본 발명에 따른 PDP의 구동장치는 m×n 개의 셀들(30)이 매트릭스 형태로 배치되는 PDP(100)와, PDP(100)의 스캔전극들(Y1 내지 Ym)을 구동하기 위한 스캔 구동부(102)와, PDP(100)의 데이터전극들(X1 내지 Xn)에 데이터를 공급하기 위한 데이터 구동부(101)를 구비한다.Referring to FIG. 4, the driving apparatus of the PDP according to the present invention drives the PDP 100 in which m × n cells 30 are arranged in a matrix, and the scan electrodes Y1 to Ym of the PDP 100. And a data driver 101 for supplying data to the data electrodes X1 to Xn of the PDP 100.

스캔 구동부(102)는 도 5와 같이 상승 램프파형(Ramp-up), 하강 램프파형(Ramp-down), 스캔펄스(-SCNP) 및 정극성/부극성 서스테인펄스(SUSP,-SUSP)를 스캔전극들(Y)에 순차적으로 공급하게 된다.The scan driver 102 scans the rising ramp waveform (Ramp-up), the falling ramp waveform (Ramp-down), scan pulse (-SCNP) and positive / negative sustain pulse (SUSP, -SUSP) as shown in FIG. Supply to the electrodes (Y) sequentially.

데이터 구동부(101)는 도 5와 같이 스캔펄스(-SCNP)에 동기되는 데이터펄스(DP)를 데이터전극들(X1 내지 Xn)에 동시에 공급하게 된다.As illustrated in FIG. 5, the data driver 101 simultaneously supplies the data pulses DP synchronized with the scan pulse −SCNP to the data electrodes X1 to Xn.

서스테인전극들(Z)에는 도시하지 않은 기저전압원에 공통으로 접속되어 OV 또는 기저전압(GND)이 인가된다.The sustain electrodes Z are commonly connected to a base voltage source (not shown), and an OV or a base voltage GND is applied thereto.

도 5를 참조하면, 본 발명에 따른 PDP는 전화면을 초기화시키기 위한 셋업기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.Referring to FIG. 5, the PDP according to the present invention is driven by dividing into a setup period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.

셋업기간에는 모든 스캔전극들(Y)에 2 배의 서스테인전압(2Vs)까지 상승하는 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하와 공간전하들이 생성된다. 2 배의 서스테인전압(2Vs)은 종래의 셋업전압(Vset_up)보다 작게 설정된다. 그 결과, 상승 램프파형(Ramp-up)의 라이징타임은 종래의 그 것보다 작게 된다. 2 배의 서스테인전압(2Vs)을 생성하기 위하여, 스캔 구동부(102)에는 외부에서 입력되는 서스테인전압(Vs)을 충/방전하기 위한 캐패시터가 내장된다. 이 캐패시터로부터 방전되는 서스테인전압(Vs)과 외부에서 입력되는 서스테인전압(Vs)이 더해져서 2 배의 서스테인전압(2Vs)으로 스캔전극들(Y)에 공급된다. 상승 램프파형(Ramp-up)에 이어서, 부극성 서스테인전압(-Vs)까지 하강하는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다. 부극성 서스테인전압(-Vs)은 종래의 부극성 셋다운전압(-Vy) 보다 크게 설정된다. 그 결과, 하강 램프파형(Ramp-down)이 부극성 서스테인전압(-Vs)까지 하강하는 폴링타임이 종래보다 길어지게 된다. 따라서, 셋업기간은 하강 램프파형(Ramp-down)이 공급되는 기간이 길어질 수 있지만 상승 램프파형이 공급되는 기간이 짧아지게 되므로 종래의 그 것과 거의 같게 된다.In the setup period, a rising ramp waveform Ramp-up, which rises to twice the sustain voltage 2Vs, is simultaneously applied to all the scan electrodes Y. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges and space charges in the cells. The double sustain voltage 2Vs is set smaller than the conventional setup voltage Vset_up. As a result, the rising time of the rising ramp waveform Ramp-up is smaller than that of the conventional one. In order to generate a double sustain voltage (2Vs), the scan driver 102 has a built-in capacitor for charging and discharging the sustain voltage (Vs) input from the outside. The sustain voltage Vs discharged from the capacitor and the sustain voltage Vs input from the outside are added and supplied to the scan electrodes Y at twice the sustain voltage 2Vs. Following the rising ramp waveform Ramp-up, a falling ramp waveform Ramp-down is applied to the scan electrodes Y, which falls to the negative sustain voltage -Vs. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain. The negative sustain voltage (-Vs) is set larger than the conventional negative setdown voltage (-Vy). As a result, the falling time when the ramp ramp down to the negative sustain voltage (-Vs) becomes longer than before. Therefore, the set-up period may be longer than that of the falling ramp waveform, but the period of supply of the rising ramp waveform is shortened, which is almost the same as that of the conventional art.

부극성 서스테인전압(-Vs)을 생성하기 위하여, 스캔 구동부(102)에는 외부에서 입력되는 서스테인전압(Vs)의 극성을 반전시키기 위한 인버터가 내장된다.In order to generate the negative sustain voltage (-Vs), the scan driver 102 includes an inverter for inverting the polarity of the sustain voltage Vs input from the outside.

또한, 하강 램프파형(Ramp-down)의 전압이 종래의 부극성 셋다운전압(-Vy)보다 큰 부극성 서스테인전압(-Vs)으로 설정되므로, 상승 램프파형(Ramp-up)의 전압은 종래의 셋업전압(Vset-up)보다 2 배의 서스테인전압(2Vs)으로 낮아질 수 있다.In addition, since the voltage of the falling ramp waveform (Ramp-down) is set to the negative sustain voltage (-Vs) which is larger than the conventional negative set-down voltage (-Vy), the voltage of the rising ramp waveform (Ramp-up) is It can be lowered to twice the sustain voltage (2Vs) than the setup voltage (Vset-up).

이러한 램프파형(Ramp-up,Ramp-down)은 오방전을 방지하여 안정화될 수 있도록 도 6a와 같이 상승 램프파형(Ramp-up)에 있어서 2 배의 서스테인 전압(2Vs)으로부터 서스테인전압(Vs) 또는 수십V까지 떨어진 시점에서 소정시간 뒤에 0V 또는 기저전압(GND)으로 떨어지게 할 수 있다. 또한, 도 6b와 같이 하강 램프파형(Ramp-down)의 시작점이 서스테인전압(Vs) 또는 수십V로 설정할 수도 있다.The ramp waveform (Ramp-up, Ramp-down) is sustained from the sustain voltage (Vs) twice from the sustain voltage (2Vs) in the rising ramp waveform (Ramp-up) as shown in Figure 6a to prevent the stabilization of the discharge Alternatively, it may be dropped to 0 V or the ground voltage GND after a predetermined time at a time when it is dropped to several tens of V. In addition, as shown in FIG. 6B, the starting point of the ramp ramp down may be set to the sustain voltage Vs or several tens of volts.

어드레스기간에는 스캔전압(Vsc)을 부극성 서스테인전압(-Vs)까지 하강시키는 부극성 스캔펄스(-SCNP)가 순차적으로 스캔전극들(Y)에 순차적으로 인가됨과 동시에 데이터전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 스캔펄스(-SCNP)와 데이터펄스(DP)의 전압차와 셋업기간에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 이 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse (-SCNP) that lowers the scan voltage Vsc to the negative sustain voltage (-Vs) is sequentially applied to the scan electrodes Y and simultaneously to the data electrodes X. A positive data pulse DP is applied. As the voltage difference between the scan pulse (-SCNP) and the data pulse (DP) and the wall voltage generated during the setup period are added, an address discharge is generated in the cell to which the data pulse (DP) is applied. Wall charges are generated in the cells selected by this address discharge.

서스테인기간에는 스캔전극들(Y)에 정극성 서스테인펄스(SUSP)와 부극성 서스테인펄스(-SUSP) 교번적으로 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSP)에 의한 전압차가 더해지면서 매 서스테인펄스(SUSP)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다.In the sustain period, the positive sustain pulse (SUSP) and the negative sustain pulse (-SUSP) are alternately applied to the scan electrodes (Y). The cell selected by the address discharge has a surface discharge form between the scan electrode (Y) and the sustain electrode (Z) each time the sustain pulse (SUSP) is applied while the voltage difference between the wall voltage and the sustain pulse (SUSP) in the cell is added. This causes a sustain discharge.

서스테인전극(Z)에는 셋업기간, 어드레스기간 및 서스테인기간에 0V 또는 기저전압(GND)의 직류전압이 지속적으로 공급된다.The sustain electrode Z is continuously supplied with a DC voltage of 0 V or the ground voltage GND during the setup period, the address period and the sustain period.

본 발명에 따른 스캔 구동 IC는 도 7에 나타낸 바와 같이 구동전압(예를 들면, +5V, -15V)이 공급됨과 아울러, 구동전압으로써 스캔전압(Vsc)과 서스테인전압(Vs)이 입력된다. 이 스캔 구동 IC는 스캔전압(Vsc)과 서스테인전압(Vs) 만을 이용하여 셋업기간, 어드레스기간 및 서스테인기간에 필요한 구동파형을 k 개의 스캔전극들(Y1 내지 Yk)에 공급하게 된다. 이렇게 입력전압의 수가 줄어들게 되므로 스캔 구동 IC는 내부의 스위칭소자들이 그 만큼 줄어들게 되어 회로가 간소하게 구성될 수 있다. 특히, 서스테인전극(Z)에는 0V 또는 기저전압(GND) 만이 지속적으로 공급되므로 별도의 구동회로가 필요 없게 된다.In the scan driving IC according to the present invention, as shown in FIG. 7, a driving voltage (for example, + 5V and -15V) is supplied, and a scan voltage Vsc and a sustain voltage Vs are input as a driving voltage. The scan driving IC supplies only the driving waveforms necessary for the setup period, the address period and the sustain period to the k scan electrodes Y1 to Yk using only the scan voltage Vsc and the sustain voltage Vs. Since the number of input voltages is reduced in this way, the scan driver IC can reduce the number of internal switching elements, thereby simplifying the circuit. In particular, since only 0 V or the ground voltage GND is continuously supplied to the sustain electrode Z, a separate driving circuit is not required.

상술한 바와 같이, 본 발명에 따른 PDP의 구동방법 및 장치는 스캔전극에 공급되는 전압이 스캔전압(Vsc)과 서스테인전압(Vs)으로 줄어들게 되므로 구동회로가 단순하게 됨은 물론, 서스테인전극에 0V 또는 기저전압(GND) 만이 공급되므로 서스테인전극을 구동하기 위한 회로가 불필요하게 된다. 따라서, 본 발명에 따른 PDP의 구동방법 및 장치는 구동회로가 단순하게 된다. 나아가, 구동회로의 간소화로 인하여 PDP는 박형화된다.As described above, in the method and apparatus for driving a PDP according to the present invention, since the voltage supplied to the scan electrode is reduced to the scan voltage Vsc and the sustain voltage Vs, the driving circuit is simplified and, of course, 0 V or the sustain electrode. Since only the ground voltage GND is supplied, a circuit for driving the sustain electrode becomes unnecessary. Therefore, the driving circuit and method for driving the PDP according to the present invention are simplified. Furthermore, the PDP becomes thin due to the simplification of the driving circuit.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (13)

  1. 전화면을 초기화시키기 위한 셋업기간, 셀을 선택하기 위한 어드레스기간 및 상기 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동되는 플라즈마 디스플레이 패널에 있어서,A plasma display panel driven by dividing into a setup period for initializing a full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell,
    상기 어드레스기간과 서스테인기간 동안, 서스테인전극에 지속적으로 직류전압을 공급하는 단계와;Continuously supplying a DC voltage to the sustain electrode during the address period and the sustain period;
    상기 서스테인기간에 상호 극성이 반대인 정극성 서스테인전압과 부극성 서스테인전압을 교번적으로 상기 서스테인전극과 인접하는 스캔전극에 공급하는 단계를 포함하는 것을 특징으로 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And alternately supplying a positive sustain voltage and a negative sustain voltage having opposite polarities to the scan electrode adjacent to the sustain electrode during the sustain period. Way.
  2. 제 1 항에 있어서,The method of claim 1,
    상기 직류전압은 0V 및 기저전압(GND) 중 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the DC voltage is any one of 0V and ground voltage (GND).
  3. 제 1 항에 있어서,The method of claim 1,
    상기 셋업기간 동안, 상기 스캔전극에 2 배의 상기 서스테인전압까지 상승하는 상승 램프파형을 공급한 후에 상기 부극성 서스테인전압까지 하강하는 하강 램프파형을 공급하여 전화면의 방전셀들을 초기화시키는 단계를 추가로 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.During the set-up period, after supplying the rising ramp waveform rising to twice the sustain voltage to the scan electrode, supplying the falling ramp waveform falling to the negative sustain voltage and initializing the discharge cells of the full screen. Method of driving a plasma display panel comprising a.
  4. 제 3 항에 있어서,The method of claim 3, wherein
    상기 상승 램프파형은 상기 2 배의 서스테인전압에서 상기 2 배의 서스테인전압과 상기 직류전압 사이의 소정 전압까지 하강한 후에 상기 직류전압으로 하강하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the rising ramp waveform is lowered to the DC voltage after the voltage is lowered from the double sustain voltage to a predetermined voltage between the double sustain voltage and the direct current voltage.
  5. 제 3 항에 있어서,The method of claim 3, wherein
    상기 하강 램프파형은 상기 2 배의 서스테인전압과 상기 직류전압 사이의 소정 전압에서 하강하기 시작하여 상기 부극성 서스테인전압까지 하강하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And wherein the falling ramp waveform starts to fall at a predetermined voltage between the double sustain voltage and the direct current voltage and falls to the negative sustain voltage.
  6. 제 1 항에 있어서,The method of claim 1,
    상기 어드레스기간 동안, 스캔전압을 상기 스캔전극에 공급하는 단계와,Supplying a scan voltage to the scan electrode during the address period;
    상기 스캔전압에서 상기 부극성 서스테인전압까지 하강하는 스캔펄스를 상기 스캔전극에 공급함과 동시에 상기 스캔전극과 직교하는 데이터전극에 데이터펄스를 공급하여 어드레스방전을 일으키는 단계를 추가로 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And supplying a scan pulse that falls from the scan voltage to the negative sustain voltage to the scan electrode and supplying a data pulse to a data electrode orthogonal to the scan electrode to cause an address discharge. A method of driving a plasma display panel.
  7. 제 1 항에 있어서,The method of claim 1,
    상기 셋업기간 동안, 상기 서스테인전극에는 상기 직류전압이 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the DC voltage is supplied to the sustain electrode during the setup period.
  8. 전화면을 초기화시키기 위한 셋업기간, 셀을 선택하기 위한 어드레스기간 및 상기 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동되는 플라즈마 디스플레이 패널에 있어서,A plasma display panel driven by dividing into a setup period for initializing a full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell,
    상기 서스테인기간 동안, 상기 스캔전극에 상호 극성이 반대인 정극성 서스테인전압과 부극성 서스테인전압을 교번적으로 공급하기 위한 스캔 구동회로와;A scan driving circuit for alternately supplying a positive sustain voltage and a negative sustain voltage having opposite polarities to the scan electrodes during the sustain period;
    상기 어드레스기간과 서스테인기간 동안, 서스테인전극에 지속적으로 직류전압을 공급하는 직류전압원을 구비하는 것을 특징으로 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And a direct current voltage source for continuously supplying a direct current voltage to the sustain electrodes during the address period and the sustain period.
  9. 제 8 항에 있어서,The method of claim 8,
    상기 직류전압은 0V 및 기저전압(GND) 중 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the DC voltage is any one of 0V and ground voltage (GND).
  10. 제 8 항에 있어서,The method of claim 8,
    상기 셋업기간 동안, 상기 스캔 구동회로는 상기 스캔전극에 2 배의 상기 서스테인전압까지 상승하는 상승 램프파형을 공급한 후에 상기 부극성 서스테인전압까지 하강하는 하강 램프파형을 공급하여 전화면의 방전셀들을 초기화시키는 것을특징으로 하는 플라즈마 디스플레이 패널의 구동장치.During the set-up period, the scan driving circuit supplies a rising ramp waveform that rises to twice the sustain voltage to the scan electrode, and then a falling ramp waveform that falls to the negative sustain voltage to supply the discharge cells of the full screen. A drive device for a plasma display panel characterized by initializing.
  11. 제 8 항에 있어서,The method of claim 8,
    상기 어드레스기간 동안, 상기 스캔 구동회로는 스캔전압을 상기 스캔전극에 공급함과 아울러 상기 스캔전압에서 상기 부극성 서스테인전압까지 하강하는 스캔펄스를 상기 스캔전극에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.During the address period, the scan driving circuit supplies a scan voltage to the scan electrode, and supplies a scan pulse to the scan electrode that falls from the scan voltage to the negative sustain voltage. Device.
  12. 제 11 항에 있어서,The method of claim 11,
    상기 스캔펄스에 동기되는 데이터펄스를 상기 스캔전극과 직교하는 데이터전극에 공급하기 위한 데이터 구동회로를 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And a data driving circuit for supplying a data pulse synchronized with the scan pulse to a data electrode orthogonal to the scan electrode.
  13. 제 8 항에 있어서,The method of claim 8,
    상기 셋업기간 동안, 상기 직류전압원은 상기 직류전압을 상기 서스테인전극에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And the DC voltage source supplies the DC voltage to the sustain electrode during the setup period.
KR10-2001-0056822A 2001-09-14 2001-09-14 Method and apparatus for driving plasma display panel KR100433213B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0056822A KR100433213B1 (en) 2001-09-14 2001-09-14 Method and apparatus for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0056822A KR100433213B1 (en) 2001-09-14 2001-09-14 Method and apparatus for driving plasma display panel

Publications (2)

Publication Number Publication Date
KR20030027173A true KR20030027173A (en) 2003-04-07
KR100433213B1 KR100433213B1 (en) 2004-05-28

Family

ID=29561955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0056822A KR100433213B1 (en) 2001-09-14 2001-09-14 Method and apparatus for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100433213B1 (en)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040034275A (en) * 2002-10-21 2004-04-28 주식회사 유피디 Plasma display panel and method for driving the same
KR100563071B1 (en) * 2004-07-10 2006-03-24 삼성에스디아이 주식회사 Driving method of plasma display panel
KR100590016B1 (en) * 2005-01-25 2006-06-14 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100612333B1 (en) * 2003-10-31 2006-08-16 삼성에스디아이 주식회사 Plasma display device and driving apparatus and method of plasma display panel
KR100615252B1 (en) * 2004-09-24 2006-08-25 삼성에스디아이 주식회사 Plasma display panel
KR100627410B1 (en) * 2004-11-05 2006-09-21 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100647616B1 (en) * 2004-09-24 2006-11-23 삼성에스디아이 주식회사 Driving method of plasma display panel
KR100648703B1 (en) * 2005-07-07 2006-11-23 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR100680698B1 (en) * 2005-03-30 2007-02-08 엘지전자 주식회사 Apparatus and method of driving plasma display panel
KR100684800B1 (en) * 2005-06-15 2007-02-20 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100684790B1 (en) * 2005-07-06 2007-02-20 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR100684801B1 (en) * 2005-08-31 2007-02-20 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR100696667B1 (en) * 2005-10-18 2007-03-19 삼성에스디아이 주식회사 Plasma display device
KR100705290B1 (en) * 2004-05-19 2007-04-10 엘지전자 주식회사 Device for Driving Plasma Display Panel
KR100726956B1 (en) * 2004-11-19 2007-06-14 엘지전자 주식회사 Driving Method for Plasma Display Panel
KR100733311B1 (en) * 2005-08-23 2007-06-28 엘지전자 주식회사 Plasma display panel device and the operating method of the same
KR100738581B1 (en) * 2006-03-13 2007-07-11 엘지전자 주식회사 Plasma display device and driving method thereof
KR100740089B1 (en) * 2005-10-18 2007-07-16 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100757546B1 (en) * 2005-07-12 2007-09-10 엘지전자 주식회사 Plasma Display Apparatus and Driving Method of the Same
KR100759378B1 (en) * 2006-03-15 2007-09-19 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100800465B1 (en) * 2006-06-09 2008-02-04 엘지전자 주식회사 Plasma Display Apparatus
KR100800521B1 (en) * 2006-08-10 2008-02-04 엘지전자 주식회사 Plasma display apparatus and driving method thereof
KR100830325B1 (en) * 2006-11-21 2008-05-19 삼성에스디아이 주식회사 Plasma display panel
CN100392709C (en) * 2004-04-16 2008-06-04 三星Sdi株式会社 Plasma display panel and driving method thereof
CN100437691C (en) * 2004-01-29 2008-11-26 三星Sdi株式会社 Plasma display panel driving method
US7511707B2 (en) 2004-05-25 2009-03-31 Samsung Sdi Co., Ltd. Method and circuit for driving a plasma display panel and a plasma display device
US7570229B2 (en) 2004-04-16 2009-08-04 Samsung Sdi Co., Ltd. Plasma display panel and driving method thereof
US7619588B2 (en) 2004-11-19 2009-11-17 Lg Electronics Inc. Plasma display device and method for driving the same
US7642993B2 (en) 2004-06-30 2010-01-05 Samsung Sdi Co., Ltd. Driving method of plasma display panel
US7656367B2 (en) 2004-11-15 2010-02-02 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
US7872616B2 (en) * 2004-09-10 2011-01-18 Lg Electronics Inc. Plasma display apparatus and driving method thereof
US8031136B2 (en) 2005-05-24 2011-10-04 Lg Electronics Inc. Plasma display apparatus and driving method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101042992B1 (en) * 2004-03-05 2011-06-21 엘지전자 주식회사 Apparatus and Method of Driving Plasma Display Panel
KR100647641B1 (en) 2004-11-12 2006-11-23 삼성에스디아이 주식회사 Method for driving plasma display panel without using X drivers
KR100728782B1 (en) * 2005-08-23 2007-06-19 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100708853B1 (en) * 2005-08-23 2007-04-17 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR100739062B1 (en) * 2005-10-17 2007-07-12 삼성에스디아이 주식회사 Plasma display device and driving method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388901B1 (en) * 1998-07-29 2003-08-19 삼성에스디아이 주식회사 How to reset the plasma display panel
TW516014B (en) * 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
JP3328932B2 (en) * 1999-02-19 2002-09-30 日本電気株式会社 Driving method of plasma display panel
JP2000330513A (en) * 1999-05-18 2000-11-30 Fujitsu Ltd Driving method for plasma display panel
KR100324271B1 (en) * 1999-07-14 2002-02-25 구자홍 Method of Driving Plasma Display Panel

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040034275A (en) * 2002-10-21 2004-04-28 주식회사 유피디 Plasma display panel and method for driving the same
US7755576B2 (en) 2003-10-31 2010-07-13 Samsung Sdi Co., Ltd. Plasma display device, and device and method for driving plasma display panel
CN100392700C (en) * 2003-10-31 2008-06-04 三星Sdi株式会社 Plasma display device, method and apparatus for driving plasma display panel
KR100612333B1 (en) * 2003-10-31 2006-08-16 삼성에스디아이 주식회사 Plasma display device and driving apparatus and method of plasma display panel
CN100437691C (en) * 2004-01-29 2008-11-26 三星Sdi株式会社 Plasma display panel driving method
US7561148B2 (en) 2004-01-29 2009-07-14 Samsung Sdi Co., Ltd. Plasma display panel driving method
US7570229B2 (en) 2004-04-16 2009-08-04 Samsung Sdi Co., Ltd. Plasma display panel and driving method thereof
CN100392709C (en) * 2004-04-16 2008-06-04 三星Sdi株式会社 Plasma display panel and driving method thereof
CN100392708C (en) * 2004-04-16 2008-06-04 三星Sdi株式会社 Plasma display device and driving method of plasma display panel
US7701413B2 (en) 2004-05-19 2010-04-20 Lg Electronics Inc. Plasma display apparatus and driving method thereof
KR100705290B1 (en) * 2004-05-19 2007-04-10 엘지전자 주식회사 Device for Driving Plasma Display Panel
EP1598798A3 (en) * 2004-05-19 2007-09-19 LG Electronics Inc. Plasma display apparatus and driving method thereof
US7511707B2 (en) 2004-05-25 2009-03-31 Samsung Sdi Co., Ltd. Method and circuit for driving a plasma display panel and a plasma display device
US7642993B2 (en) 2004-06-30 2010-01-05 Samsung Sdi Co., Ltd. Driving method of plasma display panel
KR100563071B1 (en) * 2004-07-10 2006-03-24 삼성에스디아이 주식회사 Driving method of plasma display panel
US7872616B2 (en) * 2004-09-10 2011-01-18 Lg Electronics Inc. Plasma display apparatus and driving method thereof
KR100615252B1 (en) * 2004-09-24 2006-08-25 삼성에스디아이 주식회사 Plasma display panel
KR100647616B1 (en) * 2004-09-24 2006-11-23 삼성에스디아이 주식회사 Driving method of plasma display panel
KR100627410B1 (en) * 2004-11-05 2006-09-21 삼성에스디아이 주식회사 Plasma display device and driving method thereof
US7656367B2 (en) 2004-11-15 2010-02-02 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
US7619588B2 (en) 2004-11-19 2009-11-17 Lg Electronics Inc. Plasma display device and method for driving the same
KR100726956B1 (en) * 2004-11-19 2007-06-14 엘지전자 주식회사 Driving Method for Plasma Display Panel
KR100590016B1 (en) * 2005-01-25 2006-06-14 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100680698B1 (en) * 2005-03-30 2007-02-08 엘지전자 주식회사 Apparatus and method of driving plasma display panel
US8031136B2 (en) 2005-05-24 2011-10-04 Lg Electronics Inc. Plasma display apparatus and driving method thereof
KR100684800B1 (en) * 2005-06-15 2007-02-20 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100684790B1 (en) * 2005-07-06 2007-02-20 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR100648703B1 (en) * 2005-07-07 2006-11-23 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR100757546B1 (en) * 2005-07-12 2007-09-10 엘지전자 주식회사 Plasma Display Apparatus and Driving Method of the Same
KR100733311B1 (en) * 2005-08-23 2007-06-28 엘지전자 주식회사 Plasma display panel device and the operating method of the same
KR100684801B1 (en) * 2005-08-31 2007-02-20 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR100740089B1 (en) * 2005-10-18 2007-07-16 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100696667B1 (en) * 2005-10-18 2007-03-19 삼성에스디아이 주식회사 Plasma display device
US7479936B2 (en) 2005-10-18 2009-01-20 Samsung Sdi Co., Ltd. Plasma display and its driving method and circuit
KR100738581B1 (en) * 2006-03-13 2007-07-11 엘지전자 주식회사 Plasma display device and driving method thereof
KR100759378B1 (en) * 2006-03-15 2007-09-19 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100800465B1 (en) * 2006-06-09 2008-02-04 엘지전자 주식회사 Plasma Display Apparatus
KR100800521B1 (en) * 2006-08-10 2008-02-04 엘지전자 주식회사 Plasma display apparatus and driving method thereof
KR100830325B1 (en) * 2006-11-21 2008-05-19 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
KR100433213B1 (en) 2004-05-28

Similar Documents

Publication Publication Date Title
JP4109098B2 (en) Driving method of plasma display panel
KR100487809B1 (en) Plasma Display Panel and Driving Method thereof
KR100404839B1 (en) Addressing Method and Apparatus of Plasma Display Panel
KR100589314B1 (en) Driving method of plasma display panel and plasma display device
KR100807483B1 (en) Driving method of plasma display device
KR100551010B1 (en) Driving method of plasma display panel and plasma display device
KR100452688B1 (en) Driving method for plasma display panel
KR100381270B1 (en) Method of Driving Plasma Display Panel
KR100475161B1 (en) Method for driving of plasma display panel
KR100551033B1 (en) Driving method of plasma display panel and diriving apparatus thereof and plasma display device
KR20010079354A (en) Driving Method of Plasma Display Panel
JP2005157372A (en) Apparatus and method for driving plasma display panel
JP4584924B2 (en) Plasma display panel driving apparatus and method
JP2004310108A (en) Plasma display panel and its drive method
US7999765B2 (en) Method and apparatus for driving plasma display panel
JP2004361964A (en) Method and apparatus for driving plasma display panel
JP4768134B2 (en) Driving method of plasma display device
KR100264462B1 (en) Method and apparatus for driving three-electrodes surface-discharge plasma display panel
KR20050106694A (en) Driving method of plasma display panel
US7944409B2 (en) Plasma display apparatus and method of driving the same
JP2004054038A (en) Driving circuit of plasma display and plasma display panel
US6914584B2 (en) Plasma display device with reduced power consumption while preventing erroneous write-in
JP4068089B2 (en) Driving method of discharge display panel by address-display mixture
US20060244685A1 (en) Plasma display apparatus and image processing method thereof
KR100604275B1 (en) Method of driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee