KR100656706B1 - Plasma display apparatus - Google Patents
Plasma display apparatus Download PDFInfo
- Publication number
- KR100656706B1 KR100656706B1 KR1020050042716A KR20050042716A KR100656706B1 KR 100656706 B1 KR100656706 B1 KR 100656706B1 KR 1020050042716 A KR1020050042716 A KR 1020050042716A KR 20050042716 A KR20050042716 A KR 20050042716A KR 100656706 B1 KR100656706 B1 KR 100656706B1
- Authority
- KR
- South Korea
- Prior art keywords
- pulse
- scan
- voltage
- sustain
- switch
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
본 발명은 플라즈마 표시장치에 관한 것으로, 특히 구동 전압원의 수를 줄일 수 있는 플라즈마 표시장치에 관한 것이다.The present invention relates to a plasma display device, and more particularly to a plasma display device capable of reducing the number of driving voltage sources.
이러한 본 발명에 따른 플라즈마 표시장치는 화상을 표시하기 위한 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 스캔전극에 공급되는 다수의 구동전압 중 서스테인 펄스 전압과 셋업 바이어스 전압과 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 전압원을 공통으로 하는 스캔 구동부를 포함하는 것을 특징으로 한다.The plasma display device according to the present invention supplies a sustain pulse voltage, a setup bias voltage, a set down pulse voltage, and a scan pulse voltage among a plurality of driving voltages supplied to a plasma display panel for displaying an image and a scan electrode of the plasma display panel. And a scan driver having a common voltage source.
Description
도 1은 플라즈마 디스플레이 패널에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타낸 도.1 illustrates a subfield pattern of an 8 bit default code for implementing 256 gray levels in a plasma display panel.
도 2는 통상적인 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.2 shows driving waveforms of a conventional plasma display panel.
도 3은 종래의 플라즈마 디스플레이 패널의 스캔 구동부를 나타낸 도.3 is a diagram illustrating a scan driver of a conventional plasma display panel.
도 4는 본 발명의 실시 예에 따른 플라즈마 표시장치를 나타낸 도.4 illustrates a plasma display device according to an exemplary embodiment of the present invention.
도 5는 도 4에 도시된 플라즈마 표시장치의 스캔 구동부를 나타낸 도.FIG. 5 is a diagram illustrating a scan driver of the plasma display shown in FIG. 4.
도 6은 본 발명의 실시 예에 따른 플라즈마 표시장치의 구동파형을 나타낸 도.6 illustrates a driving waveform of a plasma display device according to an exemplary embodiment of the present invention.
본 발명은 플라즈마 표시장치에 관한 것으로, 특히 구동 전압원의 수를 줄일 수 있는 플라즈마 표시장치에 관한 것이다.The present invention relates to a plasma display device, and more particularly to a plasma display device capable of reducing the number of driving voltage sources.
플라즈마 디스플레이 패널(Plasma Display Panel; 이하 "PDP"라 함)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시한다. 이러한, PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.Plasma Display Panel (hereinafter referred to as " PDP ") is used to excite and emit phosphors using ultraviolet rays generated when an inert mixed gas such as He + Xe, Ne + Xe, He + Xe + Ne is discharged. Is displayed. Such PDPs are not only thin and large in size, but also have improved image quality due to recent technology development.
도 1은 플라즈마 디스플레이 패널에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도이다.FIG. 1 is a diagram illustrating a subfield pattern of an 8 bit default code for implementing 256 gray levels in a plasma display panel.
도 1을 참조하면, PDP는 화상의 계조를 구현하기 위해 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동한다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋기간(RP), 어드레스기간(AP) 및 서스테인기간(SP)으로 나누어진다. 이때, 각 서브필드의 리셋기간(RP)과 어드레스기간(AP)은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.Referring to FIG. 1, the PDP performs time division driving by dividing one frame into several subfields having different emission counts in order to implement grayscale of an image. Each subfield is divided into a reset period for initializing the full screen, an address period for selecting a discharge cell, and a sustain period for implementing gray scale according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. Each of the eight subfields SF1 to SF8 is divided into a reset period RP, an address period AP, and a sustain period SP as described above. At this time, while the reset period RP and the address period AP of each subfield are the same for each subfield, the sustain period and the number of sustain pulses allocated thereto are 2 n (n = 0,1,2) in each subfield. 3,4,5,6,7).
도 2는 일반적인 PDP의 구동파형을 나타내는 도이다.2 is a diagram illustrating a driving waveform of a general PDP.
도 2를 참조하면, 서브필드(SF) 각각은 전화면의 방전셀들을 초기화하기 위한 리셋기간(RP), 방전셀을 선택하기 위한 어드레스기간(AP) 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인기간(SP)을 포함한다.Referring to FIG. 2, each of the subfields SF includes a reset period RP for initializing the discharge cells of the full screen, an address period AP for selecting the discharge cells, and a sustain for discharging the selected discharge cells. It includes a period SP.
리셋기간(RP)에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(PR)이 동시에 인가된다. 이 상승 램프파형(PR)에 의해 전화면의 셀들 내에는 미약한 방전(셋업방전)이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간(SD)에는 상승 램프파형(PR)이 인가된 후, 상승 램프파형(PR)의 피크전압(Vs+Vr)보다 낮은 정극성의 서스테인전압(Vs)에서 부극성의 스캔전압(-Vy)까지 소정의 기울기로 하강하는 하강 램프파형(NR)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(NR)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시켜 전화면의 셀들 내에 어드레스방전에 필요한 벽전하를 균일하게 잔류시킨다.In the reset period RP, the rising ramp waveform PR is simultaneously applied to all the scan electrodes Y in the setup period SU. This rising ramp waveform PR causes a weak discharge (setup discharge) to occur in the cells of the full screen, thereby generating wall charges in the cells. After the rising ramp waveform PR is applied in the set-down period SD, the negative scan voltage (-Vy) at the positive sustain voltage Vs lower than the peak voltage Vs + Vr of the rising ramp waveform PR is applied. The falling ramp waveform NR, which descends by a predetermined slope, is applied to the scan electrodes Y simultaneously. The falling ramp waveform NR generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by the setup discharges, thereby uniformly retaining wall charges required for address discharges in the cells of the full screen.
어드레스기간(AP)에는 부극성의 스캔펄스(SCNP)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들에 정극성의 데이터펄스(DP)가 인가된다. 이 스캔펄스(SCNP)와 데이터펄스(DP)의 전압차와 리셋기간(RP)에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period AP, the negative scan pulse SCNP is sequentially applied to the scan electrodes Y, and the positive data pulse DP is applied to the address electrodes. As the voltage difference between the scan pulse SCNP and the data pulse DP and the wall voltage generated in the reset period RP are added, an address discharge is generated in the cell to which the data pulse DP is applied. Wall charges are generated in the cells selected by the address discharge.
한편, 셋다운기간(SD)과 어드레스기간(AP) 동안에 서스테인전극들(Z)에는 정극성(+)의 서스테인전압(Vs)이 인가된다.On the other hand, the positive sustain voltage Vs is applied to the sustain electrodes Z during the set down period SD and the address period AP.
서스테인기간(SP)에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(SUSP)가 인가된다. 그러면, 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(SUSP)가 더해지면서 매 서스테인펄스(SUSP)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어난다. 여기서, 서스테인펄스들(SUSP)은 서스테인전압(Vs)과 동일한 전압값을 갖는다.In the sustain period SP, a sustain pulse SSUS is applied to the scan electrodes Y and the sustain electrodes Z alternately. Then, the cell selected by the address discharge is in the form of surface discharge between the scan electrode Y and the sustain electrode Z whenever the sustain pulse SSUS is applied while the wall voltage and the sustain pulse SSUS in the cell are added. Sustain discharge occurs. Here, the sustain pulses SSP have the same voltage value as the sustain voltage Vs.
이와 같은 PDP의 구동파형들 중 스캔전극들(Y)에 공급되는 스캔 구동파형은 도 3에 도시된 플라즈마 디스플레이 패널의 스캔 구동부에 의해 구현된다.The scan driving waveforms supplied to the scan electrodes Y among the driving waveforms of the PDP are implemented by the scan driver of the plasma display panel shown in FIG. 3.
도 3은 종래 PDP의 스캔 구동부를 나타내는 도이다.3 is a diagram illustrating a scan driver of a conventional PDP.
도 3을 참조하면, 종래의 스캔 구동부는 서스테인 펄스/셋업 바이어스 공통 전압원(Vs), 서스테인 펄스/셋업 바이어스 공급부(31), 셋업 램프 공급부(32), 셋다운 펄스/스캔 펄스 공급부(33), 스캔 기준전압 공급부(34), 스캔 집적회로(Intergrated Circuit; 이하 "IC" 라 함)(35), 제 1 스위치(S1) 및 제 3 스위치(S3)를 포함한다.Referring to FIG. 3, the conventional scan driver includes a sustain pulse / setup bias common voltage source (Vs), a sustain pulse / setup
서스테인 펄스/셋업 바이어스 공통 전압원(Vs)은 스캔전극들(Y)에 셋업기간(SU) 동안 인가되는 셋업 바이어스 전압(Vs), 서스테인기간(SP) 동안 인가되는 서스테인펄스(SUSP)의 전압원이다.The sustain pulse / setup bias common voltage source Vs is a setup bias voltage Vs applied to the scan electrodes Y during the setup period SU, and a voltage source of the sustain pulse SSUS applied during the sustain period SP.
서스테인 펄스/셋업 바이어스 공급부(31)는 서스테인 펄스/셋업 바이어스 공통 전압원(Vs)으로부터 공급받은 전압을 이용하여 다수의 스위칭 소자들을 조작함으로써 스캔전극들(Y)에 셋업기간(SU) 동안 셋업 바이어스 전압(Vs)을 공급하는 한편, 서스테인기간(SP) 동안 서스테인펄스(SUSP)를 공급한다.The sustain pulse / setup
셋업 램프 공급부(32)는 셋업 램프 전압원(Vr)과 제2 스위치(S2)를 포함한다. 셋업 램프 전압원(Vr)의 부극성 단은 서스테인 펄스/셋업 바이어스 공급부(31)에 연결되고, 셋업 램프 전압원(Vr)의 정극성 단은 제2 스위치(S2)에 연결된다.The setup
이러한 셋업 램프 공급부(32)는 셋업 기간(SU) 동안 서스테인 펄스/셋업 바이어스 공급부(31)로부터 서스테인 펄스/셋업 바이어스 공급부(31)와 제2 스위치(S2) 사이에 연결된 제1 스위치(S1)를 통하여 제1 노드(n1)로 셋업 바이어스 전압 (Vs)이 공급될 때 제2 스위치(S2)를 턴온시켜 제1 노드(n1)로 셋업 램프 전압(Vr)을 공급한다. 따라서 제1 노드(n1)에는 셋업 바이어스 전압(Vs)에 셋업 램프 전압(Vr)을 더한 셋업 전압(Vs+Vr)이 공급된다.The setup
셋다운 펄스/스캔 펄스 공급부(33)는 셋 다운 펄스/스캔 펄스 전압원(Vy)과 제4 스위치(S4)와 제5 스위치(S5)를 포함한다. 셋 다운 펄스/스캔 펄스 전압원(Vy)의 정극성 단은 제1 노드(n1)에 접속되고 셋 다운 펄스/스캔 펄스 전압원(Vy)의 부극성 단은 제4 스위치(S4)와 제5 스위치(S5)에 공통으로 접속된다. 이러한 셋다운 펄스/스캔 펄스 공급부(33)는 스캔전극들(Y)에 셋다운 기간(SD) 동안 제4 스위치(S4)를 통하여 제2 노드(n2)로 셋 다운 전압(-Vy)까지 점진적으로 하강하는 셋 다운 펄스를 공급하는 한편, 어드레스 기간(AP) 동안 제5 스위치(S5)를 통하여 제2 노드(n2)로 부극성의 스캔 펄스(SCNP)를 공급한다.The setdown pulse /
스캔 기준 전압 공급부(34)는 부극성 단이 제2 노드(n2)에 접속된 스캔 기준 전압원(Vsc)과 일단이 스캔 기준 전압원(Vsc)의 정극성 단에 접속된 제6 스위치(S6)와 일단이 제6 스위치(S6)의 타단에 접속되고 타단이 제2 노드(n2)에 접속된 제7 스위치(S7)를 포함한다. 제6 스위치(S6)와 제7 스위치(S7)는 어드레스 기간(AP) 동안 타이밍 콘트롤러로부터 공급되는 제어신호에 의해 절환되면서 스캔 기준 전압원(Vsc)의 전압을 후술할 스캔 IC(35)로 공급한다.The scan reference
스캔 IC(35)는 푸쉬풀 형태로 접속되며 서스테인 펄스/셋업 바이어스 공급부(31), 셋업 램프 공급부(32), 셋다운/스캔 전압 공급부(33), 스캔 기준 전압 공급부(34)로부터 공급되는 각종 구동신호들을 스캔전극들(Y)에 공급하는 제8 스위치 (S8)와 제9 스위치(S9)로 구성된다. 제8 스위치(S8)와 제9 스위치(S9) 사이의 출력라인은 스캔 전극 라인들 중 어느 하나에 접속된다.The
한편 도 3에 도시된 바와 같이, 종래 PDP의 스캔 구동부는 서스테인 펄스 전압 및 셋업 바이어스 전압을 공급하는 서스테인 펄스/셋업 바이어스 전압원과, 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 셋다운 펄스/스캔 펄스 전압원의 두가지 전압원을 분리하여 사용하고 있다.As shown in FIG. 3, the scan driver of the conventional PDP includes a sustain pulse / setup bias voltage source for supplying a sustain pulse voltage and a setup bias voltage, and a setdown pulse / scan pulse voltage source for supplying a setdown pulse voltage and a scan pulse voltage. Two voltage sources are used separately.
서스테인 펄스 전압 및 셋업 바이어스 전압의 레벨과 셋다운 펄스 전압 및 스캔 펄스 전압 레벨의 절대치가 비슷한 점, 전압원이 상당한 고가라는 점을 고려할 때, 종래와 같이 서스테인 펄스 전압 및 셋업 바이어스 전압을 공급하는 서스테인 펄스/셋업 바이어스 전압원과, 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 셋다운 펄스/스캔 펄스 전압원의 두가지 전압원을 별도로 사용하는 것은 플라즈마 표시장치의 제조비용을 상승시키는 문제점이 있다.Given the similarities between the levels of the sustain pulse voltage and the set-up bias voltage and the absolute values of the set-down pulse voltage and the scan pulse voltage level, and the high voltage source, the sustain pulse / Using two voltage sources separately, a setup bias voltage source and a setdown pulse / scan pulse voltage source for supplying the setdown pulse voltage and the scan pulse voltage, has a problem of increasing the manufacturing cost of the plasma display device.
따라서 본 발명은 구동 전압원의 수를 줄여 제조비용을 절감하는 플라즈마 표시장치를 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a plasma display device which reduces manufacturing costs by reducing the number of driving voltage sources.
이와 같은 목적을 달성하기 위한 본 발명에 따른 플라즈마 표시장치는 화상을 표시하기 위한 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 스캔전극에 공급되는 다수의 구동전압 중 서스테인 펄스 전압과 셋업 바이어스 전압과 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 전압원을 공통으로 하는 스캔 구 동부를 포함하는 것을 특징으로 한다.The plasma display device according to the present invention for achieving the above object is the sustain pulse voltage, the set-up bias voltage and the set-down pulse voltage of the plurality of driving voltages supplied to the plasma display panel and the scan electrode of the plasma display panel for displaying an image and And a scan driver having a common voltage source for supplying the scan pulse voltage.
스캔 구동부는 일단이 접지된 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원과, 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원과 스캔전극 사이에 접속되어 스캔전극에 서스테인 펄스 전압 및 셋업 바이어스 전압을 공급하는 서스테인 펄스/셋업 바이어스 공급부와, 서스테인 펄스/셋업 바이어스 공급부와 스캔전극 사이에 접속되어 스캔전극에 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 셋다운 펄스/스캔 펄스 공급부 및 서스테인 펄스/셋업 바이어스 공급부와 셋다운 펄스/스캔 펄스 공급부 사이에 설치된 제1 스위치를 포함하는 것을 특징으로 한다.The scan driver is connected between the sustain pulse / setup bias / setdown pulse / scan pulse common voltage source having one end grounded, the sustain pulse / setup bias / setdown pulse / scan pulse common voltage source, and the scan electrode to maintain the sustain pulse voltage and setup at the scan electrode. A sustain pulse / setup bias supply for supplying a bias voltage, a setdown pulse / scan pulse supply and a sustain pulse / setup connected between the sustain pulse / setup bias supply and the scan electrode to supply a setdown pulse voltage and a scan pulse voltage to the scan electrode; And a first switch provided between the bias supply and the setdown pulse / scan pulse supply.
서스테인 펄스/셋업 바이어스 공급부의 제1 단은 기저전압원과 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원의 부극성 단에 공통으로 접속되고, 서스테인 펄스/셋업 바이어스 공급부의 제2 단은 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원의 정극성 단에 접속되고, 서스테인 펄스/셋업 바이어스 공급부의 제3 단은 제1 스위치의 일단과 접속된 것을 특징으로 한다.The first stage of the sustain pulse / setup bias supply is commonly connected to the negative terminal of the base voltage source and the sustain pulse / setup bias / setdown pulse / scan pulse common voltage source, and the second stage of the sustain pulse / setup bias supply is the sustain pulse. It is characterized in that it is connected to the positive end of the / setup bias / setdown pulse / scan pulse common voltage source, and the third end of the sustain pulse / setup bias supply unit is connected to one end of the first switch.
셋다운 펄스/스캔 펄스 공급부는 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원으로부터 전원을 공급받아 충전되는 제1 캐패시터와, 제1 캐패시터에 충전된 전압을 셋다운 펄스 전압으로 변환하여 스캔 전극에 공급하는 제4 스위치 및 제1 캐패시터에 충전된 전압을 스캔 펄스 전압으로 변환하여 스캔 전극에 공급하는 제5 스위치를 포함하는 것을 특징으로 한다.The setdown pulse / scan pulse supply unit supplies a first capacitor charged with power from a sustain pulse / setup bias / setdown pulse / scan pulse common voltage source, and a voltage charged in the first capacitor to a setdown pulse voltage to supply the scan electrode. And a fifth switch configured to convert the voltage charged in the fourth switch and the first capacitor into a scan pulse voltage and supply the scan switch voltage to the scan electrode.
제1 캐패시터의 일단은 제1 스위치의 타단과 접속되고, 제1 캐패시터의 타단은 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원의 부극성 단과 접속된 것을 특징으로 한다.One end of the first capacitor is connected to the other end of the first switch, and the other end of the first capacitor is connected to the negative end of the sustain pulse / setup bias / setdown pulse / scan pulse common voltage source.
제4 스위치의 일단과 제5 스위치의 일단은 제1 캐패시터의 타단과 공통으로 접속되고,One end of the fourth switch and one end of the fifth switch are connected in common with the other end of the first capacitor,
제4 스위치의 타단은 제5 스위치의 타단과 접속된 것을 특징으로 한다.The other end of the fourth switch is connected to the other end of the fifth switch.
서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원의 부극성 단과 제1 캐패시터의 타단 사이에 접속된 제1 다이오드를 더 포함하는 것을 특징으로 한다.And a first diode connected between the negative end of the sustain pulse / setup bias / setdown pulse / scan pulse common voltage source and the other end of the first capacitor.
제1 다이오드의 애노드 단은 제1 캐패시터의 타단과 접속되고, 제1 다이오드의 캐소드 단은 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원의 부극성 단과 접속된 것을 특징으로 한다.The anode end of the first diode is connected with the other end of the first capacitor, and the cathode end of the first diode is connected with the negative end of the sustain pulse / setup bias / setdown pulse / scan pulse common voltage source.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention;
도 4는 본 발명의 실시 예에 따른 플라즈마 표시장치를 나타내는 도이다.4 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.
도 4에 도시된 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시장치는 화상을 표시하기 위한 PDP(400), 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(36), 스캔전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(38), 서스테인전극들(Z)을 구동하기 위한 서스테인 구동부(40), 각 구동부(36, 38, 40)를 제어하기 위한 타이밍 콘트롤러(42) 및 각 구동부(36, 38, 40)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(44)를 구비한다.As shown in FIG. 4, a plasma display device according to an exemplary embodiment of the present invention includes a
PDP(400)는 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)이 형성된 상판과 어드레스전극들(X1 내지 Xm)이 형성된 하판으로 이루어진다. 상판에는 벽전하를 축적하기 위한 상부 유전체층(도시하지 않음)과 플라즈마 방전시 스퍼터링에 의한 상부 유전체층의 손상을 보호하기 위한 보호막(도시하지 않음)이 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z) 상에 적층된다. 그리고, 하판에는 벽전하를 축적하기 위한 하부 유전체층(도시하지 않음)이 어드레스전극들(X1 내지 Xm)의 하부에 형성된다. 이러한, PDP(400)는 스캔전극들(Y1 내지 Yn), 서스테인전극들(Z) 및 어드레스전극들(X1 내지 Xm)이 교차되는 영역에 방전셀들(45)이 형성된다. 이때, 각 방전셀들(45)은 하판에 형성된 격벽(도시하지 않음)에 의해 분리되고, 그 내부에는 적색, 녹색 및 청색 형광체가 도포된다. 이러한, PDP(400)는 어드레스전극들(X1 내지 Xm)과 스캔전극들(Y1 내지 Yn)에 공급되는 데이터펄스(DP) 및 스캔펄스(SCNP)에 의해 방전셀들(45)이 선택되고, 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)에 공급되는 서스테인펄스(SUSP)에 의해 서스테인 방전을 유지한다. 이에 따라, 방전셀들(45)에서는 서스테인 방전시 발생되는 자외선에 의해 방전셀들(45) 내부에 도포된 형광체가 발광하여 가시광을 방출함으로써 화상을 표시한다.The
데이터 구동부(36)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cx)에 응답하여 데이터를 샘플링하고 래치한 다음 그 데이터의 데이터전압(Va)을 어드레스전극들(X1 내지 Xm)에 공급한다.The
스캔 구동부(38)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호 (Cy)에 응답하여 리셋기간(RP) 동안 도 6에 도시된 바와 같이, 그라운드에서 스캔 바이어스 전압(Vs)으로 급격히 상승한 후 셋업 램프 전압(Vr)을 더하여 셋업 전압(Vs+Vr)으로 점진적으로 상승하는 셋업 펄스(PR)와 셋업 바이어스 전압(Vs)에서 셋다운 전압(-Vs)으로 점진적으로 하강하는 셋다운 펄스(NR)를 포함하는 리셋 펄스(PR, NR)를 스캔전극들(Y1 내지 Yn)에 공급한다.The
또한, 스캔 구동부(38)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cy)에 응답하여 어드레스기간(AP) 동안 도 6과 같은 스캔 기준전압(Vsc)을 스캔전극들(Y1 내지 Yn)에 공급함과 아울러 부극성의 스캔전압(-Vs) 값을 갖는 스캔펄스(SCNP)를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급한다. 그리고, 스캔 구동부(38)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cy)에 응답하여 서스테인기간(SP) 동안 서스테인전압레벨(Vs) 및 기저전압레벨(GND)을 갖는 서스테인펄스(SUSP)를 스캔전극들(Y1 내지 Yn)에 공급한다.In addition, the
서스테인 구동부(40)는 타이밍 콘트롤러(42)로부터 공급되는 타이밍 제어신호(Cz)에 응답하여 셋다운기간(SD)과 어드레스기간(AP) 동안 서스테인전극들(Z)에 정극성의 서스테인전압(Vs)을 공급한 후 서스테인기간(SP) 동안 스캔 구동부(38)와 교대로 동작하여 서스테인전압레벨(Vs) 및 기저전압레벨(GND)을 갖는 서스테인펄스(SUSP)를 서스테인전극들(Z)에 공급한다.The sustain
타이밍 콘트롤러(42)는 수직/수평 동기신호와 클럭신호를 입력받아 각 구동부(36, 38, 40)에 필요한 타이밍 제어신호(Cx, Cy, Cz)를 발생하고 그 타이밍 제어신호(Cx, Cy, Cz)를 해당 구동부(36, 38, 40)에 공급함으로써 각 구동부(36, 38, 40)를 제어한다. 이때, 타이밍 제어신호(Cx)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 구동 스위치소자의 온/오프 시간을 제어하기 위한 스위치 제어신호가 포함된다. 또한, 타이밍 제어신호(Cy)에는 스캔 구동부(38) 내의 구동 스위치소자의 온/오프 시간을 제어하기 위한 스위치 제어신호가 포함된다. 그리고, 타이밍 제어신호(Cz)에는 서스테인 구동부(40) 내의 구동 스위치소자의 온/오프 시간을 제어하기 위한 스위치 제어신호가 포함된다.The
구동전압 발생부(44)는 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통전압(Vs), 셋업 램프 전압(Vr), 직류의 스캔 기준전압(Vsc) 및 데이터전압(Va) 등을 발생하여 데이터 구동부(36), 스캔 구동부(38) 및 서스테인 구동부(40)에 공급한다.The driving
이하에서는 이와 같은 본 발명의 실시 예에 따른 플라즈마 표시장치의 일 구성요소인 스캔 구동부(38)를 보다 상세히 살펴본다.Hereinafter, the
도 5는 도 4에 도시된 플라즈마 표시장치의 스캔 구동부(38)를 구체적으로 나타내는 도이다.FIG. 5 is a diagram illustrating in detail the
도 5에 도시된 바와 같이, 본 발명에 따른 플라즈마 표시장치의 스캔 구동부(38)는 일단이 접지된 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원(Vs), 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원(Vs)과 스캔전극(Y) 사이에 접속된 서스테인 펄스/셋업 바이어스 공급부(51), 서스테인 펄스/셋업 바이어스 공급부(51)와 스캔전극(Y) 사이에 접속된 셋업 램프 공급부(52), 서스테인 펄스/셋업 바이어스 공급부(51)와 스캔전극(Y) 사이에 접속된 제1 스위치(S1), 제1 스위치(S1)와 스캔전극(Y) 사이에 접속된 제3 스위치(S3) 및 셋다운 펄스/스캔 펄스 공급부(53), 셋다운 펄스/스캔 펄스 공급부(53)와 스캔전극(Y) 사이에 접속된 스캔 기준전압 공급부(54), 스캔 기준전압 공급부(54)와 스캔전극(Y) 사이에 접속된 스캔 IC(55)를 포함한다.As shown in FIG. 5, the
서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원(Vs)은 스캔전극들(Y)에 셋업기간(SU) 동안 인가되는 셋업 바이어스 전압(Vs)과 셋다운기간(SD) 동안 인가되는 셋다운 펄스 전압(-Vs), 어드레스기간(AD) 동안 인가되는 스캔 펄스 전압(-Vs), 서스테인기간(SP) 동안 인가되는 서스테인 펄스 전압의(Vs)의 전압원이다.The sustain pulse / setup bias / setdown pulse / scan pulse common voltage source Vs is a setup bias voltage Vs applied to the scan electrodes Y during the setup period SU and a setdown pulse voltage applied during the setdown period SD. (-Vs), the scan pulse voltage (-Vs) applied during the address period AD, and the voltage source of the sustain pulse voltage (Vs) applied during the sustain period SP.
서스테인 펄스/셋업 바이어스 공급부(51)의 제1 단은 기저전압원과 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 부극성 단에 공통으로 접속되고, 서스테인 펄스/셋업 바이어스 공급부(51)의 제2 단은 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 정극성 단에 접속되고, 서스테인 펄스/셋업 바이어스 공급부(51)의 제3 단은 제1 스위치(S1)의 일단과 접속된다.The first stage of the sustain pulse / setup
이러한 서스테인 펄스/셋업 바이어스 공급부(51)는 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원(Vs)으로부터 공급받은 전압을 이용하여 다수의 스위칭 소자들을 조작함으로써 스캔전극들(Y)에 셋업기간(SU) 동안 셋업 바이어스 전압(Vs), 서스테인기간(SP) 동안 서스테인 펄스 전압(Vs)를 공급한다.The sustain pulse / setup
셋업 램프 공급부(52)는 셋업 램프 전압원(Vr)과 제2 스위치(S2)를 포함한 다. 셋업 램프 전압원(Vr)의 정극성 단은 제2 스위치(S2)의 일단과 접속되고, 셋업 램프 전압원(Vr)의 부극성 단은 서스테인 펄스/셋업 바이어스 공급부(51)의 제3 단과 제1 스위치(S1)의 일단과 공통으로 접속되고, 제1 스위치(S1)의 타단은 제2 스위치(S2)의 타단과 접속된다. 이러한 셋업 램프 공급부(52)는 셋업기간(SU) 동안 서스테인 펄스/셋업 바이어스 공급부(51)로부터 제1 스위치(S1)와 제2 스위치(S2)의 접속지점인 제1 노드(n1)로 셋업 바이어스 전압(Vs)이 공급되면 제2 스위치를 턴온 시켜 셋업 램프 전압원(Vr)으로 부터 공급받은 전압을 점진적으로 상승하는 셋업 램프 전압(Vr)으로 변환하여 제1 노드(n1)로 공급한다. 결과적으로 제1 노드(n1)에는 셋업 바이어스 전압과 셋업 램프 전압이 더해진 셋업 전압이 공급되는 것이다.The setup
한편 셋업 램프 전압을 구현하는 수단으로 제2 스위치(S2)로 전계효과 다이오드(FET)를 채택하고 제2 스위치(S2)의 게이트 단에 가변저항을 연결하는 방안을 강구할 수 있다.Meanwhile, a method of adopting a field effect diode (FET) as the second switch S2 as a means for implementing the setup ramp voltage and connecting a variable resistor to the gate terminal of the second switch S2 may be devised.
셋다운 펄스/스캔 펄스 공급부(53)는 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원(Vs)으로부터 전원을 공급받아 충전되는 제1 캐패시터(C1)와 제1 캐패시터(C1)에 충전된 전압을 점진적으로 하강하는 셋다운 펄스 전압으로 변환하여 스캔전극(Y)에 공급하는 제4 스위치(S4) 및 제1 캐패시터(C1)에 충전된 전압을 이용하여 스캔 펄스 전압을 스캔전극(Y)에 공급하는 제5 스위치(S5)를 포함한다. The setdown pulse / scan
제1 캐패시터(C1)의 일단은 제1 스위치(S1)의 타단과 접속되고, 제1 캐패시 터의 타단(C1)은 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 부극성 단과 접속된다. 제4 스위치(S4)의 일단과 제5 스위치(S5)의 일단은 제1 캐패시터(C1)의 타단과 공통으로 접속되고, 제4 스위치(S4)의 타단은 제5 스위치(S5)의 타단과 접속된다.One end of the first capacitor C1 is connected to the other end of the first switch S1, and the other end C1 of the first capacitor is connected to the negative portion of the sustain pulse / setup bias / setdown pulse / scan pulse common voltage source Vs. It is connected to the polarity terminal. One end of the fourth switch S4 and one end of the fifth switch S5 are connected in common with the other end of the first capacitor C1, and the other end of the fourth switch S4 is connected with the other end of the fifth switch S5. Connected.
이러한 셋다운 펄스/스캔 펄스 공급부(53)의 작동원리를 상세히 설명하면 다음과 같다.The operation principle of the setdown pulse / scan
셋다운 기간(SD) 동안 서스테인 펄스/셋업 바이어스 공급부(51) 내부의 스위칭 조작을 통하여 서스테인 펄스/셋업 바이어스 공급부(51)의 제2 단과 제3 단이 전기적으로 연결되어 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원(Vs)과 제1 스위치(S1)의 내부 다이오드와 제1 캐패시터(C1)와 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원(Vs)을 연결하는 망로가 형성되면, 제1 캐패시터(C1)의 양단은 Vs 레벨로 충전된다.The second stage and the third stage of the sustain pulse / setup
제1 캐패시터(C1)의 양단을 Vs 레벨로 충전한 다음, 일단이 제1 캐패시터(C1)의 타단 즉, 제1 캐패시터(C1)의 부극성 단에 접속된 제4 스위치(S4)를 턴 온 시킨다.After charging both ends of the first capacitor C1 to the Vs level, one end of the fourth switch S4 connected to the other end of the first capacitor C1, that is, the negative end of the first capacitor C1, is turned on. Let's do it.
제4 스위치(S4)가 턴 온되면 제1 캐패시터(C1)에 충전되어 있던 Vs 레벨의 전압이 제4 스위치(S4)에 의해 점진적으로 하강하는 셋다운 펄스 전압으로 변환되어 제2 노드(n2)로 공급된다. 셋다운 펄스 전압을 구현하는 수단으로 제4 스위치(S4)로 전계효과 다이오드(FET)를 채택하고 제4 스위치(S4)의 게이트 단에 가변저항을 연결하는 방안을 강구할 수 있다.When the fourth switch S4 is turned on, the voltage of the Vs level charged in the first capacitor C1 is converted into a setdown pulse voltage gradually lowered by the fourth switch S4 to the second node n2. Supplied. As a means for implementing the setdown pulse voltage, a method of adopting a field effect diode (FET) as the fourth switch S4 and connecting a variable resistor to the gate terminal of the fourth switch S4 may be devised.
한편, 어드레스기간(AD) 동안 제5 스위치를 턴 온 시키면 제5 스위치(S5)를 통하여 제2 노드(n2)로 -Vs 레벨의 스캔 펄스 전압이 공급된다.On the other hand, when the fifth switch is turned on during the address period AD, a scan pulse voltage of -Vs level is supplied to the second node n2 through the fifth switch S5.
셋다운 펄스/스캔 펄스 공급부(53)는 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 부극성 단과 제1 캐패시터(C1)의 타단 사이에 접속된 제1 다이오드(D1)를 더 포함하는 것이 바람직하다.The setdown pulse / scan
이러한 제1 다이오드(D1)의 애노드 단은 제1 캐패시터(C1)의 타단과 접속시키고, 제1 다이오드(D1)의 캐소드 단은 서스테인 펄스/셋업 바이어스/셋다운 펄스/스캔 펄스 공통 전압원(Vs)의 부극성 단과 접속시킴으로써 역전류의 흐름을 차단할 수 있다.The anode end of the first diode D1 is connected to the other end of the first capacitor C1, and the cathode end of the first diode D1 is connected to the sustain pulse / setup bias / setdown pulse / scan pulse common voltage source Vs. By connecting with the negative terminal, it is possible to interrupt the flow of reverse current.
스캔 기준 전압 공급부(54)는 부극성 단이 제2 노드(n2)에 접속된 스캔 기준 전압원(Vsc)과 일단이 스캔 기준 전압원(Vsc)의 정극성 단에 접속된 제6 스위치(S6)와 일단이 제6 스위치(S6)의 타단에 접속되고 타단이 제2 노드(n2)에 접속된 제7 스위치(S7)를 포함한다. 제6 스위치(S6)와 제7 스위치(S7)는 어드레스 기간(AP) 동안 타이밍 콘트롤러로부터 공급되는 제어신호에 의해 절환되면서 스캔 기준 전압원(Vsc)의 전압을 후술할 스캔 IC(55)로 공급한다.The scan reference
스캔 IC(55)는 푸쉬풀 형태로 접속되며 서스테인 펄스/셋업 바이어스 공급부(51), 셋업 램프 공급부(52), 셋다운/스캔 전압 공급부(53), 스캔 기준 전압 공급부(54)로부터 공급되는 각종 구동신호들을 스캔전극들(Y)에 공급하는 제8 스위치(S8)와 제9 스위치(S9)로 구성된다. 제8 스위치(S8)와 제9 스위치(S9) 사이의 출력라인은 스캔 전극 라인들 중 어느 하나에 접속된다.The
이상에서 상세히 살펴본 바와 같이, 본 발명은 플라즈마 디스플레이 패널의 스캔전극에 공급되는 다수의 구동전압 중 서스테인 펄스 전압과 셋업 바이어스 전압 및 셋업 램프 전압을 공급하는 전압원을 공통으로 함으로써 구동전압원의 수를 줄여 그 제조비용을 절감할 수 있는 플라즈마 표시장치를 제공한다.As described in detail above, the present invention reduces the number of driving voltage sources by making the voltage source for supplying the sustain pulse voltage, the setup bias voltage, and the setup ramp voltage common among the plurality of driving voltages supplied to the scan electrodes of the plasma display panel. Provided is a plasma display device capable of reducing manufacturing costs.
이상에서 보는 바와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As described above, it will be understood by those skilled in the art that the above-described technical configuration may be implemented in other specific forms without changing the technical spirit or essential features of the present invention.
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the detailed description, and the meaning and scope of the claims and their All changes or modifications derived from an equivalent concept should be construed as being included in the scope of the present invention.
이상에서 상세히 설명한 바와 같이, 본 발명은 본 발명은 플라즈마 디스플레이 패널의 스캔전극에 공급되는 다수의 구동전압 중 서스테인 펄스 전압과 셋업 바이어스 전압과 셋다운 펄스 전압 및 스캔 펄스 전압을 공급하는 전압원을 공통으로 함으로써 구동전압원의 수를 줄여 그 제조비용을 절감할 수 있는 플라즈마 표시장치를 제공한다.As described in detail above, the present invention provides a common voltage source for supplying a sustain pulse voltage, a setup bias voltage, a set down pulse voltage, and a scan pulse voltage among a plurality of driving voltages supplied to the scan electrodes of the plasma display panel. Provided is a plasma display device capable of reducing the number of driving voltage sources and reducing the manufacturing cost thereof.
Claims (8)
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050042716A KR100656706B1 (en) | 2005-05-20 | 2005-05-20 | Plasma display apparatus |
EP05256801A EP1724745A1 (en) | 2005-05-20 | 2005-11-03 | Plasma display apparatus and driving method thereof |
US11/265,157 US20060262044A1 (en) | 2005-05-20 | 2005-11-03 | Plasma display apparatus and driving method thereof |
CNB2005101162748A CN100530294C (en) | 2005-05-20 | 2005-11-04 | Plasma display apparatus |
JP2005356201A JP2006323343A (en) | 2005-05-20 | 2005-12-09 | Plasma display device and its driving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050042716A KR100656706B1 (en) | 2005-05-20 | 2005-05-20 | Plasma display apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060119582A KR20060119582A (en) | 2006-11-24 |
KR100656706B1 true KR100656706B1 (en) | 2006-12-13 |
Family
ID=37425344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050042716A KR100656706B1 (en) | 2005-05-20 | 2005-05-20 | Plasma display apparatus |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100656706B1 (en) |
CN (1) | CN100530294C (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100784529B1 (en) * | 2006-04-28 | 2007-12-11 | 엘지전자 주식회사 | Plasma Display Apparatus |
CN113238403B (en) * | 2021-05-21 | 2022-07-19 | 厦门天马微电子有限公司 | Display panel and display device |
-
2005
- 2005-05-20 KR KR1020050042716A patent/KR100656706B1/en not_active IP Right Cessation
- 2005-11-04 CN CNB2005101162748A patent/CN100530294C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100530294C (en) | 2009-08-19 |
KR20060119582A (en) | 2006-11-24 |
CN1866332A (en) | 2006-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100433213B1 (en) | Method and apparatus for driving plasma display panel | |
KR100891059B1 (en) | Plasma display device | |
KR100692812B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
KR100623452B1 (en) | Apparatus for driving plasma display panel | |
EP1724745A1 (en) | Plasma display apparatus and driving method thereof | |
KR100692040B1 (en) | Apparatus and Method for Driving of Plasma Display Panel | |
US20060290599A1 (en) | Plasma display apparatus and driving method thereof | |
KR100656706B1 (en) | Plasma display apparatus | |
KR100692869B1 (en) | Plasma display apparatus | |
JP2006171758A (en) | Plasma display apparatus and drive method thereof | |
KR100692036B1 (en) | Plasma display apparatus | |
KR100508251B1 (en) | Method and apparatus for driving plasma display panel | |
KR100681044B1 (en) | Plasma display apparatus | |
KR100625470B1 (en) | Apparatus and method of driving plasma display panel | |
KR100667557B1 (en) | Plasma display device and driving method of the same | |
KR20070003450A (en) | Plasma display apparatus | |
KR100765526B1 (en) | Plasma display device and driving method of the same | |
KR100496256B1 (en) | Method and apparatus for driving plasma display panel | |
KR100634683B1 (en) | Plasma display device | |
KR100566820B1 (en) | Driving circuit for scanning in plasma display | |
EP1892694A2 (en) | Plasma display apparatus | |
KR100667551B1 (en) | Apparatus and method of driving plasma display panel | |
JP5263450B2 (en) | Plasma display panel driving method and plasma display device | |
KR100844858B1 (en) | Plasma Display Apparatus and Driving Method there of | |
KR100726636B1 (en) | Plasma display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091127 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |