KR20030022673A - 반도체 기억 장치 - Google Patents
반도체 기억 장치 Download PDFInfo
- Publication number
- KR20030022673A KR20030022673A KR1020020023318A KR20020023318A KR20030022673A KR 20030022673 A KR20030022673 A KR 20030022673A KR 1020020023318 A KR1020020023318 A KR 1020020023318A KR 20020023318 A KR20020023318 A KR 20020023318A KR 20030022673 A KR20030022673 A KR 20030022673A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- control circuit
- power supply
- supply voltage
- signal generation
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (23)
- 복수의 메모리 셀을 구비하는 메모리 셀 어레이- 상기 메모리 셀 어레이는 상기 복수의 메모리 셀의 각각이 복수의 워드선 및 복수의 비트선의 교점에 배치되어 있음 -,상기 메모리 셀 어레이에 인접하여 설치된 로우 디코더부- 상기 로우 디코더부는 상기 복수의 워드선을 선택 구동하기 위한 복수의 디코드 회로를 가짐 -, 및상기 로우 디코더부에 인접하여 설치된 제어 회로부를 포함하며,상기 제어 회로부는 적어도 하나의 제어 회로를 갖고, 그 일부가 상기 로우 디코더부 내에 배치되어 있는 반도체 기억 장치.
- 제1항에 있어서,상기 제어 회로의 그 일부는 복수의 회로로 분할되고, 상기 복수의 디코드 회로에 분산되어 배치되는 반도체 기억 장치.
- 제2항에 있어서,상기 복수의 회로는 상기 복수의 디코드 회로에 각각 배치되는 n개의 트랜지스터를 포함하는 반도체 기억 장치.
- 제3항에 있어서,상기 n개의 트랜지스터는 동일한 사이즈를 갖는 반도체 기억 장치.
- 제3항에 있어서,상기 n개의 트랜지스터의 신호 진폭 레벨은 상기 복수의 디코드 회로의 신호 진폭 레벨과 동일한 반도체 기억 장치.
- 제1항에 있어서,상기 제어 회로는, 상기 복수의 디코드 회로를 세트하기 위한 세트 신호 생성 회로, 또는 상기 복수의 디코드 회로를 프리차지하기 위한 프리차지 신호 생성 회로, 또는 감지 증폭기부에 있어서의 비트선 이퀄라이즈 회로를 이퀄라이즈 동작시키기 위한 이퀄라이즈 신호 생성 회로 중 어느 하나를 구비하며,상기 제어 회로의 그 일부가, 상기 각 생성 회로의 CMOS(Complementary Metal Oxide Semiconductor) 구성의 인버터 회로를 구성하는 P 채널 트랜지스터인 반도체 기억 장치.
- 제6항에 있어서,상기 인버터 회로는 그 전원 전압으로서 소정의 내부 전원 전압이 이용되는 반도체 기억 장치.
- 제6항에 있어서,상기 인버터 회로는 그 전원 전압으로서 내부 전원 전압보다도 높은 승압 전압이 이용되는 반도체 기억 장치.
- 제1항에 있어서,상기 제어 회로는, 상기 복수의 디코드 회로를 세트하기 위한 세트 신호 생성 회로, 또는 상기 복수의 디코드 회로를 프리차지하기 위한 프리차지 신호 생성 회로, 또는 감지 증폭기부에 있어서의 비트선 이퀄라이즈 회로를 이퀄라이즈 동작시키기 위한 이퀄라이즈 신호 생성 회로 중 어느 하나를 구비하며,상기 제어 회로의 그 일부가, 상기 각 생성 회로의 CMOS(Complementary Metal Oxide Semiconductor) 구성의 인버터 회로를 구성하는 N 채널 트랜지스터인 반도체 기억 장치.
- 제9항에 있어서,상기 인버터 회로는 그 전원 전압으로서 소정의 내부 전원 전압이 이용되는 반도체 기억 장치.
- 제9항에 있어서,상기 인버터 회로는 그 전원 전압으로서 내부 전원 전압보다도 높은 승압 전압이 이용되는 반도체 기억 장치.
- 제9항에 있어서,상기 N 채널 트랜지스터는 전압 완화를 위한 트랜지스터인 반도체 기억 장치.
- 제12항에 있어서,상기 N 채널 트랜지스터는 게이트에 내부 전원 전압보다도 높은 승압 전압이 인가되는 반도체 기억 장치.
- 제12항에 있어서,상기 N 채널 트랜지스터는 게이트 전위가 고정되어 있는 반도체 기억 장치.
- 제1항에 있어서,상기 제어 회로는, 상기 복수의 디코드 회로를 세트하기 위한 세트 신호 생성 회로, 상기 복수의 디코드 회로를 프리차지하기 위한 프리차지 신호 생성 회로, 및 감지 증폭기부에서의 비트선 이퀄라이즈 회로를 이퀄라이즈 동작시키기 위한 이퀄라이즈 신호 생성 회로를 구비하며,상기 제어 회로의 그 일부가, 상기 각 생성 회로의 CMOS(Complementary Metal Oxide Semiconductor) 구성의 인버터 회로를 구성하는 P 채널 트랜지스터인 반도체 기억 장치.
- 제15항에 있어서,상기 인버터 회로는 그 전원 전압으로서 소정의 내부 전원 전압이 이용되는 반도체 기억 장치.
- 제15항에 있어서,상기 인버터 회로는 그 전원 전압으로서 내부 전원 전압보다도 높은 승압 전압이 이용되는 반도체 기억 장치.
- 제1항에 있어서,상기 제어 회로는, 상기 복수의 디코드 회로를 세트하기 위한 세트 신호 생성 회로, 상기 복수의 디코드 회로를 프리차지하기 위한 프리차지 신호 생성 회로, 및 감지 증폭기부에서의 비트선 이퀄라이즈 회로를 이퀄라이즈 동작을 시키기 위한 이퀄라이즈 신호 생성 회로를 구비하며,상기 제어 회로의 그 일부가, 상기 각 생성 회로의 COMS(Complementary Metal Oxide Semiconductor) 구성의 인버터 회로를 구성하는 N 채널 트랜지스터인 반도체 기억 장치.
- 제18항에 있어서,상기 인버터 회로는 그 전원 전압으로서 소정의 내부 전원 전압이 이용되는 반도체 기억 장치.
- 제18항에 있어서,상기 인버터 회로는 그 전원 전압으로서 내부 전원 전압보다도 높은 승압 전압이 이용되는 반도체 기억 장치.
- 제18항에 있어서,상기 N 채널 트랜지스터는 전압 완화를 위한 트랜지스터인 반도체 기억 장치.
- 제21항에 있어서,상기 N 채널 트랜지스터는 게이트에 내부 전원 전압보다도 높은 승압 전압이 인가되는 반도체 기억 장치.
- 제21항에 있어서,상기 N 채널 트랜지스터는 게이트 전위가 고정되어 있는 반도체 기억 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2001-00273972 | 2001-09-10 | ||
JP2001273972 | 2001-09-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030022673A true KR20030022673A (ko) | 2003-03-17 |
KR100477040B1 KR100477040B1 (ko) | 2005-03-18 |
Family
ID=19099101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0023318A KR100477040B1 (ko) | 2001-09-10 | 2002-04-29 | 반도체 기억 장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6847579B2 (ko) |
KR (1) | KR100477040B1 (ko) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960008280B1 (ko) * | 1992-11-24 | 1996-06-21 | 삼성전자 주식회사 | 저 전력이 이루어지는 로우 디코더 회로 |
JPH07254275A (ja) * | 1994-01-31 | 1995-10-03 | Toshiba Corp | 半導体記憶装置 |
US5604712A (en) * | 1995-09-13 | 1997-02-18 | Lsi Logic Corporation | Fast word line decoder for memory devices |
JP2817836B2 (ja) | 1995-11-30 | 1998-10-30 | 日本電気株式会社 | 半導体メモリ装置 |
KR100224681B1 (ko) * | 1997-01-10 | 1999-10-15 | 윤종용 | 반도체 메모리 장치의 로우 어드레스 제어 회로 |
JPH10228773A (ja) * | 1997-02-14 | 1998-08-25 | Hitachi Ltd | ダイナミック型ram |
JPH10241364A (ja) * | 1997-02-28 | 1998-09-11 | Toshiba Corp | Dram装置及びロジック混載lsi |
JPH1166840A (ja) | 1997-08-15 | 1999-03-09 | Hitachi Ltd | 半導体記憶装置 |
KR100297193B1 (ko) * | 1999-04-27 | 2001-10-29 | 윤종용 | 리던던트 로우 대체 구조를 가지는 반도체 메모리 장치 및 그것의 로우 구동 방법 |
US6088289A (en) * | 1999-09-27 | 2000-07-11 | Cypress Semiconductor Corp. | Circuit and method for controlling a wordline and/or stabilizing a memory cell |
-
2002
- 2002-04-29 US US10/133,382 patent/US6847579B2/en not_active Expired - Lifetime
- 2002-04-29 KR KR10-2002-0023318A patent/KR100477040B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US6847579B2 (en) | 2005-01-25 |
KR100477040B1 (ko) | 2005-03-18 |
US20030048688A1 (en) | 2003-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0177776B1 (ko) | 고집적 반도체 메모리 장치의 데이타 센싱회로 | |
EP0477369B1 (en) | Semiconductor memory device | |
US5663917A (en) | Semiconductor circuit having MOS circuit for use in strong electric field | |
US7590003B2 (en) | Self-reference sense amplifier circuit and sensing method | |
US6791878B2 (en) | Word line decoder in nand type flash memory device | |
KR101311713B1 (ko) | 메모리 코어, 이를 포함하는 반도체 메모리 장치 | |
KR20040017774A (ko) | 반도체 메모리 | |
US20040208056A9 (en) | Integrated circuit memory devices and methods of programming the same in which the current drawn during a programming operation is independent of the data to be programmed | |
US5818790A (en) | Method for driving word lines in semiconductor memory device | |
US5982701A (en) | Semiconductor memory device with reduced inter-band tunnel current | |
KR100311041B1 (ko) | 대기 상태시 누설전류가 발생되지 않는 로우 디코더들 및 칼럼디코더들을 갖는 반도체 메모리장치 | |
EP0842514A1 (en) | Flash memory system having reduced disturb and method | |
KR100384559B1 (ko) | 반도체 메모리 소자의 컬럼 디코딩 장치 | |
KR20050094123A (ko) | 공통 메인 비트라인을 갖는 불휘발성 강유전체 메모리 장치 | |
US6538955B2 (en) | Semiconductor integrated circuit for which high voltage countermeasure was taken | |
US6327215B1 (en) | Local bit switch decode circuit and method | |
KR100477040B1 (ko) | 반도체 기억 장치 | |
US7035162B2 (en) | Memory devices including global row decoders and operating methods thereof | |
KR100361863B1 (ko) | 반도체 메모리 장치 | |
JP3599963B2 (ja) | 半導体集積回路 | |
US5699316A (en) | Semiconductor memory device | |
JP4005838B2 (ja) | 半導体記憶装置 | |
US6058067A (en) | Multi-bank semiconductor memory device having an output control circuit for controlling bit line pairs of each bank connected to data bus pairs | |
US7167393B2 (en) | Nonvolatile semiconductor memory device containing reference capacitor circuit | |
KR100365563B1 (ko) | 비트라인 센스앰프 구동장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140203 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160203 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170201 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180219 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20200219 Year of fee payment: 16 |